JPH0399321A - 命令制御方式 - Google Patents
命令制御方式Info
- Publication number
- JPH0399321A JPH0399321A JP23563489A JP23563489A JPH0399321A JP H0399321 A JPH0399321 A JP H0399321A JP 23563489 A JP23563489 A JP 23563489A JP 23563489 A JP23563489 A JP 23563489A JP H0399321 A JPH0399321 A JP H0399321A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- instruction
- instruction word
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
電子計算機における命令の実行方式に関し、−命令語を
該命令語に設けたビットの値により、二態に使用するこ
とを目的とし、 オペランド欄で指定されたレジスタの・取り扱いを規定
するビットを設けた命令語を実行する如く構成された電
子計算機における命令の制御方式であって、上記レジス
タの取り扱いを規定するビットの値によって、命令語の
オペランド欄で指定された番号のレジスタの内容を使用
して処理を行なうか、あるいは、命令語のオペランド欄
で指定された番号のレジスタの内容をレジスタ番号とし
て認識して該レジスタ番号を有するレジスタの内容を使
用して処理を行なうかを切替える手段を設けることによ
り構成する。
該命令語に設けたビットの値により、二態に使用するこ
とを目的とし、 オペランド欄で指定されたレジスタの・取り扱いを規定
するビットを設けた命令語を実行する如く構成された電
子計算機における命令の制御方式であって、上記レジス
タの取り扱いを規定するビットの値によって、命令語の
オペランド欄で指定された番号のレジスタの内容を使用
して処理を行なうか、あるいは、命令語のオペランド欄
で指定された番号のレジスタの内容をレジスタ番号とし
て認識して該レジスタ番号を有するレジスタの内容を使
用して処理を行なうかを切替える手段を設けることによ
り構成する。
［産業上の利用分野］
本発明は電子計算機におけるマシン命令の制御方式に関
し、特にＲＲ形式、ＲＸ形式あるいはＲ３形式等の命令
語中でレジスタを指定することにより、該当するレジス
タの内容を用いて処理を行なう命令語の構成とその制御
に係る。
し、特にＲＲ形式、ＲＸ形式あるいはＲ３形式等の命令
語中でレジスタを指定することにより、該当するレジス
タの内容を用いて処理を行なう命令語の構成とその制御
に係る。
［従来の技術］
従来、レジスタを用いてデータの転送や演算等を行なう
場合、マシン命令のレジスタ指定フィールドに、該当す
るレジスタと１対ｌに対応する番号を設定することによ
って計算機に指示を行なっていた。
場合、マシン命令のレジスタ指定フィールドに、該当す
るレジスタと１対ｌに対応する番号を設定することによ
って計算機に指示を行なっていた。
第２図は、命令語の例を示す図であって、（ａ）はＲＲ
Ｋ／式命令の一例を示しており、５１は命令コード、５
２は第１オペランド（図ではＲ１と表示している）、５
３は第２オペランド（図ではＲ２と表示している）を表
わしている。
Ｋ／式命令の一例を示しており、５１は命令コード、５
２は第１オペランド（図ではＲ１と表示している）、５
３は第２オペランド（図ではＲ２と表示している）を表
わしている。
このような命令語では、命令コードが例えば加算（ＡＤ
Ｄ）であるとき、第１オペランド（Ｒ１）に示される番
号のレジスタの内容と、第２オペランド（Ｒ２）に示さ
れる番号のレジスタの内容とが加算されて、その結果が
第１オペランドで指定される番号のレジスタに格納され
る。
Ｄ）であるとき、第１オペランド（Ｒ１）に示される番
号のレジスタの内容と、第２オペランド（Ｒ２）に示さ
れる番号のレジスタの内容とが加算されて、その結果が
第１オペランドで指定される番号のレジスタに格納され
る。
また、命令コードが比較（ＣＯＭＰΔＲＥ）であるとき
は、第１オペランド（Ｒ１）で指定される番号を有する
レジスタの内容と、第２オペランド（Ｒ２）で指定され
る番号を有するレジスタの内容とが比較されて、その結
果がコンデイションコード（ＣＣ）で示される。例えば
、ＣＣ＝Ｏであるときは、両オペランドで指定されたそ
れぞれのレジスタの内容が等しいことを、ＣＣ＝ １で
あるときは、オペランド１の方がオペランド２より小で
あることを、ＣＣ＝２であるときは、オペランド１の方
がオペランド２より大であることを示している。
は、第１オペランド（Ｒ１）で指定される番号を有する
レジスタの内容と、第２オペランド（Ｒ２）で指定され
る番号を有するレジスタの内容とが比較されて、その結
果がコンデイションコード（ＣＣ）で示される。例えば
、ＣＣ＝Ｏであるときは、両オペランドで指定されたそ
れぞれのレジスタの内容が等しいことを、ＣＣ＝ １で
あるときは、オペランド１の方がオペランド２より小で
あることを、ＣＣ＝２であるときは、オペランド１の方
がオペランド２より大であることを示している。
第２図（ｂ）はＲＸ命令の一例を示す図であって、５４
は命令コード、５５は第１オペランド（図においてはＲ
１と表示している）、５６は修飾レジスタ番号（図にお
いてはｘ２と表示している）、５７はペースレジスタ番
号（図においてｂ２と表示している）、５８はページ内
変位（デイスブレイスメントで図においてはｄ２と表示
している）を表わしている。
は命令コード、５５は第１オペランド（図においてはＲ
１と表示している）、５６は修飾レジスタ番号（図にお
いてはｘ２と表示している）、５７はペースレジスタ番
号（図においてｂ２と表示している）、５８はページ内
変位（デイスブレイスメントで図においてはｄ２と表示
している）を表わしている。
同図において、第２オペランドはｘ２．ｂ２゜ｄ２から
成る。すなわち、ｘ２で示される番号を有するレジスタ
の内容と、ｂ２で示される番号を有するレジスタの内容
と、ｄ２で示される値とが加えられて主記憶上のアドレ
ス値となる。
成る。すなわち、ｘ２で示される番号を有するレジスタ
の内容と、ｂ２で示される番号を有するレジスタの内容
と、ｄ２で示される値とが加えられて主記憶上のアドレ
ス値となる。
そして、例えば、命令コードが加算（ＡＤＤ）であると
き、第１オペランド（Ｒ１）で示される番号を有するレ
ジスタの内容と、第２オペランドで示される主記憶上の
アドレス値から読み出された内容とが加算され、その結
果の値が第１オペランドで示される番号を有するレジス
タに格納される。
き、第１オペランド（Ｒ１）で示される番号を有するレ
ジスタの内容と、第２オペランドで示される主記憶上の
アドレス値から読み出された内容とが加算され、その結
果の値が第１オペランドで示される番号を有するレジス
タに格納される。
［発明が解決しようとする課題］
上述したように、従来の命令語では、所望するデータが
レジスタの内容であるとき、当該レジスタの番号を指定
することによってこれを得ていた。
レジスタの内容であるとき、当該レジスタの番号を指定
することによってこれを得ていた。
すなわち、従来の方式では、マシン命令で対象とするレ
ジスタが命令中のレジスタ番号指定フィールドの内容に
よって一意に定まるため、同じ処理を違う番号のレジス
タを対象に行なう場合、それぞれについて１命令が必要
になる。
ジスタが命令中のレジスタ番号指定フィールドの内容に
よって一意に定まるため、同じ処理を違う番号のレジス
タを対象に行なう場合、それぞれについて１命令が必要
になる。
これは共通な処理プログラムのサブルーチン化を妨げる
要因となり、命令を格納するのに必要なメモＵ ｆｆｉ
を増大させると言う問題点を生じていた。更に処理の内
容が複雑で複数個の命令を要する場合、このオーバヘッ
ドはより増大することになる。
要因となり、命令を格納するのに必要なメモＵ ｆｆｉ
を増大させると言う問題点を生じていた。更に処理の内
容が複雑で複数個の命令を要する場合、このオーバヘッ
ドはより増大することになる。
本発明はこのような従来の問題点に鑑み、同一の処理を
異なる番号のレジスタに対して行なうような処理を効率
良く実行することの出来る命令語と、その制御方式を提
供することを目的としている。
異なる番号のレジスタに対して行なうような処理を効率
良く実行することの出来る命令語と、その制御方式を提
供することを目的としている。
［課題を解決するための手段］
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。
載した手段により達成される。
すなわち、本発明は、オペランド欄で指定されたレジス
タの取り扱いを規定するビットを設けた命令語を実行す
る如く構成された電子計算機における命令の制御方式で
あって、上記レジスタの取り扱いを規定するビットの値
によって、命令語のオペランド欄で指定された番号のレ
ジスタの内容を使用して処理を行なうか、あるいは、命
令語のオペランド欄で指定された番号のレジスタの内容
をレジスタ番号として認識して該レジスタ番号を有する
レジスタの内容を使用して処理を行なうかを切替える手
段を設けた命令制御方式である。
タの取り扱いを規定するビットを設けた命令語を実行す
る如く構成された電子計算機における命令の制御方式で
あって、上記レジスタの取り扱いを規定するビットの値
によって、命令語のオペランド欄で指定された番号のレ
ジスタの内容を使用して処理を行なうか、あるいは、命
令語のオペランド欄で指定された番号のレジスタの内容
をレジスタ番号として認識して該レジスタ番号を有する
レジスタの内容を使用して処理を行なうかを切替える手
段を設けた命令制御方式である。
［作 用］
本発明の方式においては、命令語の中に命令の実行形態
を規定するビットを設け、該ビットが例えば０′である
ときは、命令語のオペランド欄で指定された番号のレジ
スタの内容を使用して処理を行ない、一方、前記ビット
が“１”であるときは命令語のオペランド欄で指定され
た番号のレジスタの内容をレジスタ番号として認識して
、該レジスタ番号を有するレジスタの内容を使用して処
理を行なうように制御を切替えている。
を規定するビットを設け、該ビットが例えば０′である
ときは、命令語のオペランド欄で指定された番号のレジ
スタの内容を使用して処理を行ない、一方、前記ビット
が“１”であるときは命令語のオペランド欄で指定され
た番号のレジスタの内容をレジスタ番号として認識して
、該レジスタ番号を有するレジスタの内容を使用して処
理を行なうように制御を切替えている。
従って、命令語を後者の状態にしておけば、第１オペラ
ンドで指定された番号のレジスタ内容を入れ替えること
により、異なる処理を同一命令の実行と言う方法で実現
することができる。
ンドで指定された番号のレジスタ内容を入れ替えること
により、異なる処理を同一命令の実行と言う方法で実現
することができる。
このような状態を、例えば、間接レジスタ指定モードと
呼ぶ。
呼ぶ。
間接レジスタ指定モードにおいては、マシン命令の内の
レジスタ指定のフィールドの内容を該マシン命令が命令
処理部に入る直前に実際の値に書き替えることによって
、所望の機能を実現することができる。
レジスタ指定のフィールドの内容を該マシン命令が命令
処理部に入る直前に実際の値に書き替えることによって
、所望の機能を実現することができる。
［実施例］
第１図は本発明の一実施例を示す図である。
同図において、１は命令語、１−１は命令語中の間接レ
ジスタ指定ビット、１−２および１３はレジスタ指定フ
ィールドを表わしている。
ジスタ指定ビット、１−２および１３はレジスタ指定フ
ィールドを表わしている。
（ここではレジスタ指定フィールドを２個としているが
それに限るものではない）。また、２１．２−２はレジ
スタ群、３−１．３−２はセレクタ、４は命令処理部、
５は間接レジスタ指定ビット１−１から出力された間接
レジスタ指定モードの動作を行なうため、セレクタを切
替えるセレクト信号を転送する情報線、６−ａ〜６−ｄ
は命令処理部４への人力線、７−１７−２は間接変換を
行なわない場合のレジスタ番号を送る情報線、８−１．
８−２は間接変換を行なった場合のレジスタ番号を送る
情報線を表わしている。
それに限るものではない）。また、２１．２−２はレジ
スタ群、３−１．３−２はセレクタ、４は命令処理部、
５は間接レジスタ指定ビット１−１から出力された間接
レジスタ指定モードの動作を行なうため、セレクタを切
替えるセレクト信号を転送する情報線、６−ａ〜６−ｄ
は命令処理部４への人力線、７−１７−２は間接変換を
行なわない場合のレジスタ番号を送る情報線、８−１．
８−２は間接変換を行なった場合のレジスタ番号を送る
情報線を表わしている。
従来はレジスタ指定フィールド１−２．１３の内容は直
接命令処理部４へ送られて処理されていたが、本発明で
はそれらは命令処理部４と直結されず、セレクタ３−１
．３−２を経由している。セレクタのもう一方の人力で
ある情報線８−１，１１２はレジスタ指定フィールド１
−２．１−３をレジスタ番号と見た場合のレジスタの内
容である。セレクタ３−１．３−２は情報線５のセレク
ト信号によって制御される。
接命令処理部４へ送られて処理されていたが、本発明で
はそれらは命令処理部４と直結されず、セレクタ３−１
．３−２を経由している。セレクタのもう一方の人力で
ある情報線８−１，１１２はレジスタ指定フィールド１
−２．１−３をレジスタ番号と見た場合のレジスタの内
容である。セレクタ３−１．３−２は情報線５のセレク
ト信号によって制御される。
すなわち、間接レジスタ指定モードの場合はセレクト信
号がハイ （Ｈ）になり情報線８−１゜８−２の内容が
選択される。一方、通常のモードの場合はセレクト信号
がロー（Ｌ）で、レジスタ指定フィールド１−２．１−
３の情報がそのまま送出されている情報線？−１，７−
２の内容が選択される。
号がハイ （Ｈ）になり情報線８−１゜８−２の内容が
選択される。一方、通常のモードの場合はセレクト信号
がロー（Ｌ）で、レジスタ指定フィールド１−２．１−
３の情報がそのまま送出されている情報線？−１，７−
２の内容が選択される。
レジスタ群２−１．２−２は別に図示したが、論理的に
は異なるものであれば、同一のレジスタ群のアドレス空
間にマツピングされていても良い。実現方法としては二
重化して実現したり、読み出しが２ポートのレジスタフ
ァイルを用いるなども考えられる。
は異なるものであれば、同一のレジスタ群のアドレス空
間にマツピングされていても良い。実現方法としては二
重化して実現したり、読み出しが２ポートのレジスタフ
ァイルを用いるなども考えられる。
また、ここではセレクト信号を１本化してセレクタ３−
１．３−２に対して共通なものとしているが、レジスタ
指定フィールド１−２のみ、レジスタ指定フィールド１
−３のみを間接アクセスさせるような機構にもできる。
１．３−２に対して共通なものとしているが、レジスタ
指定フィールド１−２のみ、レジスタ指定フィールド１
−３のみを間接アクセスさせるような機構にもできる。
その場合は命令コード中の間接レジスタ指定モードビッ
トのビット数を増やすか、命令コードによって区別する
などの方式を採ればよい。
トのビット数を増やすか、命令コードによって区別する
などの方式を採ればよい。
［発明の効果コ
以上説明したように、本発明によれば、命令語を間接レ
ジスタ指定モードとすることによって、間接指定したレ
ジスタの内容によって処理の対象となるレジスタを切り
換えることができる。従って、単一の命令で従来複数個
必要だった命令に代る動作を成さしめることができるの
で、プログラムの中の命令数を削減することが可能にな
る。そして、このような動作モードは命令コード中の特
定のビットで指定できるので、プログラマ（またはコン
パイラ）がこの機能を利用することが非常に容易である
と言う利点がある。
ジスタ指定モードとすることによって、間接指定したレ
ジスタの内容によって処理の対象となるレジスタを切り
換えることができる。従って、単一の命令で従来複数個
必要だった命令に代る動作を成さしめることができるの
で、プログラムの中の命令数を削減することが可能にな
る。そして、このような動作モードは命令コード中の特
定のビットで指定できるので、プログラマ（またはコン
パイラ）がこの機能を利用することが非常に容易である
と言う利点がある。
第１図は本発明の一実施例を示す図、第２図は命令語の
例を示す図である。 ｌ・・・・・・命令語、■−１・・・・・・間接レジス
タ指定ビット、ｌ−２，１−３・・・・・・レジスタ指
定フィールド、２−１．２−２・・・・・・レジスタ群
、３１．３−２・・・・・・セレクタ、４・・・・・・
命令処理部、５．７−１．７−２．８−１．８−２・・
・・・・情報線、６−ａ〜６−ｄ・・・・・・命令処理
部４への人力線
例を示す図である。 ｌ・・・・・・命令語、■−１・・・・・・間接レジス
タ指定ビット、ｌ−２，１−３・・・・・・レジスタ指
定フィールド、２−１．２−２・・・・・・レジスタ群
、３１．３−２・・・・・・セレクタ、４・・・・・・
命令処理部、５．７−１．７−２．８−１．８−２・・
・・・・情報線、６−ａ〜６−ｄ・・・・・・命令処理
部４への人力線
Claims (1)
- 【特許請求の範囲】 オペランド欄で指定されたレジスタの取り扱いを規定す
るビットを設けた命令語を実行する如く構成された電子
計算機における命令の制御方式であって、 上記レジスタの取り扱いを規定するビットの値によって
、命令語のオペランド欄で指定された番号のレジスタの
内容を使用して処理を行なうか、あるいは命令語のオペ
ランド欄で指定された番号のレジスタの内容をレジスタ
番号として認識して、該レジスタ番号を有するレジスタ
の内容を使用して処理を行なうかを切替える手段を設け
たことを特徴とする命令制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23563489A JPH0399321A (ja) | 1989-09-13 | 1989-09-13 | 命令制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23563489A JPH0399321A (ja) | 1989-09-13 | 1989-09-13 | 命令制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0399321A true JPH0399321A (ja) | 1991-04-24 |
Family
ID=16988928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23563489A Pending JPH0399321A (ja) | 1989-09-13 | 1989-09-13 | 命令制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0399321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7581083B2 (en) | 2002-03-27 | 2009-08-25 | Sony Corporation | Operation processing device, system and method having register-to-register addressing |
-
1989
- 1989-09-13 JP JP23563489A patent/JPH0399321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7581083B2 (en) | 2002-03-27 | 2009-08-25 | Sony Corporation | Operation processing device, system and method having register-to-register addressing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| US4005391A (en) | Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets | |
| JP3203401B2 (ja) | データ処理装置 | |
| EP0159699A2 (en) | A data processor executing microprograms according to a plurality of system architectures | |
| JPH0414385B2 (ja) | ||
| US5307300A (en) | High speed processing unit | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| JPS6015708A (ja) | ストア−ド・プログラム式制御装置 | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| EP1104559A1 (en) | Data processor with an arithmetic logic unit and a stack | |
| JPS623461B2 (ja) | ||
| JPH02103630A (ja) | データ処理装置 | |
| JPH0363092B2 (ja) | ||
| JPH0399321A (ja) | 命令制御方式 | |
| JPS6058487B2 (ja) | デ−タ処理装置 | |
| JPH0628177A (ja) | マイクロプロセッサ | |
| US7213127B2 (en) | System for producing addresses for a digital signal processor | |
| JP2000112754A (ja) | データ処理装置 | |
| JPH023821A (ja) | 高速演算装置 | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JPS62290936A (ja) | アドレス制御回路 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPH01263819A (ja) | 集積回路 | |
| JPS6136657B2 (ja) | ||
| JPH03164849A (ja) | マイクロプロセッサおよびマイクロプロセッサシステム |