KR960016401B1 - 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 - Google Patents
레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 Download PDFInfo
- Publication number
- KR960016401B1 KR960016401B1 KR1019940024753A KR19940024753A KR960016401B1 KR 960016401 B1 KR960016401 B1 KR 960016401B1 KR 1019940024753 A KR1019940024753 A KR 1019940024753A KR 19940024753 A KR19940024753 A KR 19940024753A KR 960016401 B1 KR960016401 B1 KR 960016401B1
- Authority
- KR
- South Korea
- Prior art keywords
- page
- register
- pages
- bit
- selecting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
요약 없음.
Description
제1도는 레지스터 페이터를 이용한 종래의 회로도.
제2도는 본 발명에 따라 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택을 보여주는 실시예의 구성도.
제3도는 본 발명에 따라 레지스터 파일의 페이지를 확장시킨 실시예의 구성도.
[발영의 목적]
[발명의 속하는 기술분야 및 그분야의 종래 기술]
본 발명은 개별적인 페이지 번호에 의해 구분되어지는 다수의 서로 다른 레지스터 페이지들로 구성된 레지스터 파일에 있어 동시에 도착레지스터와 출발레지스터를 지정해 주는 페이지 선택회로에 관한 것으로, 특히 마이크로 콘트롤러에서 사용하기 위한 레지스터 파일의 페이지 선택회로에 관한 것이다.
마이크로 콘트롤러에 내장된 레지스터 파일의 크기는 레지스터를 선택하기 위한 주소비트수에 따라 내장 가능한 레지스터 파일의 크기가 결정된다.
레지스터 파일의 크기를 확장시키기 위해서는 레지스터 주소모드별로 접근 가능한 영역을 구분하거나 폐이지 단위로 레지스터를 구분하는 방법이 있다.
폐이지 단위로 구분된 레지스터 파일의 경우에 있어 동일한 폐이지내에서의 데이타 이동 및 연산명령은 출발 및 도착레지스터 또는 연산명령의 경우 두연산자가 동일한 폐이지내에 있으므로 한번의 페이지 선택만 이루어지면 된다.
그러나 출발 및 도착레지스터 또는 연산명령의 경우 두 오퍼랜드가 서로 다른 페이지내에 있는 경우에는 데이타의 이동 및 연산은 한번에 이루어지지 않으며 이를 수행하기 위해서는 페이지에 의해 구분되어 있지 않은 공통된 주소영역에 데이타를 이동시켜 놓고, 다른 페이지를 선택하여야 하므로 데이타 이동 명령이나 연산명령을 수행하기 위한 매크로명령(macro instruction)은 보다 많은 마이크로 명령이 필요하기 때문에 마이크로 명령들을 저장한 롬(ROM)의 크기가 커지며 매크로명령을 수행하기 위한 수행시간도 길어지며 프로그램 작성도 어려운 문제점을 가지고 있다.
[발명이 이루고자 하는 기술적 과제]
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 데이타 이동 및 연산을 위한 시스템 사용자에 의해서 정해지는 레지스터 페이지 포인터 바이트에 의해 서로 다른 페이지에 저장되어 있는 출발레지스터와 도착레지스터가 저장된 페이지를 동시에 선택하도록 레지스터 파일의 페이지 선택회로를 제공함에 있다.
[발명의 구성 및 작용]
상기 목적들의 달성하기 위하여 본 발명인 레지스터 파일의 레지스터 페이지 선택회로에 있어서 각각의 분리된 페이지내에 다수의 레지스터들이 있어 레지스터 파일, 상기의 레지스터 파일의 출발페이지와 도착페이지를 동시를 동시에 선택하는 레지스터 페이지 포인터 바이트, 출발페이지 비트와 도착페이지 비트중 하나를 선택하는 멀티플랙서 수단, 상기 멀티플랙서 수단의 출력을 디코더하여 상기의 분리된 페이지중 어느 한 페이지를 선택하기 위한 선택신호를 발생하는 디코터 수단으로 구성된 것을 특징으로 한다.
데이타 이동 명령이나 데이타 연산명령의 대표적인 매크로 명령의 형식은 연산코드와 오퍼랜드 1의 제1출발주소, 오퍼랜드 2의 제2출발주소로 되어 있다.
연산코드(operation code)는 데이타 이동명령이나 덧샘, 뺄셈등의 명령을 나타내는 2진수의 코드로 표시된 비트들의 집합이며 오퍼랜드 1의 제1출발주소는 레지스터 파일중 특정페이지에 저장된 오퍼랜드의 주소를 말하며 오퍼랜드 2의 제2출발주소는 레지스터 파일중 특정페이지에 저장된 두번째 오퍼랜드의 주소나 이동명령의 경우 이동될 장소를 나타내는 도착주소를 나타낸다.
상기의 이동명령이나 연산명령의 경우 동일한 방법에 의해 수행되므로 이하 본 발명을 첨부된 도면을 참조하여 이동명령에 대하여 상세히 설명한다.
제1도는 처리기수단에 의해서 정해지는 레지스터 페이지 포인터 바이트에 의해 서로 다른 페이지 내에 저장되어 있는 출발레지스터나 도착레지스터중 오직 하나만의 페이지를 선택할 수 있는 종래의 페이지 선택회로에 관한 것으로서 4개의 페이지로 분리되어 있고 각 페이지는 256개의 서로 다른 레지스터들로 구성된 레지스터 파일 10과 개개의 레지스터를 선택하기 위한 8비트의 주소버스 ADDR〈7 : 0〉를 공급하는 주소회로 20, 시스템 사용자에 의해 제공되며 분리된 4개의 페이지들중 하나의 페이지를 선택하기 위한 2비트의 레지스터 페이지 포인터 바이트 30 및 디코더 회로 40으로 구성되어 있다.
제1도의 종래회로의 동작은 동일한 페이지내에서의 데이타의 이동의 매크로 명령의 경우에 있어 2비트의 레지스터 페이지 포인터 바이트에 한번만 기록하여 페이지를 선택하면 되나 서로 다른 페이지간의 데이타 이동명령의 경우 레지스터 페이지 포인터 바이트와 디코더 회로에 의해 이동할 데이타(출발레지스터)가 저장된 페이지를 선택하고 주소회로 20에 의한 ADDR〈7 : 0〉에 의한 주소버스에 의해 선택된 페이지내의 이동할 데이타를 선택하여 페이지에 의해 구분되지 않는 공통된 주소영역에 옮겨놓고 다시 도착레지스터의 페이지를 선택하기 위하여 레지스터 페이지 포인터 바이트에 새로운 값을 갱신하여 디코더 회로에 의해 도착레지스터의 페이지 및 주소버스에 의하여 선택된 페이지내의 도착레지스터를 선택하여 상기의 공통주소 영역에 옮겨진 데이타를 원하는 위치로 이동시키게 된다.
즉 하나의 서로 다른 페이지간의 데이타 이동명령인 매크로 명령을 위해서 다음과 같은 4번의 마이크로 명령이 필요하다.
① 이동하고자 하는 데이타가 페이지를 선택
② 상기의 데이타를 공통주소영역에 이동
③ 이동시키고자 하는 위치의 페이지를 선택
④ 공통주소영역에 옮겨진 데이타를 원하는 위치로 이동한다.
따라서, 상기의 종래 방법의 경우 마이크로 명령이 많아지므로 롬의 크기가 커질 뿐만 아니라 프로그램의 수행시간이 길어지며 프로그램 작성도 쉽지 않다.
제2도는 본 발명을 수행하는 구체적인 실시예의 도면으로서, 레지스터 페이지간의 페이지 선택회로는 서로 다른 페이지내의 저장되어 있는 출발레지스터와 도착레지스터가 저장된 페이지 모두를 선택하는 신호를 제공하는 회로로 레지스터 파일 110, 주소회로 120, 레지스터 페이지 포인터 바이트 130, 멀티플랙서 수단 150 및 디코더 수단 140으로 구성되어 있다.
레지스터 파일 110은 4개의 페이지로 분리되어 있고 각 페이지는 256개의 서로 다른 레지스터들로 구성되어 있으며 주소회로 120은 각 페이지내의 개개의 레지스터를 선택하기 위한 8비트의 주소버스 ADDR〈7 : 0〉를 레지스터 파일 110에 공급해 준다.
레지스터 페이지 포인터 바이트 130은 서로 다른 페이지내에 저장되어 있는 출발레지스터와 도착레지스터가 저장된 페이지를 모두를 선택하기 위한 출발 페이지를 위한 2비트의 레지스터와 도착레지스터를 위한 2비트의 레지스터로 구성되어 있으며 각 비트의 레지스터로 구성되어 있으며 각 비트의 값은 시스템 사용자에 의하여 정하여진다.
멀티플랙서 수단 150은 상기의 4비트의 레지스터 페이지 포인터 바이트의 출력인 출발페이지 비트와 도착레지스터 비트를 수신하여 처리기 수단에 의하여 제공되는 선택신호 D/ t1 신호에 의해 출발페이지 비트나 도착페이지 비트를 선택한다.
디코더수단 140은 상기의 멀티플랙서 수단의 출력인 출발페이지 비트나 도착페이지 비트인 Pa〈0〉와 Pa〈1〉을 수신하여 출발레지스터가 저장되어 있는 페이지나 도착레지스터가 저장되어 있는 페이지를 선택하기 위한 선택신호를 제공한다.
상술한 제2도의 구성에 의거 본 발명인 레지스터 페이지간의 페이지 선택회로의 동작을 설명한다.
먼저 레지스터 파일의 각 페이지내의 레지스터를 선택하기 위한 8비트의 주소버스 ADDR〈7 : 0〉와 출발 혹은 도착페이지를 선택하기 위한 멀티플랙서 수단 150의 선택신호 D/ t2 신호는 처리수단에서 제공되는 신호들로서 8비트의 주소버스 ADDR〈7 : 0〉을 출발레지스터의 주소이면 멀티플랙서 수단 150의 선택신호 D/ t3 는 로우 논리값을 가지며, ADDR〈7 : 0〉이 도착레지스터의 주소를 나타내면 D/ t4 신호는 하이 논리값을 갖게 된다.
레지스터 페이지 포인터 바이트의 출발페이지 비트와 도착페이지 비트는 시스템 사용자에 의하여 정의되어진다. 상기의 멀티플랙서 수단 150의 선택신호 D/ t5 에 의하여 처음에는 D/ t6 신호가 로우 논리값을 갖게 되어 멀티플랙서 수단의 MUX1의 출력인 Pa〈0〉와 MUX2의 출력인 Pa〈1〉은 출발페이지 비트의 최하위 비트인 SP0와 그 다음번째 비트인 SP1을 각각 출력하여 디코더수단 140에 의해 Pa〈0〉와 Pa〈1〉가 모두 로우 논리값을 가지면 레지스터 파일의 페이지 0을 선택하며, Pa〈1〉이 로우 논리값을 갖고 Pa〈0〉가 하이 논리값을 가지면 페이지 1를 선택하며, Pa〈1〉이 하이 논리값 Pa〈0〉가 로우 논리값을 가지면 페이지 2를 선택하며, Pa〈0〉와 Pa〈1〉가 모두 하이 논리값을 갖게되면 페이지 3을 선택하게 된다.
상기한 같은 방법으로 D/ t7 신호가 하이 논리값을 갖게되면 데이타가 이동될 레지스터 파일의 페이지를 선택하기 위하여 멀티플랙서 수단의 출력인 Pa〈0〉와 Pa〈1〉은 레지스터 페이지 포인터 바이트의 도착페이지 비트인 DP0와 DP1을 선택하고 Pa〈0〉와 Pa〈1〉의 논리값에 따라 0~3페이지중 하나의 페이지를 선택한다. 따라서, 제2도의 멀티플랙서에 의해 멀티플랙싱되는 기능에 따라 종래의 2번에 걸쳐 수행되는 과정 및 공통주소영역에 이동하는 소포트웨어적인 처리 과정이 1번의 수행으로 단축된다. 이렇게 선택된 페이지내에서 D/ t8 신호가 로우 논리값을 갖는 동안 주소버스 ADDR〈7 : 0〉에 의해 이동할 데이타가 들어 있는 지정된 출발레지스터의 값이 읽혀지고 D/S 신호가 하이 논리값을 갖는 동안 주소버스 ADDR〈7 : 0〉에 의해 이동될 곳의 도착레지스터를 지정하여 기록한다.
제3도는 레지스터 페이지 포인터 바이트의 비트들의 수를 증가시켜 레지스터 파일의 페이지수를 확장시킬 수 있으며 따라서, 레지스터 파일의 크기를 확장시킬 수 있는 실시예를 보여주고 있다.
예를 들면 레지스터 페이지 포인터 바이트의 출발페이지와 도착페이지가 각각 4비트인 경우에는 레지스터 파일은 16개의 서로 다른 분리된 페이지로 구성될 수 있다. 단, 멀티플랙서 수단은 두 비트의 입력중 하나의 비트를 선택하는 멀티플랙서(2×1 멀티플랙서) 4개가 필요하며 4개의 입력을 수신하여 16개의 선택신호를 출력하는 디코더수단(4×16 디코더)이 필요한다.
[발명의 효과]
종래의 서로 다른 페이지간의 데이타 이동 명령인 매크로 명령을 위해서는 상술한 바와 같이 4번의 마이크로 명령이 필요하였지만, 상기한 바와 같은 본 발명의 레지스터 파일의 페이지 선택회로에 따라서, 2번의 마이크로 명령, 즉 "① 레지스터 포인터에 출발페이지, 도착페이지를 지정 ② 출발페이지에 있는 데이터를 도착페이지로 이동"으로서 서로 다른 페이지간의 데이터 이동이 가능하다. 결국, 간단한 마이크로 명령으로 롬에 저장되는 데이타의 량이 작아지고 이에 따라 롬의 크기 또한 축소되어질 수 있으며 용이하고 간단한 프로그램으로 인하여 그 수행시간도 단축될 수 있는 효과가 있다. 또한, 종래의 기술은 공통주소영역의 크기에 따라 계속적인 데이터의 이동이 제한되지만, 본 발명에 따르면, 먼저 레지스터 포인터에 출발페이지, 도착페이지를 지정하면 계속적으로 데이터의 서로 다른 페이지간의 이동이 가능하므로 대량의 데이터의 이동시에 종래의 그것 보다 큰 효과가 발생한다.
Claims (4)
- 레지스터 파일의 레지스터 페이지 선택회로에 있어서, 각각의 분리된 페이지내에 다수의 레지스터들이 있는 레지스터 파일 ; 상기의 레지스터 파일의 출발페이지와 도착페이지를 동시의 선택하는 레지스터 페이지 포인터 바이트 ; 출발페이지 비트와 도착페이지 비트중 하나를 선택하는 멀티플랙서 수단 ; 및 상기의 멀티플랙서 수단의 출력을 디코더하여 상기의 분리된 페이지중 어느 한 페이지를 선택하기 위한 선택신호를 발생하는 디코더 수단으로 구성된 것을 특징으로 하는 레지스터 페이지 선택회로.
- 제1항에 있어서, 상기의 멀티플랙서 수단에 출발페이지 비트와 도착페이지 비트를 선택하기 위하여 상기의 멀티플랙서 수단에 공급되는 출발 또는 페이지 선택신호로 구성되는 것을 특징으로 하는 레지스터 페이지 선택회로.
- 제1항에 있어서, 서로 다른 분리된 4개의 페이지로 구분된 레지스터 파일에 출발 또는 도착페이지를 선택하기 위한 4비트의 레지스터 페이지 포인터 바이트로 구성된 것을 특징으로 하는 레지스터 페이지 선택회로.
- 제1항에 있어서, 서로 다른 분리된 16개의 페이지로 구분된 레지스터 파일에 출발 또는 도착페이지를 선택하기 위한 8비트의 레지스터 페이지 포인터 바이트로 구성된 것을 특징으로 하는 레지스터 페이지 선택회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940024753A KR960016401B1 (ko) | 1994-09-29 | 1994-09-29 | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940024753A KR960016401B1 (ko) | 1994-09-29 | 1994-09-29 | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960011711A KR960011711A (ko) | 1996-04-20 |
| KR960016401B1 true KR960016401B1 (ko) | 1996-12-11 |
Family
ID=19393927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940024753A KR960016401B1 (ko) | 1994-09-29 | 1994-09-29 | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960016401B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402293B1 (ko) * | 2000-07-20 | 2003-10-22 | 대한민국 | 자색고구마 색소를 이용한 섬유의 염색방법 |
| KR102269270B1 (ko) * | 2019-06-19 | 2021-06-28 | 대한민국 | 항산화 활성이 증진된 고구마 추출물 제조방법 |
-
1994
- 1994-09-29 KR KR1019940024753A patent/KR960016401B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011711A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| JPH0844557A (ja) | データ処理装置 | |
| KR100227277B1 (ko) | 컴퓨터에 있어서 스칼라값을 벡터로 기입하는 방법 | |
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| KR980004059A (ko) | 데이타 처리장치 및 그 레지스터 어드레스 변환방법 | |
| US6542989B2 (en) | Single instruction having op code and stack control field | |
| US6026486A (en) | General purpose processor having a variable bitwidth | |
| KR940015806A (ko) | 확장가능한 레지스터를 제공하는 데이타 처리 시스템 및 그 방법 | |
| US4691282A (en) | 16-bit microprocessor system | |
| JPH03233630A (ja) | 情報処理装置 | |
| JP2551167B2 (ja) | マイクロコンピュータ | |
| KR960016401B1 (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| KR900015014A (ko) | 데이타 프로세서 | |
| JPH0192851A (ja) | アドレス空間切替装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| US6363469B1 (en) | Address generation apparatus | |
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| US5854919A (en) | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPH10116191A (ja) | 圧縮命令用バッファを備えたプロセッサ | |
| JPH0619713B2 (ja) | 論理型デ−タ処理装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPH01263819A (ja) | 集積回路 | |
| JPH0778722B2 (ja) | レジスタファイル方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |