JPS6362065A - デ−タ転送制御方式 - Google Patents

デ−タ転送制御方式

Info

Publication number
JPS6362065A
JPS6362065A JP61207164A JP20716486A JPS6362065A JP S6362065 A JPS6362065 A JP S6362065A JP 61207164 A JP61207164 A JP 61207164A JP 20716486 A JP20716486 A JP 20716486A JP S6362065 A JPS6362065 A JP S6362065A
Authority
JP
Japan
Prior art keywords
instruction
byte
register
data transfer
byte order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61207164A
Other languages
English (en)
Inventor
Toshio Mitsusaka
敏夫 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61207164A priority Critical patent/JPS6362065A/ja
Publication of JPS6362065A publication Critical patent/JPS6362065A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ転送制御方式に関し、特に電子計算機に
おけるレジスタとメモリとの間で行われるデータ転送の
データ転送制御方式に関する。
従来技術 従来、電子計算機におけるレジスタとメモリとの間で行
われるデータ転送は、電子計算機の機種毎にレジスタの
低位バイトがメモリの高位バイトに対応するか、または
、レジスタの低位バイトがメモリの低位バイトに対応す
るかが−通り定まっていた。
このような従来のレジスタとメモリとの間で行われるデ
ータ転送では、データ転送におけるバイト類が−通り定
まっていたので、近年増加しつつある、電子計算機間で
データ交換を行う場合や、ある電子計算機の動作を他の
電子計算四でシミュレーションする場合にはこのバイト
類の違いが問題となるという欠点がある。
たとえば、ある電子計算様においてメモリにロードした
ときに制御しやすいバイト類になるようにファイルを作
成したとすると、バイト類が異なる他の電子計算機にお
いてはこのファイルを処理しにくくなる。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、レジスタとメモリとの間で行われるデー
タ転送のバイト類が異なっている場合のデータであって
も効率よく処理することができるデータ転送制御方式の
提供を目的とする。
発明の構成 本発明によるデータ転送制御方式は、レジスタとメモリ
との間で固有のバイト順を有するデータ転送を行う情報
処理装置のデータ転送制御方式であって、前記レジスタ
を有する処理装置におけるプログラムの処理状態を示す
状態情報に含まれ、かつ前記バイト順を指定するバイト
情報と、前記メモリからの前記バイト順を変更するため
の変更命令とに応じて、前記状態情報と前記変更命令と
に夫々対応する前記バイト順を選択してデータ転送を行
うようにしたことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例を示すブロック図である。図
において、データバッファ1は図示せぬ記憶装置から読
出したデータを一定期間保持し、内部データバス(上位
バイト)14、および内部データバス(下位バイト)1
5に出力するとともに、内部データバス14.15上の
情報を記憶装置に出力する。
命令レジスタ3は命令コードを保持し、デコーダ4は命
令レジスタ3の出力を復号して種々の信号を抽出し、こ
の信号をタイミング制御回路5に送出する。タイミング
制御回路5は命令の取込み指示信号16と、記憶装置に
対する入出力指示信号17とを出力する。プログラム状
態レジスタ2は、演算結果などのプログラムの状態を保
持している。
レジスタファイル13は複数のレジスタの集まりである
。出力バツファ11.12は常にどちらか一方が活性化
されるように動作し、内部データバス14.15からの
データを受信し、あるいは、内部データバス14.15
へデータを送信する。
プログラム状態レジスタ2に保持されたプログラムの状
態を示すデータのうちの特定ビットは、バイト順を決定
するためのビットとして割当てられており、プログラム
により自由に設定できる。
この特定ビットの内容は選択回路8に送られる。
選択回路8はアンドゲート8−1.8−2とオアゲート
8−3とにより構成されている。
バイト順を変更するための命令が、タイミング制御回路
5からのこの命令の取込指示信号16により命令レジス
タ3に取込まれると、デコーダ4はバイト順変更命令で
あることを示す信号18を「1」にする。この信号は次
の命令の取込指示信号16によりフリップフロップ7に
取込まれ、フリップフロップ7は次の命令を実行してい
る間だけ「1」を出力する。
一方、バイト順を変更するための命令の一部は、同様に
してフリップフロップ6に取込まれ、次の命令を実行し
ている間だけバイト順を決定するための情報を出力する
選択回路8は記憶装置に対する入出力指示信号17が「
1」であるときだけ、フリップフロップ7が「1]であ
ればフリップフロップ6の出力信号を出力し、フリップ
70ツブ7が「0」であれば、プログラム状態レジスタ
2の出力信号を出力とする。この選択回路8の出力信号
によって、マルチプレクサ9.10が切換えられてバイ
ト類が変更される。
すなわち、バイト順を変更するための命令が先行してい
る時はその内容にしたがってバイト順を決定し、この命
令が先行しない時はプログラム状態レジスタ2の内容に
従ってバイト順を決定する。
このように、プログラムの指定によってレジスタとメモ
リとのバイト対応を変更できる構成をとることにより1
、レジスタの低位バイトがメモリの高位バイトに対応す
る電子計算機を想定したデータであっても、あるいは、
その逆のバイト類である電子計算機を想定したデータで
あっても、効率よく処理することができる。
発明の詳細 な説明したように本発明によれば、レジスタとメモリと
の間で行なわれるデータ転送のバイト順をバイト順を変
更するための命令と、プログラムの状態を示す情報に含
まれ、バイト順を指定する情報とに応じて、夫々対応す
るバイト類に変更するようにすることによって、レジス
タとメモリとの間で行われるデータ転送のバイト類が異
なっている場合のデータであっても効率よく処理するこ
とができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 2・・・・・・プログラム状態レジスタ3・・・・・・
命令レジスタ 5・・・・・・タイミング制御回路 6.7・・・・・・フリップフロップ 8・・・・・・選択回路

Claims (1)

    【特許請求の範囲】
  1. レジスタとメモリとの間で固有のバイト順を有するデー
    タ転送を行う情報処理装置のデータ転送制御方式であっ
    て、前記レジスタを有する処理装置におけるプログラム
    の処理状態を示す状態情報に含まれ、かつ前記バイト順
    を指定するバイト情報と、前記メモリからの前記バイト
    順を変更するための変更命令とに応じて、前記状態情報
    と前記変更命令とに夫々対応する前記バイト順を選択し
    てデータ転送を行うようにしたことを特徴とするデータ
    転送制御方式。
JP61207164A 1986-09-03 1986-09-03 デ−タ転送制御方式 Pending JPS6362065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61207164A JPS6362065A (ja) 1986-09-03 1986-09-03 デ−タ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61207164A JPS6362065A (ja) 1986-09-03 1986-09-03 デ−タ転送制御方式

Publications (1)

Publication Number Publication Date
JPS6362065A true JPS6362065A (ja) 1988-03-18

Family

ID=16535286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61207164A Pending JPS6362065A (ja) 1986-09-03 1986-09-03 デ−タ転送制御方式

Country Status (1)

Country Link
JP (1) JPS6362065A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216664A (ja) * 1988-07-05 1990-01-19 Fujitsu Ltd データ変換システム
JPH04142618A (ja) * 1990-10-04 1992-05-15 Toshiba Corp 情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216664A (ja) * 1988-07-05 1990-01-19 Fujitsu Ltd データ変換システム
JPH04142618A (ja) * 1990-10-04 1992-05-15 Toshiba Corp 情報処理装置

Similar Documents

Publication Publication Date Title
US5608881A (en) Microcomputer system for accessing hierarchical buses
US6542989B2 (en) Single instruction having op code and stack control field
EP0240606B1 (en) Pipe-line processing system and microprocessor using the system
KR950009271B1 (ko) 정보처리시스템
US6230238B1 (en) Method and apparatus for accessing misaligned data from memory in an efficient manner
JPS6362065A (ja) デ−タ転送制御方式
KR910001708B1 (ko) 중앙처리장치
US6564312B1 (en) Data processor comprising an arithmetic logic unit
US20010023481A1 (en) Processor that executes control signals included in operand section of control instruction
JPH0377137A (ja) 情報処理装置
KR960016401B1 (ko) 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로
JP2000112754A (ja) データ処理装置
JPS5829051A (ja) 演算処理装置
JPH0131218B2 (ja)
JP3173807B2 (ja) 記憶装置の切替制御装置
JPS6325373B2 (ja)
JPS6252334B2 (ja)
JPH05334074A (ja) マイクロプロセッサ
JPH0812601B2 (ja) データ処理装置
JPH0259829A (ja) マイクロコンピュータ
JPH0317135B2 (ja)
JPS62194545A (ja) デ−タフロ−型計算機のプログラム書換装置
JPH04353927A (ja) マイクロ・プロセッサ
JPH11353174A (ja) プログラマブルコントローラ
JPH0658629B2 (ja) データ処理装置