JPS5829051A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS5829051A JPS5829051A JP12838681A JP12838681A JPS5829051A JP S5829051 A JPS5829051 A JP S5829051A JP 12838681 A JP12838681 A JP 12838681A JP 12838681 A JP12838681 A JP 12838681A JP S5829051 A JPS5829051 A JP S5829051A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- machine instruction
- machine
- unit
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は演算処理装置、特に付加演算装置を備えた演算
処理装置に関する。
処理装置に関する。
中央処理装置（以下ＣＰＵ）に含まれる演算装置よりも
バンド巾の広い高速の演算装置を付加して特定の演算、
例えば浮動小数点演算全高速で行なわそる方式は従来か
ら知られている。
バンド巾の広い高速の演算装置を付加して特定の演算、
例えば浮動小数点演算全高速で行なわそる方式は従来か
ら知られている。
このような装置では、例えば、特開昭５５−’１５００
４１号記載の演算処理装置に示されているように、ＣＰ
Ｕ内部に設けられた機械命令解析部が、主記憶装置から
機械命令レジスタに読み出された機械命令（ソフトウェ
ア命令）を解析し、これが付加演算装置で実行すべき命
令であることが解析されると、この命令コードばかりで
なく場合によってはレジスタ番号、実行アドレス情報等
ｔ−Ｍｔｌ記付加演算装置に転送してから付加演算装置
を起動し、所要の演算を行なわせるのが一般である。こ
のため、付加演算装置を起動するごとにそれだけ余計な
時間を消費し、オーバヘッドロスを発生することとなる
。
４１号記載の演算処理装置に示されているように、ＣＰ
Ｕ内部に設けられた機械命令解析部が、主記憶装置から
機械命令レジスタに読み出された機械命令（ソフトウェ
ア命令）を解析し、これが付加演算装置で実行すべき命
令であることが解析されると、この命令コードばかりで
なく場合によってはレジスタ番号、実行アドレス情報等
ｔ−Ｍｔｌ記付加演算装置に転送してから付加演算装置
を起動し、所要の演算を行なわせるのが一般である。こ
のため、付加演算装置を起動するごとにそれだけ余計な
時間を消費し、オーバヘッドロスを発生することとなる
。
本発明の目的は上述の従来の欠点を除去した演算処理装
置を提供するにある。
置を提供するにある。
本発明の装置は、第１の演算装［１ｉｔ−含む中央処理
装置と主記憶装置とを備えた計算機システムと前記計算
機システムに結合した第２の演算装置とを含む演算処理
装置であって、前記中央処理装置および前記第２の演算
装置の各々は同一機械命令に対する格納手段と解析手段
とを備え、前記第２の演算装置が自装置に設けた前記解
析手段の制御の下で予め定めた機械命令に対する演算処
理を独自に開始する。
装置と主記憶装置とを備えた計算機システムと前記計算
機システムに結合した第２の演算装置とを含む演算処理
装置であって、前記中央処理装置および前記第２の演算
装置の各々は同一機械命令に対する格納手段と解析手段
とを備え、前記第２の演算装置が自装置に設けた前記解
析手段の制御の下で予め定めた機械命令に対する演算処
理を独自に開始する。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の全体を示すブロック図およ
び第２図はその一部を詳細に示すブロック図である。
び第２図はその一部を詳細に示すブロック図である。
本実施例は、中央処理装置１（以後ＣＰＵＩ）。
付加演算装置２、主記憶装置３からなり、さらに前記Ｃ
ＰＵＩは、制御記憶１１、シーケンス制御ユニット１２
、主記憶パ、ファユニ、ト１３、アドレス変換ユニツ）
１４実行ユニ、ト１５ｔ−含み、また前記付加演算装
置２ｔＩ′ｉ浮動小数点演算装置加を含む。
ＰＵＩは、制御記憶１１、シーケンス制御ユニット１２
、主記憶パ、ファユニ、ト１３、アドレス変換ユニツ）
１４実行ユニ、ト１５ｔ−含み、また前記付加演算装
置２ｔＩ′ｉ浮動小数点演算装置加を含む。
さらに、第２図に示すように、前記ＣＰＵＩの実行ユニ
、ト１５は機械命令レジスタ１５１、命令解析部１５２
、演算制御部１５３、レジスタ１５４゜１５５および演
算器１５６を含む。
、ト１５は機械命令レジスタ１５１、命令解析部１５２
、演算制御部１５３、レジスタ１５４゜１５５および演
算器１５６を含む。
また、前記浮動小数点演算装置２０は、機械命令レジス
タ２０１、命令解析部２０２、演算制御部２０３、レジ
スタ２０４，２０５、演算器２０龜シ一ケンス制御部２
０７および制御記憶２０８を含む。
タ２０１、命令解析部２０２、演算制御部２０３、レジ
スタ２０４，２０５、演算器２０龜シ一ケンス制御部２
０７および制御記憶２０８を含む。
まず、実行すべき機械命令は、主記憶装置３からバッフ
ァユニット１３全介して読み出され、実行ユニット１５
の中の機械命令レジスタ１５１に格納される。この機械
命令は命令解析部１５２により解読され、解読された情
報がシーケンス制御ユニット１２に供給される。
ァユニット１３全介して読み出され、実行ユニット１５
の中の機械命令レジスタ１５１に格納される。この機械
命令は命令解析部１５２により解読され、解読された情
報がシーケンス制御ユニット１２に供給される。
各機械命令に対応するマイクロプログラムは制御記憶１
１の中に格納されており、シーケンス制御１ユニッ）１
２はこの供給された情報に従って、制御記憶１１から洸
み出すプログラムの流れを制御する。
１の中に格納されており、シーケンス制御１ユニッ）１
２はこの供給された情報に従って、制御記憶１１から洸
み出すプログラムの流れを制御する。
かくして、各機械命令は、それに対応するマイクロプロ
グラムの実行という形で処理され、このマイクロプログ
ラムの各命令を解読したシーケンス制御ユニ、ト１２が
それに応じて前記各ユニットあるいは付加演算装置を制
御することによプ実行される。
グラムの実行という形で処理され、このマイクロプログ
ラムの各命令を解読したシーケンス制御ユニ、ト１２が
それに応じて前記各ユニットあるいは付加演算装置を制
御することによプ実行される。
さて、本実施例においては、さきに説明したＣＰＵＩの
機械命令レジスタ１５１に読み出し格納された機械命令
は、同時に付加演算装置２の機械命令レジスタ２０１に
も格納され、これは付加演算装置２の命令解析部２０２
で全く独立に解読される。
機械命令レジスタ１５１に読み出し格納された機械命令
は、同時に付加演算装置２の機械命令レジスタ２０１に
も格納され、これは付加演算装置２の命令解析部２０２
で全く独立に解読される。
今、こうして格納された機械命令が、主記憶装置３との
間でデータの授受を必導としない、浮動小数点演算命令
（すなわちオペランドとしてレジスタ２０４および２０
５の内容音用いて浮動小数点演算を行ない、結果をこの
中の一方のレジスタに格納するような命令）でありたと
仮定する。浮動小数点演算装置２０の命令解析部２０２
は、ＣＰＵＩの命令解析部とは独立に、浮動小数点演算
装置２０上で処理中の機械命令が終了した時点で機練傘
令レジスタ２０１の機械命令を解析し１解析結果によっ
てシーケンス制御部２０７ｔ−制御し該当する浮動小数
点演算を実行するための、制御記憶２０８上のマイクロ
プログラムシーケンス會開始する。
間でデータの授受を必導としない、浮動小数点演算命令
（すなわちオペランドとしてレジスタ２０４および２０
５の内容音用いて浮動小数点演算を行ない、結果をこの
中の一方のレジスタに格納するような命令）でありたと
仮定する。浮動小数点演算装置２０の命令解析部２０２
は、ＣＰＵＩの命令解析部とは独立に、浮動小数点演算
装置２０上で処理中の機械命令が終了した時点で機練傘
令レジスタ２０１の機械命令を解析し１解析結果によっ
てシーケンス制御部２０７ｔ−制御し該当する浮動小数
点演算を実行するための、制御記憶２０８上のマイクロ
プログラムシーケンス會開始する。
一方、ＣＰＵＩ側の機械命令レジスタ１５１に格納され
た前記浮動小数点演算命令は、対応するＣＰＵＩ ｍの
命令解析部１５２で解析され、解析結果によってシーケ
ンス制御ユニ、） １２’を制鈍して該当する機械命令
を実行するための制御記憶１１上ノマイクロプログラム
シーケンスを開始するが、前述の浮動小数点演算命令（
すなわち、浮動小数点演算２０で実行されるので、ｃｒ
’ｕ１ ｍでは、主記憶装置３から次の機械命令を主記
憶）（リファユニ、）１３１に介して読み出し、これ全
機械命令レジスタ１５１および付加演算装置２０＠の機
械命令レジスタ２０１に同時に格納するマイクロプログ
ラムのシーケンスが実行される。８Ａ械命令レジスタ２
０１がこのように次の機械命令で書き換見られる時刻に
は、浮動小数点演算装置２０における前記浮動小数点演
算命令の実行が終了しているとは限らないが、少なくと
も、機械命令レジスタ２０１の内容が解析Ｎ２Ｏ２で解
析され終って、もはや不必要になっており、書き換えが
可能な状態になっている。
た前記浮動小数点演算命令は、対応するＣＰＵＩ ｍの
命令解析部１５２で解析され、解析結果によってシーケ
ンス制御ユニ、） １２’を制鈍して該当する機械命令
を実行するための制御記憶１１上ノマイクロプログラム
シーケンスを開始するが、前述の浮動小数点演算命令（
すなわち、浮動小数点演算２０で実行されるので、ｃｒ
’ｕ１ ｍでは、主記憶装置３から次の機械命令を主記
憶）（リファユニ、）１３１に介して読み出し、これ全
機械命令レジスタ１５１および付加演算装置２０＠の機
械命令レジスタ２０１に同時に格納するマイクロプログ
ラムのシーケンスが実行される。８Ａ械命令レジスタ２
０１がこのように次の機械命令で書き換見られる時刻に
は、浮動小数点演算装置２０における前記浮動小数点演
算命令の実行が終了しているとは限らないが、少なくと
も、機械命令レジスタ２０１の内容が解析Ｎ２Ｏ２で解
析され終って、もはや不必要になっており、書き換えが
可能な状態になっている。
レジスタ１５１に格納された機械命令が浮動小数点演算
装置２０の処理とは全く無関係な、例えば、固定小数点
演算命令である場合にも、マイクロプログラムシーケン
スが前述のように開始するがこのマイクロプログラムシ
ーケンスは演算制御部１５３に制御して所望の固定小数
点演算を実行する。
装置２０の処理とは全く無関係な、例えば、固定小数点
演算命令である場合にも、マイクロプログラムシーケン
スが前述のように開始するがこのマイクロプログラムシ
ーケンスは演算制御部１５３に制御して所望の固定小数
点演算を実行する。
一方、浮動小数点液算装置２０側の機械命令レジスタ２
０１に格納された該固定小数点演算命令は、該装置上で
処理中の機械命令が終了し九時点で、命令解析部２０２
において解析されるが、これが浮動小数点演算装置２０
で処理し得る命令でないことが識別されると、装置２０
側においてはこの命令は無視され、機械命令レジスタ２
０１に次の機械命令が格納されるまでアイドル状態に陥
る。
０１に格納された該固定小数点演算命令は、該装置上で
処理中の機械命令が終了し九時点で、命令解析部２０２
において解析されるが、これが浮動小数点演算装置２０
で処理し得る命令でないことが識別されると、装置２０
側においてはこの命令は無視され、機械命令レジスタ２
０１に次の機械命令が格納されるまでアイドル状態に陥
る。
以上から明らかなように、浮動小数点演算命令に引続い
て出現する機械命令が、浮動小数点演算装置２０で処理
される命令でなければ、浮動小数点演算装置２０側にお
いては浮動小数点演算命令が、また、ＣＰＵ１ｌｉＩｌ
においてはそれに引続く機械命令が、それぞれ並列に処
理され、付加演算装置２金付加したことによる効用ｔ−
１００Ｓ発押することができる。
て出現する機械命令が、浮動小数点演算装置２０で処理
される命令でなければ、浮動小数点演算装置２０側にお
いては浮動小数点演算命令が、また、ＣＰＵ１ｌｉＩｌ
においてはそれに引続く機械命令が、それぞれ並列に処
理され、付加演算装置２金付加したことによる効用ｔ−
１００Ｓ発押することができる。
以上述べた機械命令の開始の様子管、従来の装置のそれ
と比較し、これをタイムチャート上で示すと第３図のよ
うになる。
と比較し、これをタイムチャート上で示すと第３図のよ
うになる。
第３図（Ａ）は、従来装置のＣＰＵの処理のタイムチャ
ート、（賎は従来装置の付加演算装置の処理のタイムチ
ャートを示す。ＣＰＵは第１マシンサイクル（ＩＴ）に
おいてバッファ中の機械命令を機械命令レジスタに読み
出し格納する。簡単にするために、この時点においては
付加演算装置側で実行されている機械命令の処理はなく
、アイドル状態にあるとする。第２マシンサイクル（２
Ｔ）において格納された命令の解析が行なわれ、付加演
算装置が行うべき機械命令である場合には、命令コード
４ｔ−付加演算装置側に転送する動作を行なうマイクロ
命令が実行される。この時点では付加演算装置側はまだ
アイドル状態である。第３マシンサイクルにおいて付加
演算装置側は前記転送された命令コードに基すき演算処
理を開始する。一方、ＣＰＵは１次の命令ｔ−機械命令
レジスタに格納する。第４マシンサイクル（４Ｔ）にお
いて、該命令が付加演算装置金利用しないでよい命令の
場合（例えば固定小数点演算命令の場合）にはＣＰＵは
その命令の演算を開始する。かくして、第４マシンサイ
クル（４Ｔ）においてはＣＰＵ＠と、付加演算装置側と
が並列に演算処理を行なう。
ート、（賎は従来装置の付加演算装置の処理のタイムチ
ャートを示す。ＣＰＵは第１マシンサイクル（ＩＴ）に
おいてバッファ中の機械命令を機械命令レジスタに読み
出し格納する。簡単にするために、この時点においては
付加演算装置側で実行されている機械命令の処理はなく
、アイドル状態にあるとする。第２マシンサイクル（２
Ｔ）において格納された命令の解析が行なわれ、付加演
算装置が行うべき機械命令である場合には、命令コード
４ｔ−付加演算装置側に転送する動作を行なうマイクロ
命令が実行される。この時点では付加演算装置側はまだ
アイドル状態である。第３マシンサイクルにおいて付加
演算装置側は前記転送された命令コードに基すき演算処
理を開始する。一方、ＣＰＵは１次の命令ｔ−機械命令
レジスタに格納する。第４マシンサイクル（４Ｔ）にお
いて、該命令が付加演算装置金利用しないでよい命令の
場合（例えば固定小数点演算命令の場合）にはＣＰＵは
その命令の演算を開始する。かくして、第４マシンサイ
クル（４Ｔ）においてはＣＰＵ＠と、付加演算装置側と
が並列に演算処理を行なう。
これに対し、第３図（Ｃ）は本実施例の演算処理装置の
ＣＰＵＩの処理のタイムチャー）、（ＩＪは本実施例の
演算処理装置の付加演算装置２（浮動小数点演算装置２
０）の処理のタイムチャートを示す。
ＣＰＵＩの処理のタイムチャー）、（ＩＪは本実施例の
演算処理装置の付加演算装置２（浮動小数点演算装置２
０）の処理のタイムチャートを示す。
本実施例の装置においては、第１マシンサイクル（ＩＴ
）で前述のようにＣＰＵＩ側において機械命令レジスタ
１５１に機械命令が格納されると、付加演算装置２＠に
おいても同じマシンサイクＡＤＩＴ）で同じ機械命令が
機械命令レジスタ２０１に格納される。従って、この哉
緘命令が付加演算装置２だけで処理できる機械命令であ
る場合には、第２マシンサイクル（２Ｔ）において、付
加演算装置２は命令解析して演算処理を開始することが
できる。一方、ＣＰＵＩ側は、命令解析により現在の命
令が付加演算装置２＠だけで実行できる命令であると、
次の機械命令の取り出しを行なうマイクロ命令が実行さ
れる。
）で前述のようにＣＰＵＩ側において機械命令レジスタ
１５１に機械命令が格納されると、付加演算装置２＠に
おいても同じマシンサイクＡＤＩＴ）で同じ機械命令が
機械命令レジスタ２０１に格納される。従って、この哉
緘命令が付加演算装置２だけで処理できる機械命令であ
る場合には、第２マシンサイクル（２Ｔ）において、付
加演算装置２は命令解析して演算処理を開始することが
できる。一方、ＣＰＵＩ側は、命令解析により現在の命
令が付加演算装置２＠だけで実行できる命令であると、
次の機械命令の取り出しを行なうマイクロ命令が実行さ
れる。
かくシて、第３マシンサイクル（３Ｔ）においてｉ、Ｃ
ＰＵ１１１１においては次の機械命令の機械命令レジス
タ１５１への格納が行なわれ、同時に付加演算装置２ｍ
においても機械命令レジスタ２０１への格納が行なわれ
るが、現在実行中の処理があるため、これが終了するま
で機械命令解析動作は行なわない。実行中の処理が終了
すると（ｎＴ目）、先に格納された機械命令の解析が行
なわれる（（ｎ＋１）Ｔ目）。
ＰＵ１１１１においては次の機械命令の機械命令レジス
タ１５１への格納が行なわれ、同時に付加演算装置２ｍ
においても機械命令レジスタ２０１への格納が行なわれ
るが、現在実行中の処理があるため、これが終了するま
で機械命令解析動作は行なわない。実行中の処理が終了
すると（ｎＴ目）、先に格納された機械命令の解析が行
なわれる（（ｎ＋１）Ｔ目）。
なお、付加演算装置２側が演算処理中に、次の機械命令
が機械命令レジスタ２０１に格納され、この解析が行な
われる以前に、さらにＣＰＵＩＩＩＩで次の機械命令の
取出しが行なわれると、付加演算装置２が命令解析を行
なわない機械命令ステ、プができてしまうのでこのよう
なことを回避するため命令先取り抑止制御が行なわれて
いる。
が機械命令レジスタ２０１に格納され、この解析が行な
われる以前に、さらにＣＰＵＩＩＩＩで次の機械命令の
取出しが行なわれると、付加演算装置２が命令解析を行
なわない機械命令ステ、プができてしまうのでこのよう
なことを回避するため命令先取り抑止制御が行なわれて
いる。
第３マシンサイクル（３Ｔ）で新らしく読み出された機
械命令が例えけ固定小数点演算命令である場合には、ｓ
’＋マシンサイクルにおいてＣＰＵＩ側は、この固定小
数点演算を開始し、また付加演算装置側は前述の浮動小
数演算の処理を継続し、かくして、ＣＰＵＩ側および付
加演算装置２側でそれぞれ並列に処理が行なわれる。
械命令が例えけ固定小数点演算命令である場合には、ｓ
’＋マシンサイクルにおいてＣＰＵＩ側は、この固定小
数点演算を開始し、また付加演算装置側は前述の浮動小
数演算の処理を継続し、かくして、ＣＰＵＩ側および付
加演算装置２側でそれぞれ並列に処理が行なわれる。
以上の説明で明らかなように、本実施例においては、付
加演算装置２にも機械命令レジスタ２０１およびその解
析部２０２を独立に設けた結果、各機械命令２、ＣＰＵ
側の機械命令レジスタ１５１と同時に前記レジスタ２０
１に格納し、付加演算装置２の実行中の処理の都合によ
ってＣＰＵＩ側とは独立した時刻で解析でき、また、付
加演算装置２がアイドル状態のときには、直ちに解析す
ることができ、この結果、前者の場合には２Ｔ置間の並
列処理制御全単純化し、後者の場合には付加演算装置２
の機械命令に対する演算開始時刻を従来装置に比較して
早くし装置のスループット全向上させることができる。
加演算装置２にも機械命令レジスタ２０１およびその解
析部２０２を独立に設けた結果、各機械命令２、ＣＰＵ
側の機械命令レジスタ１５１と同時に前記レジスタ２０
１に格納し、付加演算装置２の実行中の処理の都合によ
ってＣＰＵＩ側とは独立した時刻で解析でき、また、付
加演算装置２がアイドル状態のときには、直ちに解析す
ることができ、この結果、前者の場合には２Ｔ置間の並
列処理制御全単純化し、後者の場合には付加演算装置２
の機械命令に対する演算開始時刻を従来装置に比較して
早くし装置のスループット全向上させることができる。
なお、以上の実施例においては、付加演算装置として浮
動小数点演算装置を取り上げたが、これは−例にすぎず
、対象をこれに限定するものでないことは明らかである
。
動小数点演算装置を取り上げたが、これは−例にすぎず
、対象をこれに限定するものでないことは明らかである
。
以上のようＯτ、本発明を用いると、ＣＰＵ＠からの指
示によらず、独自で演算処理を開始できるような付加演
算装ｆｆｌをもつ演算処理装置全提供することができる
。
示によらず、独自で演算処理を開始できるような付加演
算装ｆｆｌをもつ演算処理装置全提供することができる
。
これにより、演算処理開始に伴らオーノゾヘ。
ドロスｔなくシ、装置のスループットの向上を達成でき
る。
る。
第１図は本発明の一実施例を示すブロック図、第２図は
前記実施例の一部を詳細に示すプロ、り図、第３図（Ａ
）は従来装置の中央処理装置の処理のタイムチャートを
示す図、（Ｂ）は従来装置の付加演算装置の処理のタイ
ムチャートを示す図、（Ｑは本実施例の中央処理装置の
処理のタイムチャートを示す図および旧は本実施例の付
加演算装置の処理のタイムチャート金示す図である。 図において、 １・・・・・・中央処理装置、２・・・・・・付加演算
装置、３・・・・・・主記憶装置、１１・・・・・・制
御記憶、１２・・・・・・ジ−タンス制御ユニ、）、１
３・・・・・・主記憶バッファエニット、１４・・・・
・・アドレス変換ユニｙ）、１５・・・・・・実行ユニ
ット、２０・・・・・・浮動小数点演算装置、１５１・
・・・・・機械命令レジスタ、１５２・・・・・・命令
解析部、１５３・・・・・・演算制御部％ １５４．１
５５・・・・・・レジスタ、１５６・・・・・・演算器
、２０１・・・・・・機械命令レジスタ、２０２・・・
・・・命令解析部、２０３・・・、・・演算制御部、２
０４．２０５・・・・・・レジスタ、２０６・・・・・
・演算器、２０７・・・・・・シーケンス制御部、２′
０８・・・・・・制御記憶。
前記実施例の一部を詳細に示すプロ、り図、第３図（Ａ
）は従来装置の中央処理装置の処理のタイムチャートを
示す図、（Ｂ）は従来装置の付加演算装置の処理のタイ
ムチャートを示す図、（Ｑは本実施例の中央処理装置の
処理のタイムチャートを示す図および旧は本実施例の付
加演算装置の処理のタイムチャート金示す図である。 図において、 １・・・・・・中央処理装置、２・・・・・・付加演算
装置、３・・・・・・主記憶装置、１１・・・・・・制
御記憶、１２・・・・・・ジ−タンス制御ユニ、）、１
３・・・・・・主記憶バッファエニット、１４・・・・
・・アドレス変換ユニｙ）、１５・・・・・・実行ユニ
ット、２０・・・・・・浮動小数点演算装置、１５１・
・・・・・機械命令レジスタ、１５２・・・・・・命令
解析部、１５３・・・・・・演算制御部％ １５４．１
５５・・・・・・レジスタ、１５６・・・・・・演算器
、２０１・・・・・・機械命令レジスタ、２０２・・・
・・・命令解析部、２０３・・・、・・演算制御部、２
０４．２０５・・・・・・レジスタ、２０６・・・・・
・演算器、２０７・・・・・・シーケンス制御部、２′
０８・・・・・・制御記憶。
Claims (1)
- 第１の演算装置を含む中央処理装置と主記憶装置とを備
えた計算機システムと前記計算機システムに結合した第
２の演算装置とを含む演算処理装置において、前記中央
処理装置および前記第２の演算装置の各々は同一機械命
令に対する格納手段と解析手段とを備え、前記第２の演
算装置が自装置に設けた前記解析手段の制御の下で予め
定めた機械命令に対する演算処理を独自に開始するよう
にしたことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12838681A JPS5829051A (ja) | 1981-08-17 | 1981-08-17 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12838681A JPS5829051A (ja) | 1981-08-17 | 1981-08-17 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829051A true JPS5829051A (ja) | 1983-02-21 |
Family
ID=14983527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12838681A Pending JPS5829051A (ja) | 1981-08-17 | 1981-08-17 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829051A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212961A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | データ処理装置 |
| JPS6037037A (ja) * | 1983-04-11 | 1985-02-26 | Hitachi Ltd | データ処理装置 |
| JPH01243167A (ja) * | 1988-03-25 | 1989-09-27 | Hitachi Ltd | データ処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435654A (en) * | 1977-08-26 | 1979-03-15 | Hitachi Ltd | Information processing unit |
| JPS5532118A (en) * | 1978-08-28 | 1980-03-06 | Fujitsu Ltd | Data processing system |
| JPS5537663A (en) * | 1978-09-11 | 1980-03-15 | Toshiba Corp | Start system of option hardware |
-
1981
- 1981-08-17 JP JP12838681A patent/JPS5829051A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435654A (en) * | 1977-08-26 | 1979-03-15 | Hitachi Ltd | Information processing unit |
| JPS5532118A (en) * | 1978-08-28 | 1980-03-06 | Fujitsu Ltd | Data processing system |
| JPS5537663A (en) * | 1978-09-11 | 1980-03-15 | Toshiba Corp | Start system of option hardware |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037037A (ja) * | 1983-04-11 | 1985-02-26 | Hitachi Ltd | データ処理装置 |
| JPH0545983B2 (ja) * | 1983-04-11 | 1993-07-12 | Hitachi Ltd | |
| JPS59212961A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | データ処理装置 |
| JPH0545984B2 (ja) * | 1983-05-18 | 1993-07-12 | Hitachi Ltd | |
| JPH01243167A (ja) * | 1988-03-25 | 1989-09-27 | Hitachi Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0348536B2 (ja) | ||
| JPH0348537B2 (ja) | ||
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPS6212529B2 (ja) | ||
| JPS5829051A (ja) | 演算処理装置 | |
| JPS623336A (ja) | 条件付きブランチ方式 | |
| JPS6125166B2 (ja) | ||
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JP2510691B2 (ja) | 演算処理方法 | |
| JPH09223009A (ja) | データ処理装置と方法 | |
| US20020129229A1 (en) | Microinstruction sequencer stack | |
| JP2727023B2 (ja) | 情報処理装置 | |
| JPS595354A (ja) | デ−タ処理装置 | |
| JP2819733B2 (ja) | 情報処理装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPH04338825A (ja) | 演算処理装置 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| CN116841614A (zh) | 乱序访存机制下的顺序向量调度方法 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPH0218732B2 (ja) | ||
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS63104144A (ja) | 高速コンテクスト切替装置 | |
| JPH031234A (ja) | 情報処理装置 | |
| JPS60163131A (ja) | 情報処理装置 | |
| JPH0559451B2 (ja) |