JPS6037037A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパイプライン方式のディジタルコンピュータに
関する。

〔従来技術〕

コノコンピュータでは各命令の実行過程を複数のステー
ジに分け、異なる命令の異なるステージを並列に実行す
ることによシ、実質上複数の命令を並列に実行する。

しかし、ある命令Ｂの処理に必要なデータが、先行する
命令Ａが指定する演算結果を利用してめる場合には、そ
の演算結果が確定するまで命令Ｂの実行を遅延しなけれ
ばならない。たとえば命令衣が実行されるとペースレジ
スタ又はインデックスレジスタが書きかえられ、しかも
命令Ｂはそのペースレジスタ又はインデックスレジスタ
の内容と命令Ｂ内に含まれるアドレス情報を加算して主
メモリアクセスのための絶対アドレスを計算する場合が
これに相当する。このように、先行する命令衣の演算結
果を用いて命令Ｂの実行のためのアドレスを決めなけれ
ばならない状態をアドレスコンフリクトがあると呼ぶ。

この場合、命令Ｂのアドレス計算ステージは命令衣の演
算が終了するまで遅延される。

従来では、この遅延を少なくするために、すべての命令
が必要とする演算を実行できる主演算装置とは別に一部
の命令が要求する簡単な演算のみを実行できる従演算装
置とを設けた。この際従演算装置は構造が比較的簡単な
ためにペースレジスタ又はインデックスレジスタを含む
汎用レジスタの近くに設けられ、主演算装置はその構造
が複雑で回路規模が大きくなるため汎用レジスタからよ
シ遠くに設けられる。主演算装置と従演算装置のいずれ
でも実行可能な演算は、両方の演算装置で実行させる。

たとえば、上述の命令Ａが汎用レジスタ内のデータのみ
を用いる演算を要求する場合、この演算は主演算装置と
従演算装置の両方で実行される。主演算装置と従演算装
置とが同時に起動されたとしても、従演算装置が汎用レ
ジスタの近くに設けられているために、演算に必要なオ
ペランドを汎用レジスタからよシ早く供給され、したか
って従演算装置がより早く演算結果を出力する。

したがって、命令Ｂのアドレス計算を従演算装置の出力
を用いるならば、命令Ｂのアドレス計算は、主演算装置
の出力を用いて行うよシ早く開始できる。こうして、ア
ドレスコンフリクトが生じた命令Ｂのアドレス計算の遅
延を少なくしている。すなわち、従演算装置によりアド
レスコンフリクトを早期に解消することにより処理の高
速化を図っている。

同じ問題が条件付分岐命令のときにも生じる。

この命令（以下ではＢＣ命令と呼ぶ）の演算実行サイク
ルにおいて、そのときの条件コードに基づき分岐成功か
否かの判定が行なわれる。したがって分岐命令に先行す
る演算が条件コードを変更する命令のときには、この先
行命令の演算が終了するまで分岐判定ができない。この
上うに１先行する命令の演算の終了の後にＢＣ命令の分
岐判定をしなければならない状態を条件コードコンフリ
クトがある状態と呼ぶ。従来技術のように、従演算装置
でめられた条件コードを用いてＢＣ命令の分岐判定をす
ることによ、９、ＢＣ命令の分岐判定を早めることがで
きる。

しかし、現実にはよシ高速の処理速度が要求されつつあ
る。

〔発明の目的〕

本発明の目的はよ多処理速度の大きいパイプライン制御
のデータ処理装置を提供することである。

〔発明の概要〕

従来技術では、命令Ａに先行する命令Ｃのための主演算
装置での演算が終了しないことには、命令Ａの演算は開
始されない。このため命令Ｂの開始も遅れる。命令Ｃの
ための演算を主演算装置が実行しているときでも、従演
算装置で命令Ａのための演算を実行できるようにすれば
、従演算装置の出力を利用する命令Ｂのアドレス計算を
早めることができるはずである。

同様に、ＢＣ命令に二つ先行する命令Ｃのだめの演算を
主演算装置で実行しているときには、ＢＣ命令の一つ前
の命令Ａのための演算を開始できないならば、ＢＣ命令
の演算の開始も遅れる。

しかし、命令Ｃのための演算を主演算装置で実行してい
るときでも、この命令人の演算を従演算装置で実行でき
るならば、ＢＣ命令も、命令Ａの従演算装置での演算の
終了後、従演算装置で実行できるようになる。

本発明はこの点に着目してなされたもので、命令を解読
して得られる、命令の演算ステージの実行に必要なデー
タを待行列として格納する回路から、二つの演算装置へ
データを選択的に送出するための回路を、主演算装置で
の演算の終了に同期して該データを主演算装置へ送出す
る回路と、従演算装置での演算の終了に同期して該デー
タを従演算装置へ送出する回路によシ構成し、それによ
シ主演算装置での演算の終了を待たないで従演算装置で
次の演算を実行可能にしだ。

〔発明の実施例〕

〔装置の概要〕 ６Ａ、６Ｂは命令バッファ、８はこれらの命令バッファ
の一方から命令を選択的に読出すためのセレクト回路、
１０は命令レジスタ、１２は命令デコーダ、１４はデコ
ーダ１２からの解読情報を格納するだめの命令キューレ
ジスタであシ、ここでは三つの命令の解読情報を格納す
るために三つのレジスタからなる。１６Ａは命令キュー
レジスタ１４内の命令を選択するためのセレクタであシ
、２０Ａはセレクタ１６Ａで選択された命令の演算を実
行するための第１演算実行ユニットである（以下第１Ｅ
ユニツトと略する）。このユニット２０Ａはこのコンピ
ュータが実行するすべての命令が指定する演算を実行で
きるように構成されている。１８Ａは、第１Ｅユニツ）
２０Ａに供給するオペランドあるいはそこからの演算結
果を格納するだめの第１の汎用レジスタであり、２２人
は、命令の実行を制御する第１の命令制御ユニット（以
下第１エユニツトと呼ぶ）である。

２４は演算に必要なメモリオペランドのアドレスを算出
するためのアドレス加算器であり、２６はメインメモリ
、２Ｂはメインメモリ２６から読出されたメモリオペラ
ンドを格納するオペランドキューバッファでメジ、命令
キューレジスタ１４に格納される三つの命令に対応する
三つのオペランドを格納するための三つのバッファから
なる。

セレクタ３０Ａはバッファ２８のオペランドを選択して
第１Ｅユニツ）２０Ａに供給するためのセレクタである
。

以上の回路は、パイプライン方式によシ命令の実行を行
うのに基本的なものである。

本実施例では以上の他に、第２演算実行二二ツ）２０Ｂ
（以下、第２Ｅユニツトと呼ぶ）と、このユニツ）２０
Ｂが実行すべき命令の解読情報を命令キューレジスタ１
４から選択するためのセレクタ１６Ｂと、第２Ｅユニツ
ト２０Ｂに送るべきオペランドあるいはこのユニットの
演算結果を格納するだめの第２の汎用レジスタ１８Ｂと
、第２Ｅユニツト２０Ｂが必要とするメモリオペランド
をオペランドキューバッファ２８から選択するためのセ
レクタ３０Ｂと、第２Ｅユニツト２０Ｂの実行を制御す
る第２命令制御ユニツト（以下、単に第２エユニツトと
呼ぶ）２２Ｂと、第１．第２１１’　ユニーリｋ　Ｑ　
ｎム　Ｑ　ＯＤ　−Ａ−ｒ　ＬＬＩ　＋Ｊｒ　ｈｑ　１
　久１／４＝　−１−ドを記憶するためのレジスタ３４
Ａ、３４Ｂと、パイプライン的に流れて実行される複数
の命令間のアドレスコンフリクトおよび条件コードコン
フリクトをそれぞれ検出する回路３２．３６が設けられ
ている。

第２Ｅユニツ）２０Ｂは、比較的簡単な演算、たとえば
加算、減算等を行う。本実施例では、このユニットは簡
単化のために１マシンサイクルで終了する演芦のみを実
行するように構成されている。しかし、以下の説明から
も明らかになるごとく、本発明はこのような第２Ｅユニ
ツトのみに限られるものでない。第２Ｅ二二ツ）２０Ｂ
は比較的簡単な演算を高速に実行するためのものである
から、第１Ｅユニツト２０Ａよりも、第２の汎用レジス
タ１８Ｂとオペランドキューバッファ２８の近くに設け
ることが望ましい。また、第１．第２の汎用レジスタ１
８人、１８Ｂは互いに同じ数のレジスタからなる。

この装置においては、全命令は第１Ｅユニツト２０Ａに
よシ実行される。一方、これらの命令の内、汎用レジス
タ１８Ａを書きかえる命令で第２Ｅユニツ）２０Ｂで実
行可能な命令はこの第２Ｅユニツト２０Ｂでも実行され
る。したがって、このような命令は第１．第２Ｅユニツ
ト２０人。

２０Ｂの両方で実行される。しかし、第１．第２Ｅユニ
ット２ＯＡ、２０Ｂでの同じ命令に対する同じ演算は異
なるタイミングで起動可能になっている。すなわち、第
１．第２Ｅユニツト２０Ａ。

２０Ｂがそれぞれ必要とする解読情報を別々に供給する
ために二つのセレクタ１６Ａ、１６Ｂが設けられ、また
、これらのユニット２０Ａ、２０Ｂがそれぞれ必要とす
るメモリオペランドを別々に供給するために二つのセレ
クタ３０Ａ、３０１（設けられ、第１Ｅユニツト２０Ａ
１セレクタ１６Ａ。

３０Ａは第１■ユニツ）３２Ａによシ制御され、第２Ｅ
ユニット２０Ｂ、セレクタ１６Ｂ、３０Ｂは第２Ｉユニ
ツト２２Ｂによシ制御されるようになっている。この結
果、ある命令の第１Ｅユニツト２０Ａでの実行ができな
い状態においても、その命令の第２Ｅユニツト２０Ｂで
の実行が可能となシ、これによシアドレスコンフリクト
又は条件コードコンフリクトの解消が早められるように
なっている。

〔命令フォーマット〕 本装置で用いる命令は、（株）日立製作所Ｍシリーズコ
ンピュータあるいは米国ＩＢＭ社３７０シリーズコンピ
ュータで用いられるのと同じものでおる。これらの命令
はいくつかのフォーマットに分類されるが、第３Ａ図に
本発明の理解に必要な一つのフォーマットを示す。この
フォーマツトラ持つ命令の例は、乗算、加算、ロード命
令で、それぞれ、簡単のためにＭ、Ａ、Ｌ命令と以下で
は称する。これらの命令のビット０−７はオペレーショ
ンコート責ＯＰ　Ｃ０ＤＥ）を表し、ビット８−１１は
レジスタ部（几）で＃、Ｄ、Ｍ、Ａ命令では演算のため
に読出すべきオペランドが格納されている汎用レジスタ
番号を示し、かつ、演算結果が格納されるレジスタ番号
をも示している。また、Ｌ命令ではこのレジスタ部は、
演算結果を格納すべきレジスタ番号を示す。ビット１２
−１５および１６−１９はそれぞれインデックス部（Ｘ
）。

ベース部ＣＢ）であり、それぞれ主メモリ２６から読出
すべきストレジオペランドのアドレス算出に用いる汎用
レジスタの番号を示す。以下ではレジスタ部、インデッ
クス部、ベース部が示す汎用レジスタ番号をそれぞれオ
ペランドレジスタ番号Ｒａｐ、インデックスレジスタ番
号Ｒｘ　、ペースレジスタ番号Ｒ１と呼ぶことにする。

さらに１ピット２０−３１は上記アドレス算出に用いら
れる偏位値ＤＩＳＰを示すディスプレースメント部（Ｄ
）である。

第３Ｂ図は条件付分岐命令の命令フォーマットを示す。

このフォーマットのピッ）８−１１ｉ１マスク部（Ｍ）
でアシ、分岐成功となる条件コードの値を指定するもの
である。以下では簡単のために、この命令をＢＣ命令と
呼ぶ。

ＢＣ命令のインデックスｍ＜ｘ）、ベース（Ｂ）。

偏位置ＤＩＳＰは、主メモリ２６から分岐先命令アドレ
スを計算するのに用いられる。

Ｎ下の宙飾侑１ｆ卦論イＩＢＭ　ム　丁−’０ρ春ムの
みを用いて説明する。この内、第２Ｅユニツト２０Ｂで
実行可能な命令はＡ、Ｌ命令であシ、また、条件コード
を書きかえる命令は人命令である。

〔命令の読出し〕

命令バッファ６Ａ、６Ｂの一方は、現在処理されようと
している命令を含む、メモリ上の連続した命令列（メイ
ンストリームと呼ぶ）を格納するために用いられ、他方
は、メインストリーム上の分岐命令の処理が開始された
後にその分岐先命令から始まるメモリ上の連続した命令
列（ターゲットストリームと呼ぶ）を格納するのに用い
られる。

処理された分岐命令が分岐成功と判定され、分岐先命令
の処理が始まると、それまでターゲットストリームとさ
れていた命令列はその後はメインストリームとみなされ
る。このように分岐命令が分岐成功となる度にメインス
トリームを格納する命令バッファは切シ換わる。主メモ
リ２６からの命令列の７エツチおよびバッファ６Ａ、６
Ｂへの命令列の格納の制御は命令７工ツチ回路（図示せ
ず）によシ実施される。読出し回路８はバッファ６Ａ。

６Ｂの内、現在メインストリームを格納しているものか
ら、命令を順次選択して順次命令レジスタ１０に送出す
る。この読出し回路８はフリップフロップ９の値が１か
Ｏによジノくツファ６Ａ、６Ｂを選択する。このフリッ
プフロップ９は、後述するように分岐成功信号ＢＣＴＫ
Ｎが１となるごとにその値をかえる。

命令レジスタ１０には、後述するように、命令レジスタ
１０内の命令のＤステージが実行されるごとに、制御回
路（図示せず）により読出し回路８の出力命令がセット
される。

〔命令の実行動作の概要〕

命令レジスタ１０にセットされた命令は、次のステージ
に分けて実行される。

（Ｄステージ） これは命令の解読とアドレス計算のステージである。す
なわち、命令レジスタ１０内の命令をデコーダ１２で解
読し解読情報を生成し、これを命令キューレジスタ１４
内の一つのレジスタにセットする。さらに、命令レジス
タ番号内の命令のペースレジスタ番号Ｒｍ、インデック
スレジスタ番号Ｂ−ｘが第２汎用レジスタ１８ＢＫ線４
０を介して入力される。これらのレジスタ番号に基づい
て汎用レジスタ１８Ｂから読出された二つのデータは線
４７を介して加算器２４に入力され、線４０を介して命
令レジスタ１０から入力される偏位ＤＩＳＰと加算され
る。こうしてアドレスが計算される。

なお、本実施例においてデコーダ１２は、命令のＯＰ　
Ｃ０ＤＥ　とオペランドレジスタ番号Ｒ’ＯＦに基づき
、次の情報を解読情報として線４２に出力する。

（１）　ＯＰ　Ｃ０ＤＥ （２）　ＲＲ：オペランド読出しレジスタ番号で上述の
Ｍ、Ａ命令ではオペランドレジスタ番号Ｒｏｐ　に等し
い。

（３）　Ｒｗ　：演算結果を書込むレジスタ番号で、上
述の三つの命令ではオペランドレジスタ番号Ｒｏ　ｐ　
に等しい。

（４）　５ＵＢＧＲ：演算結果を汎用レジスタに格納す
べき命令の内、第２Ｅユニツ）２０Ｂで実行可能な命令
かどうかを示す第２演算表示信号。たとえば、Ａ、Ｌ命
令のときにこの信号が１となる。

（５）　ＣＨＧＧＲ：演算結果を汎用レジスタに格納す
べき命令であることを示すレジスタ変更表示信号。たと
えば、Ｍ、Ａ、Ｌ命令のときにこの信号が１となる。

（６１５ＵＢＣＣ：条件コードを変更する命令の内、第
２Ｅユニツ）　２０Ｂにおいて実行可能な命令であるこ
とを示す第２演算表示信号。たとえば人命令のときにこ
の信号が１となる。

（７）　ＣＨＧＣＣ：条件コードを変更する命令である
ことを示すＣＣ変更表示信号。たとえば、人命令のとき
にこの信号は１となる。

（８）ＢＣ：ＢＣ命令であることを示すＢＣ命令表示信
号。

（９）　ＭＡ８Ｋ　：　Ｂ　Ｃ命令のマスク部そのもの
。

なお、デコーダ１２はこれら以外の、命令実行制御に必
要な解読情報を生成するが、これは従来技術と同じでア
シ、また本発明に直接関係がないため説明を省く。

なお、このＤステージはｌマシンサイクルで終了する。

（Ａステージ） Ｄステージで計算されたメモリアドレスに基づき、主メ
モリ２６からオペランドを読出し、オペランドキューバ
ッファ２８の一つのバッファに格納する。このステージ
も１マシンサイクルで終了する。

（Ｌｌステージ） 第１Ｅユニツ）２０Ａに命令の解読情報と、演算に必要
なレジスタオペランドとメモリオペランドをセットする
。すなわち、セレクタ１６Ａによシ実行すべき命令の解
読情報を選択して、線４４Ａに出力する。選択された解
読情報の内、読出しレジスタ番号Ｒ，Ｒは第１汎用レジ
スタ１８Ａに入力され、これに基づき必要なオペランド
ＲＤＡＴＡ　１が読出さ、れ、このオペランドが線４６
Ａを介して第１Ｅユニツ）２０Ａに送られる。一方、解
読情報の内、ＯＦ　０ＯＤＥ、書込みレジスタ番号几ｗ
１第２演算表示信号５ＵＢＧＲ，レジスタ変更表示信号
ＣＨＱＧＲ，条件コード変更表示信号ＣＨＧＣＣは第１
Ｅユニツト２０Ａに送出される。

さらに、セレクタ３０Ａは、オペランドキューバッファ
２８から必要なメモリオペランドＭＤＡＴＡ１を選択し
て線４５Ａを介して第１Ｅユニツト２０人に送出する。

第１Ｅユニツト２０Ａはこうして入力されたいろいろの
データを内部のレジスタに取シ込む。このステージも１
マシンサイクルで実行される。

（Ｅｌステージ） 第１Ｅユニツ）２０ＡがＬ１ステージで取シ込まれたデ
ータに基づき所望の演算を実行し、結果ＷＤＡＴ人１を
線５０Ａに出力する。このとき、同時に、すでに取シ込
まれた書込みレジスタ番号几Ｗ、第１汎用レジスタの書
込み信号ＷＣ１が出力される。また、演算が条件コード
を変更すべきもののときには演算結果に依存して条件コ
ードＣＣＩを算出し、このコードＣＣ１とセット指示信
号５ＥＴＩが線７０Ａに出力される。

なお、このステージが要するマシンサイクル数は命令が
必要とする演算の種類によシ異なる。最も短かい演算は
１マシンサイクルで終了する。なお、このＥ１ステニジ
に属するマシンサイクルの最後のサイクルには演算終了
信号ＥＯＰｌが線４８Ａに出力される。したがって、１
マシンサイクルで終了する演算の場合、演算を開始した
サイクルで信号ＥＯＰＩが出力される。

（ｐｉステージ） Ｅ１ステージでめられた演算結果Ｗ　ＤＡＴＡ　１は、
書込みレジスタ番号Ｒｗで示される、第１汎用レジスタ
１８Ａ内のレジスタに書き込まれる。

この演算が第２Ｅユニツ）２０Ｂで実行できない演算の
ときには、演算結果ＷＤＡＴＡＩ、書込みレジスタ番号
Ｒｗが、第２汎用レジスタ１８Ｂにも入力され、同様の
書込みが行なわれる。第２汎用レジスタ１８Ｂはすでに
述べたごとく、第２Ｅユニツト２０ＢＫよる演算結果Ｗ
ＤＡＴＡ２を書込むよう罠なっているが、第２Ｅユニ７
）２０Ｂは一部の演算しか実行できない。したがって、
第１゜第２の汎用レジスタ１８Ａ、１８Ｂの内容の不一
致が生じる。第１Ｅユニツト２０Ａによる演算結果ＷＤ
ＡＴＡ１を第２汎用レジスタ１８Ｂにも書込むことによ
シ、この不一致の発生を防止できる。

したがって、第２汎用レジスタを前述のアドレス計算に
用いても不都合が生じない。また、条件コードを変更す
る演算のときには、算出された条件コードｃｃ１がセッ
ト信号５ＥＴＩＫ応答してレジスタ３４Ａにセットされ
る。なお、このステージはＥｌステージにつづく１マシ
ンサイクルで終了する。

以上のようにして、一つの命令の実行が終了する。しか
し、第２Ｅ二二ツ）２０Ｂで実行可能でかつ汎用レジス
タもしくは条件コードを書きかえる命令は第２Ｅユニツ
ト２０Ｂでも実行されるためこれらのステージで説明さ
れる動作以外に次のステージも実行される。

（Ｌ２ステージ） 第２Ｅユニツト２０Ｂに演算に必要な解読情報。

レジスタオペランド、メモリオペランドをセットする。

すなわち、セレクタ１６Ｂによシ実行すべき命令の解読
情報を選択して、線４４Ｂに出力する。選択された解読
情報の内、読出しレジスタ番号Ｒｉは第２汎用レジスタ
１８Ｂに入力され、これに基づき必要なオペランドＲＤ
ＡＴＡ　２が読出され、このオペランドが線４６Ｂを介
して第２Ｅユニツ）２０ＢＫ送られる。一方、解読情報
の内、ＯＦ　０ＯＤＥ　、書込みレジスタ番号几Ｗ、第
２演算表示信号８ＵＢＧＲ，５ＵＢＣＣ，条件コード変
更表示信号ＣＨＧＣＣは第２Ｅユニツ）２０８に送出さ
れる。

さらに、セレクタ３０Ｂは、オペランドキューバッファ
２８から必要なメモリオペランドＭＤＡＴＡ２を選択し
て線４５Ｂを介して第２Ｅユニツト２０Ｂに送出する。

第２Ｅユニツト２０Ｂはこうして入力されたいろいろの
データを内部のレジスタに取シ込む。このステージも１
マシンサイクルで実行される。

（Ｅ２ステージ） 第２演算ユニツト２０ＢがＬ２ステージで取シ込まれた
データに基づき所望の演算を実行し、結果ＷＤＡＴ＆２
を線５０Ｂに出力する。このとき、同時に、すでに取シ
込まれた書込みレジスタ番号孔Ｗも出力される。

さらにこのとき、演算が条件コードを書きかえる命令の
ときには条件コードＣＣ２が算出される。

なお、第２Ｅユニツ）２０Ｂは比較的簡単な演算、たと
えば、加算、減算、ロード等のみを１マシンサイクルで
行なうもので、乗算等のやや複雑な演算は行いえないも
のと仮定している。したがって、このＥ２ステージは１
マシンサイクルで終了する。一般的には、第２Ｅユニツ
）２０Ｂは以上のものに限定されないので、とのＥ２ス
テージは、第２Ｅ５−ニラ）２０Ｂが実行する演算によ
り異なるマシンサイクルで終了すればよい。その場合、
そのステージの最終サイクルでは演算終了信号ＥＯＰ　
２が出力されるので、この最後のサイクルをＥＯＰ２サ
イクルと呼ぶことができる。したがって、現在、仮定し
ているように、第２Ｅユニツト２０Ｂは必らず１マシン
サイクルで終了する演算のみを行う場合には、このＥ２
ステージはＥＯＰ　２サイクルのみからなる。

（Ｐ２ステージ） Ｅ２ステージでめられた演算結果Ｗ　ＤＡＴＡ　２は、
書込みレジスタ番号Ｒｗで示される、第２汎用レジスタ
１８Ｂ内のレジスタに書込まれる。また、算出された条
件コードＣＣ２がレジスタ３４Ｂにセットされる。

〔動作の詳細Ｉ〕アドレスコンフリクトがある場合 以下では、まず、アドレスコンフリクトの場合の装置動
作を通して装置の詳細を説明する。装置の内、条件コー
ドに関与する部分とその動作の説明は後でまとめて説明
する。

以下では、アドレスコンフリクトがある時の装置動作の
説明のためＭ、Ａ、Ｌ命令がこの順に実行されると仮定
する。また、人命令のオペランドレジスタ番号Ｒｏｐ　
とＬ命令のアドレスレジスタ番号孔Ｘ又はｆＬ農が等し
く、シだがってこれらの二つの命令間にアドレスコンフ
リクトが生じると仮定する。ただし、Ｍ、Ａ命令間、Ｍ
、Ｌ命令間あるいはＭ、Ａ、Ｌ命令とこれらに先行する
命令間にはアドレスコンフリクトがないものと仮定する
。また、条件コードコンフリクトはどの命令間にも存在
しないと仮定する。

第９人〜９Ｃのタイムチャートを参照して説明する。

（Ｄステージの詳細） Ｄステージが実行されるためには、命令の解読情報が命
令キューレジスタ１４にセットされねばならない。この
命令キューレジスタ１４へのセットは第１Ｉユニツ）２
２人が制御する。この制御の仕方は、従来技術によるも
のと本質的に変わらない。すなわち、命令キューレジス
タ１４に新たに解読情報がセットできるのは、ある命令
が命令レジスタｌ０ＩＣセツトされ、しかも命令キュー
レジスタ１４に空きのレジスタがアシ、さらに、その命
令が命令キューレジスタ１４内にすでにセットされてい
る命令もしくはすでに実行中の命令に対してアドレスコ
ンフリクトと条件コードコンフリクトがない場合である
。

アドレスコンフリクトの検出のために、命令レジスタＩ
ＱＫセットされた命令のアドレスレジスタ部Ｒｍ、Ｒｘ
は線４０を介してアドレスコンフリクト検出回路３２に
入力され、そこで後述するようにしてアドレスコンフリ
クトの有無が検出され、検出結果ＡＣＯＮＦが第１エユ
ニツ）２２Ａに線５８を介して入力される。同様に、後
述するように条件コードコンフリクトの検出が回路３６
で行なわれ、検出結果ＣＣ０ＮＦが第１Ｉユニツト２２
Ａに線７４を介して入力される。第１Ｉユニツト２２Ａ
には第４図に示すように、制御回路（図示せず）によシ
命令レジスタ１０に新たな命令がセットされるごとに、
その制御回路によりセットされるフリップフロップ７０
を有する。さらに１キユ一制御回路７２は命令キューレ
ジスタ１４の各レジスタが空いているか否かを表示する
ための三つのフリップフロップ（図示せず）を有し、こ
れらの三つの７リツプ７０ツブのセット状態により、ど
のレジスタも空いていないときにキュービジー信号ＢＳ
Ｙを出力するようになっている。デコード成功決定−路
７１は、フリップフロップ７０の出力が１でコンフリク
ト信号ＡＣＯＮＦ。

ＣＣ０ＮＦ、キュービジー信号がいずれも０のときに、
デコード成功信号ＤＳを線５６Ａを介して、命令キュー
レジスタ１４に送シ、デコーダ１２からの解読情報の取
シ込みを指示する。命令キューレジスタ１４内のどのレ
ジスタにこの解読情報を取り込むかを指示するだめの入
力ポインタＩＰはキューコントロール回路７２が線５６
Ａを介して命令キューレジスタ１４に送る。この入力ポ
インタＩＰを出力するため、キューコントロール回路７
２は内部に０．１．２を順次カウントするカウンタ（図
示せず）を有し、そのカウント値を入力ポインタＩＰと
して出力するようになっている。

このカウンタの更新はデコード成功信号ＤＳの立上がシ
から１サイクル遅れて行なわれる。また、信号ＤＳによ
シフリップフロップ７０がリセットされ、制御回路（図
示せず）がこのリセットに応答して命令レジスタ１０に
セットする。今、命令キューレジスタ１４内の２番、０
１，１番のレジスタに前述のＭ、Ａ、Ｌ命令がこの順で
セットされると仮定する。また、各サイクルの最初およ
びプの脇に記載された（ＴＯ）又は（Ｔ２）はこれらの
レジスタ又はフリップフロップの内容が変更されるタイ
ミングがＴＯ又はＴ２であることを示す。さて、Ｍ命令
が命令レジスタ１０にタイミングＣｏ、Ｔｏ　（すなわ
ち、サイクルＣＯ内のタイミングＴＯ１以下同様）にセ
ットされる。

Ｍ命令は先行する他の命令に対してアドレスコンフリク
ト又は条件コードコンフリクトがなく、また、命令キュ
ーレジスタ１４がビジーでないと仮定すると、デコード
成功信号ＤＳがタイミングＣＯ，Ｔ２にて出力され、入
力ポインタＩｐはそのとき仮定によシ値２を有している
ので、これらの信号によシＭ命令の解読情報は命令キュ
ーレジスタ１４内の２番のレジスタにタイミングＣ１゜
ＴＯにセットされる。

この後、タイミングＣＩ、Ｔ２に入力ポインタＩＰは０
に更新される。タイミングＣ１，ＴＯには人命令が命令
レジスタ１０にセットされ、人命令のＤステージがＭ命
令のＤステージより１サイクル遅れて、全く同じように
実行される。この結果、命令キューレジスタ１４内の０
番のレジスタに人命令の解読情報がセットされ、かつ入
カポインタ紘１に更新される。

タイミングＣ２，Ｔｏには次のＬ命令が命令レジスタ１
０にセットされる。しかし、とのＬ命令は、仮定により
、すでに命令キューレジスタ１４にセットされている人
命令に対してアドレスコンフリクトがある。したがって
、アドレスコンフリクト検出回路３２の出力ＡＣＯＮＦ
が後述するように１となり、デコード成功決定回路７１
はデコード成功信号ＤＳをこのアドレスコンフリクトの
解除が検出されるまで出力しない。したがって、Ｌ命令
は命令キューレジスタ１４に取シ込まれず、Ｄステージ
の実行が延期される。本実施例では、Ｌ命令のＤステー
ジが実行されるのは、後述するごとく、サイクルＣ５で
ある。したがって入力ポインタＩＰはそれまで値１を保
持しつづける。

なお、Ｄステージにおけるアドレス計算は次のようなタ
イミングの下で行なわれる。

Ｍ命令がタイミングＣｏ、ＴＯにて命令レジスタ１０に
セットされた後、第２汎用レジスタ１８Ｂからこの命令
が指定するアドレス情報がただちに読出され、加算器２
４が出力するメモリアドレスはタイミングＣＯ，Ｔ２に
確定する。

人命令のだめのアドレス計算はＭ命令よシ１サイクル遅
れて全く同じようになされ、人命令のだめのメモリアド
レスはタイミングＣＩ、Ｔ２に確定する。

ｉ１１ユニツ）　２２　Ａ内のキューコントロール回路
７２では、命令キューレジスタ１４に新たな解読情報を
セットするごとに、このレジスタ１４内の各レジスタが
空いているか否かを表示するフリップフロップ（図示せ
ず）をセットする。

（Ａステージの詳細） このステージでは、Ｄステージでめられたメモリアドレ
スに基づき主メモリ２６からメモリオペランドが読出さ
れ、オペランドキューバッファ２８にセットされる。す
でに述べたごとく、Ｍ命令の解読情報が命令キューレジ
スタ１４内の２番のレジスタにセットされている。した
がって、Ｍ命令に対応するメモリオペランドも、オペラ
ンドキューバッファ２Ｂ内の２番のバッファにセットさ
れる。このため、第１■ユニツ）２２Ａは入カポインタ
ＩＰ、デコード成功信号ＤＳをそれぞれ、フリップフロ
ップ７３．７４で１サイクル遅延した信号ＩＰＤ、ＤＳ
Ｄを線５７Ａを介してバッファ２８に供給するよう罠な
っている。この結果、Ｍ命令のだめのメモリオペランド
は信号ＤＳＤ。

ＩＰＤに応答してタイミングＣ２，ＴＯにバック７２８
内の２番のレジスタにセットされる。同様に人命令のた
めのメモリオペランドはタイミングＣ３，ＴＯにバッフ
ァ２８内の０番のレジスタにセットされる。

（ＬＬステージの詳細） 各命令のＬｌステージはそれに先行する命令のＥｌステ
ージが終了したとき、すなわち、第１Ｅユニツトから第
１演算終了信号ＥＯＰ１が出力されたときに開始される
。このＬ１ステージでは命令キューレジスタ１４とオペ
ランドキューバッファ２８からそれぞれ一つの解読情報
とニっのメモリオペランドがそれぞれセレクタ１６Ａ、
３０Ａによシ選択され、第１Ｅユニツト２０Ａにセット
される。

これらの制御は第１Ｉユニツト２２人が行う。

すなわち、第１エユニツト２２Ａ内のキューコントロー
ル回路７２は、セレクタ１６Ａ、３０Ａに選択すべきレ
ジスタ番号又はバッファ番号を示す出力ポインタＯＰＩ
を線５３Ａを介して送出するカウンタ（図示せず）を有
する。このカウンタは、０．１．２の値を順次繰シ返し
カウントするものである。キューコントロール回路７２
は、第１Ｅユニツト２０人から第１演算終了信号ＥＯＰ
　１が出力されると、第１演算開始信号ＢＯＰ　１を線
５２Ａを介して１サイクルの聞出力するとともに、信号
ＢＯＰＩが出力されたサイクルの次のサイクルのタイミ
ングＴｏで出力ポインタＯＰＩを更新する。

後述するように信号ＥＯＰ　１は、先行する命令のＥ１
ステージの最終サイクルのタイミングＴＯからその後信
号ＢＯＰＩが入力されるまで第１Ｅユニツト２０Ａから
出力されるようになっている。Ｍ命令に先行する命令（
これを今、命令Ｘと呼ぶ）のＥ１ステージがサイクルＣ
２にて終了すると仮定すると、信号ＥＯＰ１はタイミン
グＣ２，ＴＯから１サイクルの聞出力される。このとき
キューコントロール回路７２は出力ポインタＯＰＩとし
て仮定によ、９Ｍ命令を選択するための値２を出力して
おシ、またタイミングＣ２，ＴＯから１サイクルの間、
第１演算開始信号ＢＯＰＩを出力する。なお、出力ポイ
ンタＯＰＩは、タイミングＣ３゜ＴＯにおいて、０に更
新される。

以上のごとくにして、サイクルＣ２において出力される
出力ポインタ０ＰＩＯ値２に基づき、セレクタ１６Ａ、
３０ＡからＭ命令の解読情報、メモリオペランドの選択
が行なわれる。一方、サイクルＣ２において出力された
第１演算開始信号ＢＯＰＩに基づき、第１Ｅユニツ）２
０Ａはこれらの選択情報を取シ込む。このとき、セレク
タ１６Ａによシ選択された解読情報の内、読出しレジス
タ番号几Ｒは第１汎用レジスタ１８Ａに入力され、それ
に基づき読出されたレジスタオペランドＲＤＡＴＡ１が
線４６Ａを介して第１Ｅユニツト２０Ａに入力される。

第１Ｅユニツ）２０ＡはこのオペランドＲＤＡＴＡ　１
も取シ込む。

第１Ｅユ＝ツ）　２０Ａは第５図にあるように第１演算
回路４００と７リツプフロツプ４０１゜４０３およびア
ンドゲート４０５からなる。第１演算回路４００は、線
４４Ａを介してセレクタ１６Ａから入力されるＯＦ　０
ＯＤＥ　、書込みレジスタ番号Ｒｗ、レジスタ変更表示
信号ＣＨＧＧ几。

条件コード変更表示信号ＣＨＧＣＣと、線４６Ａを介し
て第１汎用レジスタ１８Ａから入力されるレジスタオペ
ランド几ＤＡＴＡＩと、線４５人を介してセレクタ３０
Ａから入力されるメモリオペランドＭＤＡＴＡ１とを、
線５２Ａを介して第１Ｉユニットから入力される演算開
始信号ＢＯＰＩに応答して、その内部のレジスタ（図示
せず）にセットする。一方、線４４Ａを介してセレクタ
１６Ａから入力される第２演算指示信号５ＵＢＧ几は、
信号ＢＯＰＩに応答してフリップフロップ４０１にセッ
トされる。こうして、第１Ｅユニツト２０Ａにおける入
力データの取シ込みが行なわれる。

今考えている例では、タイミングＣ２，ＴＯにおいて、
Ｍ命令に関連するデータが第１Ｅユニツト２０人に取シ
込まれ、Ｍ命令のＬ１ステージが終了する。しかし、次
の人命令のＬｌステージは、Ｍ命令に対する演算終了信
号ＥＯＰｌが出力されるタイミング（ここではサイクル
Ｃ７）まで実行されない。

（Ｅｌステージの詳細） 第１演算回路４００は、入力されたＯＰ　Ｃ０ＤＥにて
指定される演算、たとえばＭ命令に対しては乗算を、レ
ジスタオペランドＲＤＡＴＡＩ、メモリオペランドＭＤ
ＡＴＡ１に対して実行し、結果データＷＤＡＴＡｌを線
５０　ＡＫ出力するとともに、演算の最終サイクルのタ
イミングＴＯからその後信号ＢＯＰＩが入力されるまで
、演算終了信号ＥＯＰＩを出力する。このとき、入力さ
れた解読情報内の書込みレジスタ番号Ｒｗは結果データ
Ｗ　ＤＡＴＡ　１が算出されるまで、回路４００内に保
持されておシ、結果データＷＤＡＴＡ１とともに線５０
Ａに出力されるようになっている。また入力された条件
コード変更表示信号ＣＨＧＣＣが１のときには、回路４
００はＯＰ　Ｃ０ＤＥ　と結果データＷＤＡＴＡ１に依
存して、条件コードＣＣ１を算出し、この信号とともに
セット信号５ＥＴＩをこの最終サイクルで出力する。信
号ＣＨＧＣＣが０のときには信号５ＥＴＩは０のままで
ある。さらに、回路４００は取込まれているレジスタ変
更表示信号ＣＨＧＧ几が１のときＫは、結果データＷＤ
ＡＴ入１の出力と同期して、書込み信号ＷＣ１を線５０
Ａに出力するように構成されている。回路４００はたと
えばマイクロ命令制御の回路によシ構成される。

一方、フリップフロップ４０１にタイミングＴＯでセッ
トされた第２演算表示信号５ＵＢＧ几は同じサイクル内
のタイミングＴ２で７リツプフロツプ４０３に移される
。このフリップ７０ツブ４０３内の信号５ＵＢＧＲの反
転信号と回路４００から線５０人に出力される書込み信
号ＷＣ１がアンドゲート４０５に入力される。したがっ
て、ゲー）４０５の出力ＷＣｌ２は、第１演算回路４０
０で実行された演算が第２Ｅユニツトでは実行不可能で
かつ汎用レジスタを書きかえるもののときにのみ１とな
る。この出力ＷＣｌ２は演算結果ＷＤＡＴＡ１を第２汎
用レジスタ１８Ｂに書込むのに用いられる。

今考慮しているＭ命令は、仮定によ＃）５マシンサイク
ルを演算に必要とするので、結果データＷＤＡＴ入１．
信号ＥＯＰ１が出力されるのは、それぞれサイクルＣＢ
、Ｃ７においてである。また、この命令は、第２Ｅユニ
ツ）　２０Ｂで実行できないと仮定しているので、出力
ＷＣｌ２は１となる。

なお、サイクルＣ７において信号ＥＯＰ１が出力される
と、次の人命令のだめの演算開始信号ＢＯＰＩが第１Ｉ
ユニツト２２Ａから出力されるので、人命令のＬ１ステ
ージが実行可能になる。人命令のＥ１ステージは１サイ
クルのみ必要とするので、サイクルＣ８のみで終了する
。

（ＰＩステージの詳細） 第１Ｅユニツ）２０Ａから線５０Ａ上に出力された結果
データＷＤＡＴＡＩは、その線上の書込み信号ＷＣＩ、
ＷＣｌ２に基づき、第１．第２汎用レジスタ１８Ａ、１
８Ｂ内の、書込みレジスタ番号Ｒｗを有するレジスタに
タイミングＴ２で書き込まれる。また、算出された条件
コードＣＣＩはセット信号５ＥＴＩに応答して、レジス
タ３４Ａに書込まれる。したがって、レジスタ３４Ａは
条件コードを変更する命令の内、最も新しく実行された
命令が出力した条件コードがセットされている。

こうして、Ｍ命令、Ａ命令のＰ１ステージはそれぞれ、
サイクルＣＢ、Ｃ９で実行される。ただし、人命令は、
第２Ｅユニツ）２０Ｂで実行可能のため（ＳＵＢＧＲ＝
１　）、ＷＣ１２＝０となシ、結果データＷＤＡＴＡＩ
は第２汎用レジスタ１８Ｂには書き込まれない。また、
Ｍ命令は条件コードを変更する命令でないのでレジスタ
３４Ａの内容は変更されない。また人命令の演算によ請
求まった条件コードＣＣＩはサイクルＣ９でレジスタ３
４Ａにセットされることになる。

以上のようにして、Ｍ、Ａ命令のＤ−ＰＬステージが実
行される。しかし、次のＬ命令はＡ命令に対してアドレ
スコンフリクトを有するので、このコンフリクトが解除
するまで、Ｌ命令のＤステージは実行されない。従来技
術によると、このコンフリクトが解除されるのは人命令
のＥ１ステージの終了時すなわちＣ８サイクルであシ、
シたがって、Ｌ命令のＤステージはＣ９サイクルから開
始される。

本実施例では、Ｌ命令のＤステージの開始を早めるため
に、第２Ｅユニツト２０Ｂが、人命令のＥ１ステージの
終了前に起動されるようになっている。以下、この点を
さらに詳細に説明する。

（Ｌ２ステージの詳細） 、　このステージは第２Ｅユニツト２０Ｂに必要なデー
タをセットするステージである。このステージは第２Ｉ
ユニツト２２Ｂによシ制御される。この第２エユニツ）
２２Ｂには第６図に示されるように、命令キューレジス
タ１４内のレジスタナＯ〜す２に対応してフリップフロ
ップ１０１〜１０３がそれぞれ設けられ、これらのフリ
ツプフロツプハ命令キューレジスタ１４内の対応するレ
ジスタに有効な解読情報がセットされているか否かを表
示するためのものである。すなわち、デコーダ１００は
デコード成功信号ＤＳにより起動され、そこに入力され
る入力ポインタＩＰで示されるレジスタ番号に対応する
フリップフロップ１０１〜１０３のいずれかに対して１
信号を出力する。この信号は、フリップフロップ１０１
〜１０３内の、入力ポインタＩＰに対応する一つのフリ
ップフロップのデータ端子に入力され、さらにオアゲー
ト１０７〜１０９の一つを介して、その一つのフリップ
フロップのクロック端子に入力される。こうして、入力
ポインタＩＰに対応してスリップ７０ツブ１０１〜１０
３の一つがセットされる。なお、これらのフリップ７０
ツブ１０１〜１０３はタイミンクＴＯでのみ入力データ
の取シ込みを行うものとする。さらにフリップフロップ
１２０〜１２２はそれぞれフリップフロップ１０１〜１
０３の出力を１サイクル遅延して出力するだめのもので
、これらの７リツプフロツプ１２０〜１２２もタイミン
グＴＯでのみ出力を変化するものとする。

フリップフロップ１４９，１５０，１５３゜１５４、デ
コーダ１４８は０，１．２を順次カウントするカウンタ
を構成し、フリップ７０ツブ１５３．１５４の出力は、
第２Ｅユニツト２０Ｂで実行されるべき命令に関する情
報の選択のための出力ポインタＯＰ２として用いられる
。すなわち、この出力ポインタＯＰ２は、線５３Ｂを介
してセレクタ１６Ｂ、３０Ｂに入力され、実行すべき命
令の解読情報およびメモリオペランドＭＤＡＴＡ２がこ
れらのセレクタによシ選択的に線４４Ｂ、４５Ｂにそれ
ぞれ出力されるようになる。

しかし、これらの情報を第２Ｅユニツト２０Ｂにセット
してもよいのは第２Ｅユニツト２０Ｂにおいて先行する
命令のだめの演算が終了し、かつ、次にＬ２ステージを
実行しようとする命令のための情報が命令キューレジス
タ１４．オペランドキューバッファ２Ｂにセットされて
いる場合である。

第２Ｅユニツ）２０Ｂは後述のように第２演算開始信号
ＢＯＰ２に応答してセレクタ１６Ｂ、３０Ｂの出力をセ
ットし、演算の最終サイクルから終了信号ＥＯＰ２を出
力するようになっている。第２■ユニツ）　２２Ｂでは
、出力ポインタＯＰ２によシフリップフロップ１２０〜
１２２の出力の一つがセレクタ１２９によシ選択される
。この選択された信号は出力ポインタＯＰ２で示される
命令キューレジスタ１４内のレジスタに実行すべき命令
がセットされていることを示している。したがって、第
２■ユニツト２２Ｂは、線４８Ｂを介して入力される信
号ＥＯＰ２とセレクタ１２９の出力信号との論理積をと
り、両方の信号がともに１のときにのみ演算開始信号Ｂ
ＯＰ　２を線５２ＢＩＣ出力するようになっている。

結局、とのＬ２ステージでは次のようにして、第２Ｅユ
ニツ）２０Ｂに必要な情報がセットされる。セレクタ１
６Ｂによシ選択された解読情報の内、ＯＰ　Ｃ０ＤＥ　
、書込みレジスタ番号几Ｗ、第２演算表示信号５ＵＢＧ
Ｒ，８ＵＢＣＣおよび条件コード変更表示信号ＣＨＧＣ
Ｃは線４４Ｂを介して直接第２Ｅユニツト２０Ｂに送ら
れ、読出しレジスタＲＩＲは第２汎用レジスタ１８Ｂに
入力され、レジスタオペランドＲＤＡＴＡ２の読出しに
用いられる。このオペランドは線４６Ｂを介して第２Ｅ
ユニツト２０Ｂに入力される。セレクタ３０Ｂにより選
択されたメモリオペランドＭＤＡＴＡ２は線４５Ｂを介
して直接第２Ｅユニツ）　２０Ｂに送られる。第２Ｅユ
ニツト２０Ｂはこれらの情報を信号ＢＯＰ２に応答して
取シ込む。

なお、第２エユニツ）２２Ｂでは、第６図に示すように
信号ＢＯＰ２に応答してデコーダ１４８が起動され、そ
のときの出力ポインタＯＰ２をカウントアツプした値を
示す信号を７リツプ７０ツブ１４９．１５０に出力する
。こうして出力ポインタＯＰ２は、信号ＢＯＰ２が出力
されるごとに更新されることになる。また、信号ＢＯＰ
２にょシデコーダ１１３が起動される。このデコーダ１
１３はそのときの出力ポインタの値に応じて、オアゲー
ト１０７〜１０９の一つに信号１を送る。このときデコ
ーダ１００にはデコード成功信号ＤＳが入力されていな
いかあるいは信号Ｄｓが入力されていてもそのときの入
力ポインタの値は出力ポインタＯＰ２の値と異なるので
、出力ポインタＯＰ２に対応するフリップフロップ１０
１又は１０２又は１０３のデータ端子には、デコーダ１
００から信号１が入力されることはない。したがって、
出力ポインタＯＰ２に対応してフリップフロッグ１０１
〜１０３の一つがリセットされることになる。

すでに述べたように、仮定では、Ｍ命令のＤステージの
ためのデコード成功信号ＤｓはタイミングＣＯ，Ｔ２で
出力され、このときの入力ポインタＩＰは２であるので
、フリップフロップ１０３がタイミングＣＩ、ＴＯでセ
ットされ、フリップフロップ１２２がこれより１サイク
ル遅れたタイミングＣ２，ＴＯでセットされる。このと
きフリップフロップ１５３，１５４よ多出力される出力
ポインタ６Ｐ２は仮定によＪ、Ｌ２ステージを実行すべ
きＭ命令に対するものでなければならず、値２を示す。

したがって、セレクタ１２９の出力はタイミングＣ２，
ＴＯでは１でアシ、このときＭ命令の前の命令Ｘに対す
る第２Ｅユニツトでの演算が終了していると仮定してい
るので、信号ＥＯＰ　２は１である。したがって、信号
ＢＯＰ２も１となる。こうして第２Ｅユニツト２０Ｂに
対してＭ命令の実行に必要なデータがセットされる。こ
うして、Ｍ命令のＬ２ステージがサイクルＣ２に行なわ
れる。また、この信号ＢＯＰ２によシデコーダ１４８が
起動され、そのときの出力ポインタＯＰ２をカウントア
ツプした値Ｏを出力する。この値はフリップフロップ１
４９，１５０にタイミング０２．Ｔ２で取シ込まれ、さ
らに、フリップフロップ１５３，１５４にタイミングＣ
３，ＴＯで取り込まれる。したがって、出力ポインタＯ
Ｐ２はサイクルＣ３では、次の人命令のだめの値０に更
新される。

なお、信号ＢＯＰ２によシデコーダ１１３がタイミング
Ｃ２，ＴＯで起動され、そのときの出力ポインタＯＰ２
の値２に対するＯＲゲート１０９に１信号を出力する。

この結果、フリップ７０ツブ１０３がタイミングＣ３，
ＴＯでリセットされる。

なぜなら、このときには、入力ポインタＩＰは１に更新
されておシ、フリップフロップ１０３のデータ入力端子
に１が入力されることはないからである。

全く同じように人命令のＬ２ステージが行なわれ、サイ
クルＣ３にこの命令のための信号ＢＯＰ　２が出力され
る。この間、出力ポインタＯＰ２はタイミングＣ３，Ｔ
Ｏで０になり、次にタイミングＣ４，ＴＯでＩＫ更新さ
れる。

ただし、次のＬ命令は人命令に対してアドレスコンフリ
クトがあるため、この命令のためのデコード成功信号Ｄ
ＳがタイミングＣ５，Ｔ２で出力されるので、Ｌ命令の
Ｌ２ステージはサイクルＣ７まで延期される。したがつ
−Ｃ１出カポ・「ンタＯＰ２はタイミングＣ４，ＴＯで
の値１をそれまで保持しつづけている。

タイミングＣ５，Ｔ２でＬ命令のためのデコード成功信
号ＤＳが出力されると、タイミングＣ６゜ＴＯでフリッ
プフロップ１０２がセットされる。

その後Ｍ１人命令の場合と全く同様にタイミングＣ７，
ＴＯでＬ命令のための演算開始信号ＢＯＰ２が出力され
る。

（Ｅ２ステージの動作） 第２Ｅ２ユニツ）２０Ｂでは第７図に示すようにレジス
タ２９８〜３０５にそれぞれ、第２演算表示信号５ＵＢ
ＣＣ，条件コード変更表示信号ＣＨＧＣＣ，演算開始信
号ＢＯＰ２．第２演算表示信号５ＵＢＧＲ，書込みレジ
スタ番号Ｒｗ、オペレーションコードＯＰ　Ｃ０ＤＥ　
、レジスタオペランドＲＤＡＴＡ２．メモリオペランド
ＭＤＡＴＡ２が信号ＢＯＰ２に応答してＬ２ステージの
動作によシセットされている。第２演算回路３０７は信
号ＢＯＰ２で起動され、レジスタ３０３にセットされた
０ＰＣＯＤＥによシ指定される演算を行ない、演算結果
ＷＤＡＴＡ２ｔ−レジスタ３１０に送出するとともに、
また、ＯＰ　Ｃ０ＤＥ　が条件コードを変更する演算を
指示しているときには、条件コードＣＣ２を演算結果Ｗ
ＤＡＴＡ２と演算の種類に依存して算出して出力する。

また、演算の最終サイクルで線４８８に演算終了信号Ｅ
ＯＰ２を出力するようになっている。この信号は、次に
ＢＯＰ　２信号が入力されるまで毎サイクル出力される
。また、入力された０ＰＣＯＤＥで指定される演算をこ
の第２演算回路３０７が実行できないときでも、この回
路３０７はこの信号ＥＯＰ２を次に信号ＢＯＰ２が入力
されるまで毎サイクル出力する。したがって、現在、仮
定では、第２演算回路３０７は１マシンサイクルの演算
しか実行しないと仮定して吟るので、信号ＥＯＰ２は毎
サイクル出力されることになる。

また、レジスタ３１０に演算結果ＷＤＡＴＡ２がタイミ
ングＴＯでセットされ、レジスタ３０２にセットされて
いる書込みレジスタ番号几Ｗがレジスタ３０９にタイミ
ングＴ２でセットされ、同様にレジスタ３００．３０：
Ｌにそれぞれセットされた信号ＢＯＰ２と５ＵＢＧＲと
が論理積ゲートを介してタイミングＴ２でレジスタ３０
８にセットされる。レジスタ３０８の出力はその値が１
のときに第２汎用レジスタ１８Ｂに結果ＷＤＡＴＡ２を
書込むべきことを示す書込み信号ＷＣ２である。

レジスタ２９８の出力ＶＡＬＩＤは条件コードＣＣ２が
有効であることを示す信号でアシ、第２演算表示信号５
ＵＢＣＣが１である命令のＬ２ステージが実行されたと
きに１となる。すなわち、Ｌ２ステージが実行された命
令の演算が第２Ｅ二二ツ）２０Ｂで実行可能でアシ、か
つ、条件コードを変更する命令のときに信号ＶＡＬＩＤ
が１となシ、それ以外の命令のときには０となる。

また、レジスタ２９９の出力とレジスタ３００の出力の
論理積がアンドゲートから出力される。

この論理積５ＥＴ２は、条件コードを変更する命令のＥ
２ステージで１となシ、それ以外の命令では０となる。

この信号５ＥＴ２は、条件コードＣＣ２と有効表示信号
ＶＡＬＩＤを条件コードレジスタ３４Ｂ（第１Ｂ図）に
セットするのに用いられる。

Ｍ命令は第２Ｅ二二ツ）２０Ｂで実行できない命令であ
るので、書込み信号ＷＣ２は０のままで６す、第２　ｔ
）［回路３０７の出力ＷＤＡＴＡ２゜ＣＣ２は無意味で
ある。したがって、このような命令に対してはＥ２ステ
ージは有意な結果を持たらさない。このことは、Ｌ２．
Ｐ２ステージについても同様である。

人命令に対してはサイクルＣ４で演算が行なわれ、結果
データＷＤＡＴＡ２．条件コー）”　ＣＣ２カタイミン
グＣ５，ＴＯで、書込みレジスタ番号ＲＷ、書込み信号
ＷＣ２がタイミングＣ４，’ｒ２で線５０Ｂに出力され
ることになる。Ｌ命令についてもサイクルＣ８で演算が
同じように行なわれる。

（Ｐ２ステージの詳細） Ｅ２ステージでこのようにめられた結果データＷＤＡＴ
Ａ２は、線５０Ｂを介して第２汎用レジスタ１８Ｂに送
られ、書込み信号ＷＣ２が１のときに番号Ｒｗで示され
るレジスタに書込まれる。

また、セット信号５ＥＴ２が１のときには、条件コード
レジスタ３４Ｂ（第１Ｂ図）に条件コードＣＣ２と有効
表示信号ＶＡＬＩＤがセットされる。

セット信号５ＥＴ２が０のときには、レジスタ３４Ｂの
内容はかわらない。したがって、Ｅ２ステージを実行さ
れた命令が条件コードをかえる命令のときには、レジス
タ３４Ｂの内容が書きかえられる。

したがって、この命令が第２Ｅユニツトで実行可能なと
きには、レジスタ３４Ｂの新しい内容は、値１をもつ’
ＶＡＬＩＤ信号と第２Ｅユニツト２０Ｂで新たにめられ
た条件コードＣＣ２である。しかし、この命令が第２Ｅ
二二ツ）　２０Ｂで実行できない命令のときには、レジ
スタ３４Ｂの新しい内容は値０をもつＶＡＬＩＤ信号と
、第２Ｅユニツト２０Ｂから線７０Ｂに出力されている
無意味なデータである。一方、Ｅ２ステージが実行され
た命令が条件コードをかえない命令のときには、レジス
タ３４Ｂの内容は書きかえられない。

したがって、Ｍ命令では第２演算表示信号５ＵＢＧＲが
０であるので汎用レジスタへの書込みが行なわれないが
、人命令では、タイミングＣ５゜Ｔ２にてこの書込みが
行なわれることになる。また、人命令では条件コードＣ
Ｃ２と値１と持っＶＡＬ　Ｉ　Ｄ信号がレジスタ３４Ｂ
にセットされる。

すでに述べたごとく、人命令のＰ１ステージはサイクル
Ｃ９で行なわれる。したがって、このＰ１ステージの書
込み結果を利用してＬ命令を実行しようとすると、Ｌ命
令のＤステージはＣ９サイクルから始めなければならな
い。しかし、本実施例では第１Ｅユニツ）２０Ａとは別
に設けた第２Ｅユニツ）２０Ｂによシ加算演算を行うの
で、人命令のＰ２ステージはサイクルｃ５で実行可能と
なる。したがって、人命令のＥ２ステージ（Ｃ４サイク
ル）の終了時Ｋ、アドレスコンフリクトが解除され、後
述するようにアドレスコンフリクト検出回路３２（第１
Ｂ図）の出力Ａ　Ｃ０ＮＦカＯとなシ、第１エユニツ）
２０Ａは次のＬ命令のＤステージを開始できる。したが
って、後続のＬ命令のＤステージをサイクルＣ５にて開
始することができる。したがって、本実施例では、Ｌ命
令の実行開始を４サイクル早めることができる。なお、
Ｌ命令に対するＰ２ステージは、サイクルｃ９で行なわ
れることになる。

（アドレスコンフリクト検出動作） 命令レジスタ１０にセットされた命令との間でアドレス
コンフリクトを検出すべき先行命令は（１）命令キュー
レジスタ１４にすでにセットされている、汎用レジスタ
を書きかえる命令であって、また、その演算が開始され
ていない命令および（２）命令キューレジスタ１４から
第１Ｅユニツト２０Ａにすでにセットされた汎用レジス
タを書きかえる命令であって、その演算が終了していな
い命令に分けられる。第８図において、フリップフロッ
プ２００〜２０２は、命令キューレジスタ１４内の解読
情報が上記分類（１）に属する命令に対するものか否か
を表示するためのものでそれぞれ、命令キューレジスタ
１４内のす０〜２のレジスタに対応して設けられておシ
、それぞれは対応する命令キューレジスタ１４内のレジ
スタに解読情報がセットされたときにセットされ、その
セットされた解読情報が第１Ｅユニツト２０Ａにセット
されたとき（すなわち、その命令のＬ１ステージ終了後
）にリセットされる。ただし、例外としてその解読情報
が第２Ｅユニツ）２０Ｂで実行可能な演算に対するもの
のときは、その命令のＬ１ステージの終了前であっても
、その命令の第２Ｅユニツト２０Ｂでの演算の結果が第
２汎用レジスタ１８Ｂに書込まれたとき、すなわち、そ
の命令のＰ２ステージが行なわれるときにリセットされ
る。この例外は第２汎用レジスタ１８Ｂの内容は後続の
命令のアドレス検出に用いられるので、この第２汎用レ
ジスタ１８Ｂが書きかえられた時点でアドレスコンフリ
クトが解消するので、たとえ第１Ｅユニツ）２０Ａでの
演算が開始されていなくても、アドレスコンフリクトの
検出を行う必要がないことによる。この例外により、後
続の命令のＤステージの実行を早めることができる。

以上のごとくに７リツプフロツプ２００〜２０２のセッ
トとリセットを制御するためにセット回路２５０、リセ
ット回路２５２，２５４が設けられている。

すなわち、回路２５０は線４２を介して命令デコーダ１
２から与えられるレジスタ変更表示信号ＣＨＧＧＲが１
のときに、信号ＤＳに応答して、入力ポインタＩＰに依
存して、フリップフロップ２００〜２０２の一つをセッ
トする。この結果、命令キューレジスタ１４ヘ一つの解
読情報がセツットされたときに、これらの７リツプ７０
ツブ２００〜２０２の対応する一つがセットされる。

回路２５２はこれらの７リツプフロツプを対応する命令
に対するＬ１ステージの終了後にリセットするためのも
ので、ＬＬステージの開始を指示するのに用いた演算開
始信号ＢＯＰ１をレジスタ２３６でラッチすることによ
シ信号ＢＯＰ１を１マシンサイクル遅延させた信号ＢＯ
ＰＬＤ　Ｋ応答し、Ｌｌステージで用いられた出力ポイ
ンタＯＰＩをレジスタ２３７で同じように遅延させて得
られるポインタ０ＰＩＤによシ指定される７リツグ７０
ツブ２００〜２０２の一つを選択的にリセットする。回
路２５４は第２Ｅユニツ）２０Ｂで実行可能な命令に対
するＰ２ステージが終了した時にこれらのフリップフロ
ップを例外的にリセットするためのもので、第２Ｅユニ
ツト２０ＢよｐＥ２ステージの終了時に出力される第２
汎用レジスタ１８Ｂへの書込み信号ＷＣ２に応答して、
ポインタ０Ｐ２Ｄに依存してこれらのフリップフロップ
２００〜２０２の一つを選択的にリセットする。このポ
インタ０Ｆ２Ｄは、Ｌ２ステージで用いられた出力ポイ
ンタＯＰ２を１マシンサイクルだけ、フリップフロップ
１５５，１５６　（第６図）によシ遅延して得られるも
のである。

レジスタ２１８〜２２０は命令キューレジスタ１４内に
セットされた解読情報の各々の書込みレジスタ番号ＥＬ
ｗを記憶するレジスタで、セット回路２２５が、デコー
ド成功信号ＤＳが入力されたときに、そのときの入力ポ
インタＩＰに依存して、ａ４２を介して命令デコーダ１
２から送られている書込みレジスタ番号几Ｗをこれらの
レジスタ２１８〜２２０に選択的にセットする。

コンパレータ２２４は上記分類（１）Ｋ属する命令に対
するアドレスコンフリクトを検出するだめのもので、線
４０を介して命令レジスタｌｏにセットされた後続の命
令のアドレスレジスタ番号（ベースレジスタ番号Ｒ１と
インデックスレジスタ番号几Ｘ）と、レジスタ２１８〜
２２０にセットされた書込みレジスタ番号との一致を検
出するためのものである。ただし、レジスタ２１８〜２
２０の内、対応するフリップフロップ２００，２０１又
は２０２がセットされているレジスタのみが、この一致
検出の対象となる。このコンパレータ２２４の一致出力
は線２２１．オアゲー）２３５゜線５８を介してアドレ
スコンフリクト検出信号ＡＣＯＮＦとして第１エユニツ
ト２２Ａに送出され、後続命令のＤステージの開始の制
御に用いられる。

上述の分類（２）Ｋ属する命令に対するコンフリクトの
検出は次のように行なわれる。

７リツプフロツプ２５８は命令キューレジスタ１４から
第１Ｅユニツト２０Ａに汎用レジスタを書きかえる命令
に対する解読情報がセットされたとき（ＬＸステージ実
行のあと）Ｋセットされ、第１Ｅユニツ）　２０Ａでの
演算結果が第２汎用レジスタ１８Ｂに書込まれたとき（
ＰＩステージのとき）にリセットされる。ただし、第１
Ｅユニツト２０人にセットされた解読情報が第２ｇユニ
ット２０Ｂで実行可能なときには、フリップフロップ２
５８はセットされない。このためフリップフロップ２５
８は信号０ＰＩＤに応答してフリップフロップ２００〜
２０２の出力を選択するセレクタ２５６の出力を、信号
ＢＯＰＩＤ　Ｋ応答してセットし、第１Ｅユニツト２Ｏ
Ａでの演算実行後に第１３−’−＝７ト２０Ａから出力
される、第２汎用レジスタ１８Ｂに対する書込み信号Ｗ
Ｃｌ２に応答してリセットするようになっている。

なお、リセット回路２５２も同じ信号ＢＯＰＩＤ。

０ＰＩＤに応答してクリップフロップ２００〜２０２の
いずれかをリセットするが、フリップフロップ２５８の
セットがなされた後、リセット回路２５２が動作するよ
うに回路２５２を構成する。

一方、セレクタ２２７は信号０ＰＩＤに応答しテレシス
タ２１８〜２２０の一つを選択し、レジスタ２２８　は
信号ＢＯＰＩＤに応答してこのセレクタの出力をセット
する。したがって、レジスタ２２８は、第１Ｅユニツト
で実行中の命令の書込みレジスタ番号孔Ｗを格納する。

コンパレータ２３０は７リツプフロツプ２５８のセット
出力が入力されているときに起動され、レジスタ２２８
内のレジスタ番号Ｒｗと線４０を介して入力される後続
の命令のアドレスレジスタ番号Ｒｍ、Ｒｘとを比較し、
一致を検出したときには線２３４゜オアゲー）２３５．
線５８を介してアドレスコンフリクト検出信号ＡＣＯＮ
Ｆを第１■ユニツト２２Ａに送出するようになっている
。こうして、上述の分類（２）に対するコンフリクトの
検出が終了する。

仮定では、Ｍ命令に対するデコード成功信号ＤＳはタイ
ミングｃｏ、’１’２で出力され、このときの入力ポイ
ンタＩＰは２であるので、タイミングＣＩ、Ｔｏでフリ
ップフロップ２０２がセットされ、レジスタ２２０にＭ
命令の書込みレジスタ番号孔ｗ（Ｍ）がセットされる。

タイミングＣＩ。

ＴＯで命令レジスタ１０に次の人命台がセットされると
、この人命台のアドレスレジスタ番号Ｒ１とＲｘがコン
パレータ２２４でレジスタ２２０内の書込みレジスタ番
号孔ｗ（Ｍ）と比較される。

仮定では、Ａ、Ｍ命令間にはアドレスコンフリクトがな
いので、信号ＡＣＯＮＦはサイクルＣ１では０である。

この信号Ａ　Ｃ０ＮＦが０であることに応答して、第１
エユニツ）２２Ａは、Ａ命令に対するデコード成功信号
ＤＳタイミングＣＩ、Ｔ２で出力する。この信号ＤＳに
応答して、人命台の書込みレジスタ番号孔ｗ　（Ａ）が
入力ポインタＩＰの値０に対応するレジスタ２１８にセ
ットされ、かつフリップフロップ２００がセットされる
。次に、タイミングＣ２，ＴｏでＬ命令が命令レジスタ
１０にセットされ、その命令のアドレスレジスタ番号が
仮定によりレジスタ２１８内にある、Ａ命令の書込みレ
ジスタ番号孔ｗ　（Ａ）に一致するため、サイクルＣ２
の間はコンパレータ２２４が出力する信号ＡＣＯＮＦは
１となる。このため、Ｌ命令に対するデコード成功信号
ＤＳはタイミングＣ２，Ｔ２では出力されず、Ｌ命令の
実行は延期される。

一方、人命台のＥ２ステージがその後第２Ｅユニツト２
０Ｂで実行され、タイミングＣ４，Ｔ２で書込み信号Ｗ
Ｃ２が第２Ｅユニツ）　２０Ｂによシ出力される。この
とき、出力ポインタＯＰ２はすでに１に更新されている
が、出力ポインタＯＰ２を１サイクル遅らして得られる
ポインタ０Ｐ２Ｄは１サイクル前の出力ポインタＯＰ２
の値０を出力している。したがって、リセット回路２５
４はフリップフロップ２００をタイミングＣ５，ＴＯで
リセットする。この結果、コンパレータ２２４から線２
２１への出力は０となる。したがって、このとき、Ａ、
Ｌ命令間のコンフリクトが解除されたことになる。しか
し、このタイミングでは、Ｍ命令のＥｌステージが終了
していないので、実行中のＭ命令と次のＬ命令との間で
アドレスコンフリクトがない状態のときにかぎりＬ命令
のＤステージを開始することができる。このコンフリク
トの検出は、コンパレータ２３０によシ行なわれる。

すなわち、Ｍ命令に対する演算開始信号ＢＯＰ　１はタ
イミングＣ２，Ｔｏで出力されるので、この信号ＢＯＰ
１を１サイクル遅延した信号ＢＯＰＩＤ　に応答して、
タイミングＣ４，Ｔｏにフリップフロップ２５８がセッ
トされるとともに、フリップフロップ２０２がリセット
され、レジスタ２２８にレジスタ２２０にセットされて
いたＭ命令の書込みレジスタ番号孔ｗ（Ｍ）がセットさ
れる。

したがって、タイミングＣ４，ＴＯ以降において、命令
レジスタ１０内のＬ命令のアドレスレジスタ番号孔ｓ、
Ｉ％ｘとこの書込みレジスタ番号孔ｗ（Ｍ）とがコンパ
レータ２３０で比較される。

仮定により、Ｍ、Ｌ命令間にコンフリクトがないと仮定
しているので、コンパレータ２３０（７）サイクルＣ４
以降の出力は０である。したがって、コンフリクト検出
信号ＡＣＯＮＦはコンパレータ２２４の出力が０となる
タイミングＣ５，ＴＯ以降０となる。この結果、タイミ
ングＣ５，Ｔ２で第１Ｉユニツ）２２ＡによりＬ命令に
対するデコード成功信号ＤＳが出力され、Ｌ命令のＤス
テージがサイクルＣ５から開始されることになる。

なお、その後人命令に対して信号ＢＯＰ１がタイミング
Ｃ７，ＴＯで出力されるので、フリップフロッジ２５８
．レジスタ２２８はタイミングＣ９゜Ｔｏに書きかえら
れる。以下、同じようにＬ命令に対しても同様の動作が
行なわれる。

〔動作の詳細■〕条件コードコンフリクトがある場合 この場合の装置とその動作説明のために以下では、Ｍ、
Ａ、ＢＣがこの順に実行され、Ｂｅ命令での分岐成功判
定の結果、分岐成功のときにはＬ命令が実行されるもの
とする。、また、これらの命令間およびこれらに先行す
る命令とこれらの命令の間でアドレスコンフリクトがな
いと仮定する。

（Ｂｅ命令の処理） このときの動作のタイムチャートは第１１Ａ〜１１Ｃ図
に示される。ただし、この図では、条件コードコンフリ
クトの動作の理解に必要な信号のみを示しである。

Ｍ、Ａ命令は先に述べたのと全く同じように実行され、
Ｂｅ命令のＤステージがサイクルＣ２で実行されると仮
定する。

Ｂｅ命令のＤステージにおいては、Ｍ９人命令と同様に
加算器２４でアドレスが算出されるが、このアドレスは
分岐先の命令のアドレスである。

Ｂｅ命令のデコーダ１２による解読情報は、他の命令と
同じようにデコード成功信号ＤＳ（これはタイミングＣ
２，Ｔ２で出力される）に応答して命令キューレジスタ
１４に格納される。また、デコーダ１２の出力の内、分
岐命令表示信号ＢＣおよびマスク信号ＭＡＳＫが線４２
を介して条件コードコンフリクト検出回路３６に送られ
る。回路３６は、後述するように条件コードコンフリク
ト信号ＣＣ０ＮＦをタイミングＣ３，Ｔｏで１にする。

第１エユニツ）２２Ａはこの信号に応答して、後続の命
令に対するデコード成功信号ＤＳの発生を抑止する。こ
うしてＢｅ命令のＤステージが終了する。Ｂｅ命令のＡ
ステージにおいては上述の命令アドレスに基づき主メモ
リから、タイミングＣ３，ＴＯで読出されたＬ命令がフ
ェッチ回路（図示せず）の制御によシ命令バッファ６Ａ
。

６Ｂの内のターゲットストリーム側にタイミングＣ４，
ＴＯに格納される。フェッチ回路はさらに引続き、この
Ｌ命令につづく命令列を順次主メモリ２６から読出し、
ターゲットストリーム側の命令バッファ６人又は６Ｂに
順次格納する。このため、このフェッチ回路には従来と
同じように、デコーダ１２から分岐表示信号ＢＣと、加
算器２４の出力と、フリップフロップ９の出力とが入力
されておシ、デコード成功信号ＤＳが１となったときに
信号ＢＣが入力されたとき、そのときの加算器２４の出
力アドレスを取シ込むように７工ツチ回路が構成されて
いる。その後、フェッチ回路はフリップフロップ９の出
力によシ指定されるターゲットストリーム側の命令バッ
ク７６Ａ又は６Ｂに、主メモリ２６から読出された分岐
先命令を格納するとともに、その後、先に取シ込んだア
ドレスを順次カウントアツプして、そのアドレスに基づ
き主メモリ２４から分岐先命令につづく命令列を順次読
出すように構成されている。こうして、命令バッファ６
Ａ又は６Ｂの一方にターゲットストリームを順次格納す
ることができる。

なお、この人ステージにおいては、主メモリ２６から読
出された分岐先命令は他の命令の場合と同じように、オ
ペランドキューバッファ２８に格納される。しかし、こ
れはオペランドでないため、第１．第２Ｅユニット２０
Ａ、２０Ｂでは利用されない。

サイクルＣ４においては、人命令の第２Ｅユニツ）２０
Ｂでの演算が終了するため、信号ＥＯＰ２がこのサイク
ルにおいて出力される。したがって、第２エユニツ）２
２Ｂよシ信号ＢＯＰ２　がこのサイクルＣ４で出力され
る。このため、Ｂｅ命令のＬ２ステージがサイクルＣ４
において可能となる。

Ｌ２ステージにおいては、セレクタ１６Ｂによシ選択さ
れた、Ｂｅ命令の解読情報が第２Ｅユニツト２０Ｂにセ
ットされる。Ｂｅ命令が必要とする演算は、この解読情
報に基づく分岐成功不成功の判定である。しかし、他の
命令と異なり、本実施例ではこの判定が条件コードコン
フリクト検出回路３６にニジなされる。したがって、セ
レクタ１６Ｂの出力は１１４４Ｂを介して、この検出回
路３６に送られ、そこにセットされる。なお、セレフタ
１６Ｂの出力は他の命令と同じく、第２Ｅユニツト２０
Ｂにも送られる。

また、Ｌ２ステージではセレクタ３０ＢがＢＣ命令に関
するデータを選択するように制御される。

Ｌ２ステージの次のステージでは、上述のごとく、分岐
判定が回路３６で行われ、第２Ｅユニツト２０Ｂは実質
的に動作しないで、演算終了信号ＥＯＰ２をサイクルＣ
５から出力するのみである。

しかし、他の命令と同じく、このステージをＥ２ステー
ジと呼ぶことにする。

とのＥ２ステージにおいては、条件コードコンフリクト
検出回路３６がレジスタ３４Ｂの出力に基づく分岐判定
が可能かどうかを検出する。この分岐判定がＥ２ステー
ジで可能となるのは、ＢＣ命令の前の命令が条件コード
を変更する命令でかつ第２Ｅ５．ニット２０Ｂで実行で
きる命令である。

したがって、レジスタ３４Ｂ内の信号ＶＡＬＩＤが１の
ときである。分岐判定が可能なときには判定の終了時に
、コンフリクト信号ＣＣ０ＮＦを０にする。また、判定
の結果、分岐が成功のときには分岐成功信号ＢＣＴＫＮ
を線７４に出力する。一方、分岐判定不可能のときＫは
、これらの信号ＣＣ０ＮＦは変化しないし、信号ＢＣＴ
ＫＮは出力されない。

今の場合、先行する人命令は第２Ｅユニツト２０Ｂで実
行可能で、かつ、条件コードを変更する命令であるので
、第２Ｅユニツト２０Ｂから、人命令のＥ２ステージの
終了後には、レジスタ３４Ｂ内の信号ＶＡＬＩＤは値１
を有する。したがって、回路３６は分岐判定可能なもの
として、レジスタ３４Ｂから入力される条件コードＣＣ
２と、命令デコーダ１２からすでに入力されているマス
ク信号ＭＡ　Ｓ　Ｋによシ分岐判定を行う。この結果、
分岐成功と判定されたと仮定すると、信号ＢＣＴＫＮが
１となる。これによりフリップフロッグ９が反転される
。また、条件コードコンフリクト信号ＣＣ０ＮＦタイミ
ングＣ６，ＴＯでゼロになる。こうして、ＢＣ命令のＥ
２ステージが終了する。

次のステージ（これをＰ２ステージと呼ぶ）では次の動
作が行なわれる。すなわち、フリップフロップ９の反転
に伴ない、読出し回路８は分岐先のＬ命令をタイミング
Ｃ６，ＴＯで命令レジスタ１０にセットする。また、信
号ＣＣ０ＮＦがＯであシ、また、仮定によシアドレスコ
ンフリクトがないと仮定しているので、第１１ユニツト
２２Ａは次の命令に対するデコード成功信号ＤＳをタイ
ミングＣ６，Ｔ２で出力する。こうして、分岐成功の場
合、分岐先のＬ命令のＤステージがサイクルＣ６で実行
可能となる。なお、読出し回路８はＢＣ命令のＤステー
ジの開始後、分岐不成功時に実行すべき命令を命令レジ
スタ１０にあらかじめセットする。したがって、分岐判
定の結果、分岐不成功のときには、信号ＤＳに応答して
、分岐不成功側の命令が実行される。

以上の説明から明らかなごとく、分岐判定は、先行する
人命令の、第２Ｅユニツ）２０Ｂでの演算が終了したサ
イクルの次のサイクルで実行可能となる。したがつて、
Ｍ命令の第１Ｅユニツト２０Ａでの演算が終了していな
いために、Ａ命令をＪｃ（Ｄ第１Ｅユニツ）２０Ａで実
行できない状態におっても、第２Ｅユニツ）２０Ｂでの
人命令の実行によシ得られる条件コードを利用して、Ｂ
Ｃ命令の分岐判定を早く実行できる。すなわち、条件コ
ードコンフリクトの解消を早く行うことができる。その
結果、ＢＣ命令につづく命令を早く実行できる。

なお、サイクルＣ８で人命令のＥ１ステージが終了する
ため、ＢＣ命令のＬＬ、　Ｅｌ、ＰＩステージがそれぞ
れサイクルＣ８，Ｃ９，ＣＩＯで実行される。Ｌ１ステ
ージではセレクタ１６Ａ。

３０Ａの出力が他の命令と同じように第１ｇユニット２
０Ａにセットされるが、Ｅ１ステージでは、第１Ｅユニ
ツ）２０Ａでは実質的に何の演算もされず、信号ｇＯＰ
ｌが出力される。一方、条件コードコンフリクト検出回
路３６は、先のＥ２ステージで分岐判定が不可能な場合
に１条件コードレジスタ３４Ａから出力される条件コー
ドＣＣＩに基づき分岐判定を行う。この判定終了により
コンフリクト信号ＣＣ０ＮＦを０にし、分岐成功のとき
には、信号ＢＣＴＫＮを１にする。今の例では、Ｅ２ス
テージで分岐判定が可能であったので、回路３６はとく
に判定動作をしない。

（分岐判定） 第１０図において、レジスタ４０３は線５６Ａを介して
第１エユニツト２２Ａからデコード成功信号ＤＳが入力
されたとき、線４２を介して命令デコーダ１２から入力
されるマスク信号ＭＡ　Ｓ　ＫをタイミングＴＯでセッ
トする。したがって、今の例ではタイミングＣ２，ＴＯ
にＢｅ命令がセットされると仮定しているので、レジス
タ４０３からは、Ｂｅ命令のマスク信号ＭＡ　Ｓ　Ｋが
タイミングＣ３，ＴＯから出力される。フリップフロッ
プ４０６の出力は条件コードコンフリクト信号ＣＣ０Ｎ
Ｆとして用いられる。コントロールロジック４０４はデ
コード成功信号Ｄｓが第１エユニツト２０Ａから入力さ
れ、ＢＣ命令表示信号ＢＣがともに入力されたときに７
リツプ７０ツブ４０６をセットし、ブランチ判定回路４
１７から分岐判定終了信号ＥＮＤが入力されたときに７
リツプフロツプ４０６をリセットする。今の例では、タ
イミングＣ２，ＴＯおよびＣ２，Ｔ２でそれぞれ信号Ｂ
ｅ、ＤＳが入力されるので条件コードコンフリクト信号
ＣＣ０ＮＦはタイミングＣ３，ＴＯで１になる。この結
果、すでに述べたようＫ、第１エユニツト２２Ａは後続
の命令に対してデコード成功信号ＤＳを出力するのを抑
止する。ブランチ判定回路４１７は、レジスタ４０３か
ら入力されるマスク信号ＭＡ　Ｓ　Ｋで示される分岐条
件を、線７１Ａを介してレジスタ３４Ａよ少入力される
条件コードＣＣＩ又は線７１Ｂを介してレジスタ３４Ｂ
よυ入力される条件コードＣＣ２が満すか否かを判定す
る。この判定を行うタイミングはフリップフロップ４１
３又は４１４の出力Ｊ１又はＪ２が１になるととに行な
われる。フリップフロップ４１３は、アンドゲート４０
９にそれぞれ線４４人。

５２Ａを介してそれぞれセレクタ１６人、第１エユニツ
）２２Ａからそれぞれ、ＢＣ命令表示信号ＢＣおよび第
１演算開始信号が入力されたとき、すなわち、Ｂｅ命令
のＬ１ステージが実行されたときにセットされる。この
結果、フリップフロップ４１３の出力Ｊ１はＢｅ命令の
Ｅ１ステージにおいて１となる。同様に、フリップフロ
ップ４１４はアンドゲート４１０にそれぞれ線４４　Ｂ
、　５２Ｂを介してそれぞれセレクタ１６Ｂ、第２■ユ
ニツト２２ＢからＢＣ命令表示信号ＢＣと第２演算開始
信号ＢＯＰ　２が入力され、Ｂｅ命令のＬ２ステージの
実行の結果セットされる。この結果フリップフロップ４
１４はＢｅ命令のＥ２ステージにおいてｌとなる。この
結果、Ｂｅ命令のＥｌ又はＥ２ステージにおいて分岐判
定がなされることになる。

Ｂｅ命令のＥ２ステージにおいて分岐判定をしてもよい
のは、条件コードレジスタ３４Ｂから出力されている信
号ＶＡＬＩＤが１のときである。すでに述べたごとく、
レジスタ３４Ｂは、条件コードを変更する命令のＥ２ス
テージが終了するごとに書きかえられ、しかもこの命令
が第２Ｅユニツト２０Ｂで実行可能なときには、信号Ｖ
ＡＬＩＤは１となシ、そうでないときには、信号ＶＡＬ
ＩＤはＯとなる。したがって、Ｂｅ命令のＥ２ステージ
において、信号ＶＡＬ　Ｉ　Ｄが１でおることは、Ｂｅ
命令に先行して実行された条件コードを変更する命令の
内、最も最近に実行された命令は第２Ｅユニツ）２０Ｂ
で実行可能な命令であったことを示す。

したがって、信号ＶＡＬＩＤが１のときには、レジスタ
３４Ｂ内の条件コードＣＣ２に基づいて分岐判定をする
ことができる。一方、信号ＹＡＬＩＤが０であることは
、第２Ｅユニツト２０Ｂで実行できない、条件コードを
変更する命令がＢｅ命令の前に実行されたことを示す。

したがって、この場合は、分岐判定をＢｅ命令のＥ１ス
テージで行う必要がある。したがって、分岐判定回路４
１７では、次の論理式に基づき分岐判定終了信号ＥＮＤ
を出力する。

ＥＮＤ＝ＣＣＯＮＦｘ（Ｊ１＋ＶＡＬＩＤｘＪ２）ここ
でクロスおよびプラスのサインはそれぞれ論理積論理和
を示す。したがって、Ｅ２ステージで分岐判定が終了し
て、信号ＥＮＤが１になったときには、その後信号ＣＣ
０ＮＦが０になるので、その後のＥ１ステージでは信号
ＥＮＤは０のままである。

現在考えている例では、Ｂｅ命令の一つ前の人命令は第
２Ｅ二二ツ）２０Ｂで実行できる、条件コードを変更す
る命令であるので、Ｂｅ命令のＥ２ステージにおいては
、信号ＶＡＬ　Ｉ　Ｄは１となっている。したがって、
このＢｅ命令の分岐判定はＥ２ステージで行なわれる。

その結果、タイミングＣ５，ＴＯにおいて、信号ＥＮＤ
は１となシフリップ７０ツブ４０６の出力ＣＣ０ＮＦは
、タイミングＣ６，ＴＯにおいて０となる。

分岐判定回路４１７は、信号ＥＮＤが１になったときに
ルジスタ４０３から人力されるマスク信号ＭＡＳＫと条
件コードとを比較して分岐成功か否かを判定する。Ｂｅ
命令のＥ２．Ｅｌステージでの分岐判定において、条件
コードＣＣ２，ＣＣＩがそれぞれこの比較に用いられる
。分岐成功の判定は従来技術と同じように行なわれる。

たとえばマスク信号ＭＡＲＫが４ビツトの信号とすると
き、条件コードＣＣＩ又はＣＣ２は２ビツトからなる。

この条件コードで表わされる１０進数に対応する桁位置
にある信号ＭＡＳＫ内のビットが１であれば分岐成功と
判定される。

分岐成功の場合には、信号ＥＮＤとともに分岐成功信号
ＢｃＴＫＮが１となる。今考えている例では、信号ＢＣ
’ＴＫＮはサイクルＣ５で１となる。

以上のごとくにして分岐判定が行なわれ、信号ＣＣ０Ｎ
Ｆが０になるサイクルＣ６から、次の命令のＤステージ
が開始されることになる。

〔発明の効果〕

以上述べたごとく、本発明では、第１演算ユニツトでの
おる命令に対する演算を開始する前に、第２演算ユニツ
トによりその演算を開始できるので、その演算結果を利
用する後続の命令の実行を早めることができ、処理速度
を実効的に高めることができる。

【図面の簡単な説明】

第１Ａ、ＩＢ図は本発明による実施例の異なる部分のブ
ロック回路図である。第２図は、ディジタルコンピュー
タを構成するための第１Ａ図、第１Ｂ図の配置を示す。 第３Ａ、３Ｂ図はそれぞれ本発明による実施例で用いる
一つの命令フォーマットの例を示す。第４図は、上記実
施例で用いる第１の命令制御ユニットの概略回路構成図
である。 第５図は上記実施例で用いる第１の演算実行ユニットの
概略構成図でおる。第６図は上記実施例で用いる第２の
命令制御ユニットの概略構成図である。第７図は上記実
施例で用いる第２の演算実行ユニットの概略構成図であ
る。第８図は上記実施例で用いるアドレスコンフリクト
検出回路の概略構成図である。第９図は上記実施例で用
いる条件コードコンフリクト検出回路の概略構成図であ
る。 第１ＯＡから１００図は、上記実施例の、アドレスコン
フリクトがある場合のタイムチャートである。第１ＬＡ
とＩＩＢ図は、上記実施例の、条件コードコンフリクト
がある場合のタイムチャートである。 葛　３八図 第３Ｂ図 η　４　図 心出巴吉まま宏田ｃｏへへり夕。呼 め叶ｔｏめｈ　ｔ’−ｔ−さ叶寸ト叶寸寸ト９手続補正
書（方式） ％式％ 発明の名称 パイプライン型のデータ処理装置 補正をする者 軒（との師　特許出願人 名　称　（５１０１４３式会社　日　立　製　作　所代
　理　人 ←す呻 補正の内容 明細書第７７頁第９行の「第９図」から第１３うまでの
「る。」までを「第９Ａから９Ｃ図は。 上記実施例の、アドレスコンフリクトがある場合のタイ
ムチャートである。第１Ｏ図は上記実施例で用いる条件
コードコンフリクト検出回路の概略苛成図である。」と
補正する。

Claims (1)

1. 【特許請求の範囲】 １、パイプラインモードで各命令を複数のステージに分
   けて実行するデータ処理装置であって、命令の実行を制
   御する手段と、 実行可能な命令を順次解読し、それぞれの演算ステージ
   実行に必要なデータを生成する手段と、 複数の命令に対して生成されたデータを待行列として格
   納する手段と、 複数の命令が必要とする演算を実行可能な第１の演算実
   行手段と、 該複数の命令の内の一部の命令が必要とする演算を実行
   可能な第２の演算実行手段とを有し、該制御手段は、該
   第１の演算実行手段での演算終了に同期して、順次、次
   の命令のだめのデータを該格納手段から選択して該第１
   の演算実行手段に送出する手段と、該第２の演算実行手
   の一ハ袖質致７　Ｗ目地１イ１昭ｋｋ小会Ａ＾各めのデ
   ータを該格納手段から選択して該第２の演算実行手段に
   送出する手段と、各命令について、先行する命令の演算
   結果をその所定のステージにおいて利用するか否かを検
   出する手段と、該検出結果が肯定的となった命令に対し
   ては該所定のステージの実行を、該先行命令に対する演
   算が該第１．第２の演算実行手段のいずれかで終了する
   まで禁止する手段とを有するデータ処理装置。 ２、該検出手段は、各命令が該先行命令の演算結果を各
   命令の演算に必要なオペランドアドレスを算出するステ
   ージにおいて、利用して該アドレスを算出するか否かを
   検出する手段である第１項のデータ処理装置。 ３、該検出手段は、各命令が該先行命令の演算の結果に
   より定められる条件コードを各命令の所定ステージにお
   いて利用して、分岐成功不成功の判定を行うか否かを検
   出する手段である第１項のデータ処理装置。