JPH03269728A - パイプライン計算機における命令実行制御方式 - Google Patents
パイプライン計算機における命令実行制御方式Info
- Publication number
- JPH03269728A JPH03269728A JP2070377A JP7037790A JPH03269728A JP H03269728 A JPH03269728 A JP H03269728A JP 2070377 A JP2070377 A JP 2070377A JP 7037790 A JP7037790 A JP 7037790A JP H03269728 A JPH03269728 A JP H03269728A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction execution
- execution control
- control data
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 22
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010200 validation analysis Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
パイプライン方式の計算機において、パイプラ［産業上
の利用分野］ 本発明は、パイプライン方式の計算機においてパイプラ
イン上の命令シーケンスの中の各命令の実行の有効、無
効を制御する方式に関する。
の利用分野］ 本発明は、パイプライン方式の計算機においてパイプラ
イン上の命令シーケンスの中の各命令の実行の有効、無
効を制御する方式に関する。
計算機を高速に動作させるための技術としてパイプライ
ン技術がある。これは命令の動作を複数のステージに分
解し、連続した複数の命令の異なるステージを同時に実
行することで見かけのマシンサイクルを短縮しようとす
るものである。
ン技術がある。これは命令の動作を複数のステージに分
解し、連続した複数の命令の異なるステージを同時に実
行することで見かけのマシンサイクルを短縮しようとす
るものである。
第８図は、パイプラインの概念図である。図示のように
、命令はｎ個のステージ８０〜Ｓ ｎ−Ｉを順に通過し
ていく、各ステージでは、命令デコード、オペランドの
アドレス計算、アドレス変換。
、命令はｎ個のステージ８０〜Ｓ ｎ−Ｉを順に通過し
ていく、各ステージでは、命令デコード、オペランドの
アドレス計算、アドレス変換。
バンファアクセス、演算実行などの独立した仕事が行わ
れる。このパイプラインに複数の命令が連続して入力さ
れると、各命令は別々のステージで並列に実行されなが
ら、順次最終ステージへ進められる。通常、最終ステー
ジでレジスタやメモリへの書き込み動作が行われる。す
なわち、最終ステージで何もしなければ実際的な作用は
なかったことになり、その命令は実行されなかったのと
同しになる。
れる。このパイプラインに複数の命令が連続して入力さ
れると、各命令は別々のステージで並列に実行されなが
ら、順次最終ステージへ進められる。通常、最終ステー
ジでレジスタやメモリへの書き込み動作が行われる。す
なわち、最終ステージで何もしなければ実際的な作用は
なかったことになり、その命令は実行されなかったのと
同しになる。
このようなパイプラインを用いると、命令が連続してい
るケースでは効率良く動作するが１分岐等によって命令
実行シーケンスを変更し、不連続な処理を行う場合には
２分岐先の命令の処理を開始できるまでに、ソーケンス
の乱れからパイプラインのステージに空きが生して、高
速性を活かせないという欠点があった。
るケースでは効率良く動作するが１分岐等によって命令
実行シーケンスを変更し、不連続な処理を行う場合には
２分岐先の命令の処理を開始できるまでに、ソーケンス
の乱れからパイプラインのステージに空きが生して、高
速性を活かせないという欠点があった。
従来、上記の欠点を緩和するために、遅延分岐スキップ
等の技術が提案されており、それなりの効果はあげてい
たが、なお満足できるものではなかった。
等の技術が提案されており、それなりの効果はあげてい
たが、なお満足できるものではなかった。
〔発明が解決しようとする課Ｂ］
本発明は基本的にパイプライン機構の効果を低下させる
要因であるところの分岐命令を極力使用せずに済ますこ
とを可能にする手段を提供することを目的としている。
要因であるところの分岐命令を極力使用せずに済ますこ
とを可能にする手段を提供することを目的としている。
［！ＩＩ！を解決するための手段］
本発明は、バイブラインの実行ステージを通過する複数
個の命令のセットについて、順次の命令の有効／無効を
ＯＮ／○ＦＦで制御する複数ビットのフラグを設けると
ともに、このフラグに条件付きで制御データを設定する
条件付選択スキップ命令を設けて、命令実行制御を行う
ようにしたものである。
個の命令のセットについて、順次の命令の有効／無効を
ＯＮ／○ＦＦで制御する複数ビットのフラグを設けると
ともに、このフラグに条件付きで制御データを設定する
条件付選択スキップ命令を設けて、命令実行制御を行う
ようにしたものである。
第１図は１例示的手段を用いて示した本発明の原理図で
ある。
ある。
第１図において。
１は、パイプラインであり、ｎ個（ｎ≧２）のステージ
ＳＯ，Ｓ、、・・・＋５１１−１をもつ。
ＳＯ，Ｓ、、・・・＋５１１−１をもつ。
２は、命令実行制御フラグであり、１個（ｒ≧２）のビ
ット数をもつ。
ット数をもつ。
３は、最終ステージＳ、−１に設けられた無効化制御回
路であり、最終ステージＳ、−８を命令が通過するごと
に命令実行制御フラグ２を１ビツト左シフトさせ、その
結果の命令実行制御フラグ会の最上位ビットのＯＮ１０
Ｆ Ｆ （ＯＮ＝有効、 ＯＦＦ −無効）の値によ
って、そのとき最終ステージ５Ｎ−１にある命令の有効
／無効を制御する。
路であり、最終ステージＳ、−８を命令が通過するごと
に命令実行制御フラグ２を１ビツト左シフトさせ、その
結果の命令実行制御フラグ会の最上位ビットのＯＮ１０
Ｆ Ｆ （ＯＮ＝有効、 ＯＦＦ −無効）の値によ
って、そのとき最終ステージ５Ｎ−１にある命令の有効
／無効を制御する。
４は、バイブラインで実行される複数の命令のセットで
ある。
ある。
５は１本発明により設けられた命令実行制御用の条件付
選択スキップ命令であり（ＳＳで表す）。
選択スキップ命令であり（ＳＳで表す）。
条件を指定して、その成立／不成立に応じた命令実行制
御を行う機能をもつ、後続シーケンスの１個（ｒ２２）
の命令が制御対象となる。
御を行う機能をもつ、後続シーケンスの１個（ｒ２２）
の命令が制御対象となる。
６は１条件付選択スキップ命令５ （ＳＳ）によって実
行の可否を制御される対象の１個の後続命令である（ａ
Ｏ＋ ａｌ ＋ ”’＋ ａｔ−１で表す）。
行の可否を制御される対象の１個の後続命令である（ａ
Ｏ＋ ａｌ ＋ ”’＋ ａｔ−１で表す）。
７．８は、命令実行制御フラグ２に設定される制御デー
タであり、命令５で指定された条件の成立／不成立によ
り選択されて、命令実行制御フラグ２に格納される。
タであり、命令５で指定された条件の成立／不成立によ
り選択されて、命令実行制御フラグ２に格納される。
制御データ（７，８）は、命令５のオペランドの一部に
予め設定されるかあるいは専用の記憶領域に設定される
ことができる。また制御データは。
予め設定されるかあるいは専用の記憶領域に設定される
ことができる。また制御データは。
複数個用意して条件の成立／不成立によって選択し、フ
ラグ２に格納する方法のはか、１個のみ用意して条件成
立の場合にフラグ２に格納し、そして条件不成立の場合
にはフラグ２に格納せず、フラグ２の全ビットの値をＯ
Ｎにして命令を全て有効にする方法や２条件不成立の場
合は制御データの全ビット値を反転してフラグ２に格納
し１条件成立時と条件不成立時とで命令の有効／無効を
逆転させ、実行命令を入れ替える方法などをとることが
できる。
ラグ２に格納する方法のはか、１個のみ用意して条件成
立の場合にフラグ２に格納し、そして条件不成立の場合
にはフラグ２に格納せず、フラグ２の全ビットの値をＯ
Ｎにして命令を全て有効にする方法や２条件不成立の場
合は制御データの全ビット値を反転してフラグ２に格納
し１条件成立時と条件不成立時とで命令の有効／無効を
逆転させ、実行命令を入れ替える方法などをとることが
できる。
本発明方式を用いることにより、ある条件の成立、不成
立によって後の動作を変化させるが、すぐに元の流れに
戻るようなプログラムを処理する場合、成立の場合に実
行する命令のグループと不成立の場合に実行するグルー
プとを命令実行制御フラグのビット列上にパターン化し
ておき２条件付選択スキップ命令で条件を指定すること
により。
立によって後の動作を変化させるが、すぐに元の流れに
戻るようなプログラムを処理する場合、成立の場合に実
行する命令のグループと不成立の場合に実行するグルー
プとを命令実行制御フラグのビット列上にパターン化し
ておき２条件付選択スキップ命令で条件を指定すること
により。
簡単に一方のグループの命令を無効化、すなわちスキッ
プして実質的に命令シーケンスを切り分けることかでき
る。
プして実質的に命令シーケンスを切り分けることかでき
る。
各グループの命令は、１本のストリング上に混在して並
んでいるため１条件の成立／不成立によって実行する命
令のグループが一方に限定されても、命令フェッチの順
序はストリングの配列順。
んでいるため１条件の成立／不成立によって実行する命
令のグループが一方に限定されても、命令フェッチの順
序はストリングの配列順。
つまりアドレス順に行われ１分岐命令の場合のようなパ
イプラインの乱れは生じない。このため処理の高速化が
可能となる。
イプラインの乱れは生じない。このため処理の高速化が
可能となる。
第２図ないし第７図を用いて１本発明の詳細な説明する
。
。
第２図は本発明の１実施例回路の構成国で、第１図の命
令実行制御フラグ２および無効化制御回路３に対応する
回路部分を示したものである。
令実行制御フラグ２および無効化制御回路３に対応する
回路部分を示したものである。
第２図において、２１はシフトレジスタで構成された命
令実行制御フラグ回路、２２は最終ステージで実行結果
データを書き込む先のメモリ領域あるいはレジスタなど
のディスティネーション。
令実行制御フラグ回路、２２は最終ステージで実行結果
データを書き込む先のメモリ領域あるいはレジスタなど
のディスティネーション。
２３は実行結果を書き込むために最終ステージでつくら
れる従来のものと同しＷＥ（ライトイ２−プル〉信号、
２４は命令実行制御フラグ回路２１からの最上位ビット
出力、２５はＷＥ信号２３とフラグ回路２１の最上位ビ
ット出力２４との一致をとり、ＷＥ信号を有効化／無効
化するＡＮＤゲート、２６はＡＮＤゲート２５の出力の
ＷＥ’信号２７は最終ステージの直前のステージから出
力される命令移動を通知するステージ移動信号、２８は
第１図の制御データ７または８に対応する制御データ、
２９は実行結果データである。
れる従来のものと同しＷＥ（ライトイ２−プル〉信号、
２４は命令実行制御フラグ回路２１からの最上位ビット
出力、２５はＷＥ信号２３とフラグ回路２１の最上位ビ
ット出力２４との一致をとり、ＷＥ信号を有効化／無効
化するＡＮＤゲート、２６はＡＮＤゲート２５の出力の
ＷＥ’信号２７は最終ステージの直前のステージから出
力される命令移動を通知するステージ移動信号、２８は
第１図の制御データ７または８に対応する制御データ、
２９は実行結果データである。
従来の方式では、最終ステージでの実行結果データ２９
をディスティネーションに書き込む動作を支配するもの
はＷＥ信号２３であったが１本発明では、ＷＥ信号２３
を、そのとき対応する命令の有効／無効を制御する命令
実行制御フラグビットである最上位ビット出力２４の値
でゲーティングすることにより、有効（最上位ピント出
力２４＝ＯＮ）とされたＷＥ信号２３が、ＷＥ’信号２
６としてディスティネーション２２を書き込み可能にす
るために印加されるようになっている。つまり有効な命
令に対応するＷＥ’信号はＯＮ、無効な命令に対応する
ＷＥ’信号はＯＦＦに制御され、ＯＦＦの場合はディス
ティネーション２２への実行結果データ２９の書き込み
は禁止されることによって命令実行の無効化が行われる
。
をディスティネーションに書き込む動作を支配するもの
はＷＥ信号２３であったが１本発明では、ＷＥ信号２３
を、そのとき対応する命令の有効／無効を制御する命令
実行制御フラグビットである最上位ビット出力２４の値
でゲーティングすることにより、有効（最上位ピント出
力２４＝ＯＮ）とされたＷＥ信号２３が、ＷＥ’信号２
６としてディスティネーション２２を書き込み可能にす
るために印加されるようになっている。つまり有効な命
令に対応するＷＥ’信号はＯＮ、無効な命令に対応する
ＷＥ’信号はＯＦＦに制御され、ＯＦＦの場合はディス
ティネーション２２への実行結果データ２９の書き込み
は禁止されることによって命令実行の無効化が行われる
。
第３図は、命令実行制御フラグ回路の細部構成を示した
もので、３０はシフトレジスタ、３１０ないし３ｌ−ｒ
−１は、ｒビットの命令実行制御フラグの各々のビット
ｆ直をセットするための１個レジスタ段、３２−０ない
し３２−ｒ−１はセレクタであり、セット時には制御デ
ータ入力の各ビットを対応するレジスタ段３１−０ない
し３１ｒ−１の入力へ結合し、またシフト時には、レジ
スタ段３１−０ないし３ｌ−ｒ−２の入力の各々にそれ
ぞれの右隣のレジスタ段３１−１ないし３ｌ−ｒ−１の
出力を結合し、シフト動作を可能にする。なおレジスタ
段３ｌ−ｒ−１については右隣にレジスタ段がないので
シフト時に°ｌ′が入力される。
もので、３０はシフトレジスタ、３１０ないし３ｌ−ｒ
−１は、ｒビットの命令実行制御フラグの各々のビット
ｆ直をセットするための１個レジスタ段、３２−０ない
し３２−ｒ−１はセレクタであり、セット時には制御デ
ータ入力の各ビットを対応するレジスタ段３１−０ない
し３１ｒ−１の入力へ結合し、またシフト時には、レジ
スタ段３１−０ないし３ｌ−ｒ−２の入力の各々にそれ
ぞれの右隣のレジスタ段３１−１ないし３ｌ−ｒ−１の
出力を結合し、シフト動作を可能にする。なおレジスタ
段３ｌ−ｒ−１については右隣にレジスタ段がないので
シフト時に°ｌ′が入力される。
パイプラインの最終ステージ（第１図のＳ−＋）に条件
付選択スキップ命令ＳＳが到達したとき第３図の“セッ
ト°信号がＯＮになり、制御データのレジスタへのセッ
トが行われるが、以後は゛シフト″信号がＯＮで゛セッ
ト信号はＯＦＦとなり、シフト動作が行われる。
付選択スキップ命令ＳＳが到達したとき第３図の“セッ
ト°信号がＯＮになり、制御データのレジスタへのセッ
トが行われるが、以後は゛シフト″信号がＯＮで゛セッ
ト信号はＯＦＦとなり、シフト動作が行われる。
′セット°／“シフト°信号は、第１図の無効化制御回
路３によって発行される。
路３によって発行される。
第４図は７制御データの設定方法（その１）を示し、命
令内フィールドに制御データを直接記述する方法である
０図中、４０は条件付選択スキ・ノブ命令、４１はオペ
コード（ＳＳ）フィールド４２は（条件）フィールド、
４３は制御データを記述するフィールドである。（条件
）フィールドには、成立／不成立の定まる何らかの条件
（たとえばあるレジスタの値がゼロである場合は取立そ
の他の場合は不成立）が記述される。もしもこの条件判
定結果が取立であれば、フィールド４３の制御データが
第２図の命令実行制御フラグ回路２１にセットされ、そ
れに基づく命令実行制御が行われる。他方９条件が不成
立であれば、制御データのセットは行わずに、命令実行
制御フラグ回路２１の全ビットの値を、有効指示にし、
後続の全命令をキャンセルせずに実行させる。
令内フィールドに制御データを直接記述する方法である
０図中、４０は条件付選択スキ・ノブ命令、４１はオペ
コード（ＳＳ）フィールド４２は（条件）フィールド、
４３は制御データを記述するフィールドである。（条件
）フィールドには、成立／不成立の定まる何らかの条件
（たとえばあるレジスタの値がゼロである場合は取立そ
の他の場合は不成立）が記述される。もしもこの条件判
定結果が取立であれば、フィールド４３の制御データが
第２図の命令実行制御フラグ回路２１にセットされ、そ
れに基づく命令実行制御が行われる。他方９条件が不成
立であれば、制御データのセットは行わずに、命令実行
制御フラグ回路２１の全ビットの値を、有効指示にし、
後続の全命令をキャンセルせずに実行させる。
第５図は他の制御データの設定方法（その２）を示す。
図中、５０はメモリ、５１は制御データ専用の記憶領域
で制御データを複数種類格納できるもの、５２はコンデ
イションコードで１条件判定結果によりセットされた値
をもち、メモリ５０のアドレスとなるものである。
で制御データを複数種類格納できるもの、５２はコンデ
イションコードで１条件判定結果によりセットされた値
をもち、メモリ５０のアドレスとなるものである。
これにより１条件付選択スキップ命令で指定された条件
の判定結果に対応する制御データを自動的にメモリ５０
から読み出し、第２図の命令実行制御フラグ回路２１に
セットすることができる。
の判定結果に対応する制御データを自動的にメモリ５０
から読み出し、第２図の命令実行制御フラグ回路２１に
セットすることができる。
この方法は、命令内に制御データの記述フィールドを設
ける必要がないという利点がある。
ける必要がないという利点がある。
第６図は１条件の成立、不成立によって制御データの値
を反転する場合の制御データの反転設定回路の例である
。図中、６０はＥＯＲゲート、６１は制御データ、６２
は条件成立時にＯＮとなる信号である。この動作を次の
プログラム例で説明する。
を反転する場合の制御データの反転設定回路の例である
。図中、６０はＥＯＲゲート、６１は制御データ、６２
は条件成立時にＯＮとなる信号である。この動作を次の
プログラム例で説明する。
ＳＳ（条件）制御データ
後続命令の
後続命令■
後続命令■
後続命令■
０１０１’
フィールド、７３は条件成立時の制御データ、７４は条
件不成立時の制御データ、７５は制御データ７３．７４
を条件の成立／不成立により選択するセレクタである。
件不成立時の制御データ、７５は制御データ７３．７４
を条件の成立／不成立により選択するセレクタである。
この第７図の方法では９条件成立時と条件不成立とでそ
れぞれ独立に任意のパターンの制御データを設定するこ
とができる。
れぞれ独立に任意のパターンの制御データを設定するこ
とができる。
制御データ’０１０１°から１条件成立時には。
後続命令■、■が有効、■、■が無効となる指示が行わ
れる。また条件不成立の場合には、第４図で説明した例
、では全命令が有効となる。ここで第６図の回路を使用
した場合（たとえばモード指定により使用できるように
する）には１条件不成立時に、制御データ“０１０１’
はＥＯＲゲート６０の出力で“１０１０” となり、
後続命令の、■のみが有効となるように制御できる。
れる。また条件不成立の場合には、第４図で説明した例
、では全命令が有効となる。ここで第６図の回路を使用
した場合（たとえばモード指定により使用できるように
する）には１条件不成立時に、制御データ“０１０１’
はＥＯＲゲート６０の出力で“１０１０” となり、
後続命令の、■のみが有効となるように制御できる。
第７図は更に他の制御データの設定方法（その３）を示
す０図中、７０は条件付選択スキップ命令、７１はオペ
コード（ＳＳ）、７２は（条件）〔発明の効果〕 本発明によれば、バイブラインでの命令実行制御に乱れ
を生じることなく実行命令の切り替えを行うことができ
るため、処理の高速化を図ることができ、また複雑な処
理を簡潔に記述できるためプログラムの構成が簡単にな
り、プログラム開発や保守が容易になる利点が得られる
。
す０図中、７０は条件付選択スキップ命令、７１はオペ
コード（ＳＳ）、７２は（条件）〔発明の効果〕 本発明によれば、バイブラインでの命令実行制御に乱れ
を生じることなく実行命令の切り替えを行うことができ
るため、処理の高速化を図ることができ、また複雑な処
理を簡潔に記述できるためプログラムの構成が簡単にな
り、プログラム開発や保守が容易になる利点が得られる
。
第１図は本発明の原理図、第２図は本発明の一実施例回
路の構成図、第３図は命令実行制御フラグ回路の細部構
成図、第４図は制御データの設定方法（その１）の説明
図、第５図は制御データの設定方法（その２）の説明図
、第６図は制御データの反転設定回路の構成図、第７図
は制御データの設定方法（その３）の説明図、第８図は
バイブラインの概念図である。 第１図中。 ｌ：バイブライン ２：命令実行制御フラグ ３：無効化制御回路 ４：命令セット ５：条件付選択スキップ命令（ＳＳ） ６：後続命令（ａｏ＋ａ＋＋ ・・・、ａ、−＋ ）７
．８二制御データ
路の構成図、第３図は命令実行制御フラグ回路の細部構
成図、第４図は制御データの設定方法（その１）の説明
図、第５図は制御データの設定方法（その２）の説明図
、第６図は制御データの反転設定回路の構成図、第７図
は制御データの設定方法（その３）の説明図、第８図は
バイブラインの概念図である。 第１図中。 ｌ：バイブライン ２：命令実行制御フラグ ３：無効化制御回路 ４：命令セット ５：条件付選択スキップ命令（ＳＳ） ６：後続命令（ａｏ＋ａ＋＋ ・・・、ａ、−＋ ）７
．８二制御データ
Claims (5)
- （１）パイプライン方式で命令のセットを実行する計算
機において、 複数のビットからなる命令実行制御フラグと、指定した
条件が成立したか否かにより予め設定されている制御デ
ータを上記命令実行制御フラグに複写する機能をもった
条件付選択スキップ命令とを設け、 パイプラインの実行ステージを命令が通過するごとに上
記命令実行制御フラグの各ビットの値を一方向へ１ビッ
トシフトし、当該フラグのシフト方向の端のビットの値
がＯＮである場合は現在実行ステージにある命令を実行
し、また上記端のビットの値がＯＦＦである場合は上記
実行ステージにある命令をキャンセルするように制御し
、命令のセット中に上記条件付選択スキップ命令を挿入
することにより、後続の命令シーケンスにおける個々の
命令の実行の有効、無効を条件付きで制御することを特
徴とするパイプライン計算機における命令実行制御方式
。 - （２）請求項１において、条件付選択スキップ命令は、
指定した条件が成立した場合に自己のオペランドの特定
部分の制御データを上記命令実行制御フラグに複写し、
また指定した条件が不成立の場合には複写をしない機能
をもったものであることを特徴とするパイプライン計算
機における命令実行制御方式。 - （３）請求項１において、条件付選択スキップ命令は、
指定した条件が成立した場合に自己のオペランドの特定
部分の制御データを上記命令実行制御フラグに複写し、
また指定した条件が不成立の場合には上記制御データを
反転して複写する機能をもったものであることを特徴と
するパイプライン計算機における命令実行制御方式。 - （４）請求項１において、条件付選択スキップ命令は、
指定した条件が成立した場合に自己のオペランドの特定
部分の制御データを上記命令実行制御フラグに複写し、
また指定した条件が不成立の場合には他の特定部分の制
御データを複写する機能をもったものであることを特徴
とするパイプライン計算機における命令実行制御方式。 - （５）請求項１において、命令シーケンス中の命令の実
行の可否を個々に指定する複数のビットからなる制御デ
ータを複数個予め格納する専用の記憶領域をそなえ、 条件付選択スキップ命令は、指定した条件の成立、不成
立により上記専用の記憶領域に格納されている制御デー
タの定められた１つを指定して上記命令実行制御フラグ
に複写する機能をもったものであることを特徴とするパ
イプライン計算機における命令実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070377A JPH03269728A (ja) | 1990-03-20 | 1990-03-20 | パイプライン計算機における命令実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070377A JPH03269728A (ja) | 1990-03-20 | 1990-03-20 | パイプライン計算機における命令実行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03269728A true JPH03269728A (ja) | 1991-12-02 |
Family
ID=13429693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070377A Pending JPH03269728A (ja) | 1990-03-20 | 1990-03-20 | パイプライン計算機における命令実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03269728A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7010670B2 (en) | 2000-07-04 | 2006-03-07 | Matsushita Electric Industrial Co., Ltd. | Data processing device that controls an overriding of a subsequent instruction in accordance with a conditional execution status updated by a sequencer |
| SG122930A1 (en) * | 2004-11-30 | 2006-06-29 | Air Prod & Chem | Method and apparatus fot utilizing a sequence interpreter approach to control logic of a programmable logic controller |
| JP2006309454A (ja) * | 2005-04-27 | 2006-11-09 | Denso Corp | プログラム制御方法及びプロセッサ |
| US7406584B2 (en) | 2003-06-18 | 2008-07-29 | Ambric, Inc. | IC comprising network of microprocessors communicating data messages along asynchronous channel segments using ports including validity and accept signal registers and with split / join capability |
| US7725694B2 (en) | 2004-12-21 | 2010-05-25 | Denso Corporation | Processor, microcomputer and method for controlling program of microcomputer |
-
1990
- 1990-03-20 JP JP2070377A patent/JPH03269728A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7010670B2 (en) | 2000-07-04 | 2006-03-07 | Matsushita Electric Industrial Co., Ltd. | Data processing device that controls an overriding of a subsequent instruction in accordance with a conditional execution status updated by a sequencer |
| US7406584B2 (en) | 2003-06-18 | 2008-07-29 | Ambric, Inc. | IC comprising network of microprocessors communicating data messages along asynchronous channel segments using ports including validity and accept signal registers and with split / join capability |
| US7409533B2 (en) | 2003-06-18 | 2008-08-05 | Ambric, Inc. | Asynchronous communication among hardware object nodes in IC with receive and send ports protocol registers using temporary register bypass select for validity information |
| US7673275B2 (en) | 2003-06-18 | 2010-03-02 | Nethra Imaging, Inc. | Development system for an integrated circuit having standardized hardware objects |
| US7865637B2 (en) | 2003-06-18 | 2011-01-04 | Nethra Imaging, Inc. | System of hardware objects |
| SG122930A1 (en) * | 2004-11-30 | 2006-06-29 | Air Prod & Chem | Method and apparatus fot utilizing a sequence interpreter approach to control logic of a programmable logic controller |
| US7272453B2 (en) | 2004-11-30 | 2007-09-18 | Air Products And Chemicals, Inc. | Method and apparatus for utilizing a sequence interpreter approach to control logic of a programmable logic controller |
| US7725694B2 (en) | 2004-12-21 | 2010-05-25 | Denso Corporation | Processor, microcomputer and method for controlling program of microcomputer |
| JP2006309454A (ja) * | 2005-04-27 | 2006-11-09 | Denso Corp | プログラム制御方法及びプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710902A (en) | Instruction dependency chain indentifier | |
| JP3101560B2 (ja) | プロセッサ | |
| US5577259A (en) | Instruction processor control system using separate hardware and microcode control signals to control the pipelined execution of multiple classes of machine instructions | |
| US5131086A (en) | Method and system for executing pipelined three operand construct | |
| JPS6217252B2 (ja) | ||
| US5274777A (en) | Digital data processor executing a conditional instruction within a single machine cycle | |
| US6938149B2 (en) | Renaming apparatus and processor | |
| JP3725547B2 (ja) | 限定ラン分岐予測 | |
| JPH03269728A (ja) | パイプライン計算機における命令実行制御方式 | |
| JP3789937B2 (ja) | ベクトルプロセッサのためのチャンク連鎖 | |
| CN105988775A (zh) | 处理器、程序代码转换装置以及软件 | |
| JP3532835B2 (ja) | データ処理装置およびプログラム変換装置 | |
| JPH04215129A (ja) | 連続指令実行方法及び装置 | |
| JP3490005B2 (ja) | 命令制御装置及びその方法 | |
| JPH03204030A (ja) | コンピュータ用プロセツサ | |
| JP2553728B2 (ja) | 演算装置 | |
| JPH02197924A (ja) | 中央演算処理装置 | |
| US7200739B2 (en) | Generation of modified command sequence from original command by feeding back for subsequent modification based on decode control signal | |
| JP2904624B2 (ja) | 並列演算処理装置 | |
| JP2636566B2 (ja) | パイプライン制御方式 | |
| KR100515039B1 (ko) | 조건부 명령어를 고려한 파이프라인 상태 표시 회로 | |
| JPH07111683B2 (ja) | タスク切換機能付プロセッサ | |
| JP5013966B2 (ja) | 演算処理装置 | |
| JP2763450B2 (ja) | パイプライン処理データ処理装置 | |
| JPH09146769A (ja) | パイプライン処理装置 |