JPS63104144A - 高速コンテクスト切替装置 - Google Patents

高速コンテクスト切替装置

Info

Publication number
JPS63104144A
JPS63104144A JP25055886A JP25055886A JPS63104144A JP S63104144 A JPS63104144 A JP S63104144A JP 25055886 A JP25055886 A JP 25055886A JP 25055886 A JP25055886 A JP 25055886A JP S63104144 A JPS63104144 A JP S63104144A
Authority
JP
Japan
Prior art keywords
context
unit
register file
interrupt
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25055886A
Other languages
English (en)
Inventor
Hiroshi Sato
廣 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25055886A priority Critical patent/JPS63104144A/ja
Publication of JPS63104144A publication Critical patent/JPS63104144A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報処理装置における中央処理装置に関し、
%fこ割込応答時間を短縮し処理性能を向上させること
を考慮した高速コンテクスト切替装置に関する。
(従来の技術) 従来、割込発生の際のコンテクスト切替は、ソフトウェ
ア命令により行われるか、またはマイクロ命令により行
われるのが通常であった。また特に割込応答性を向上さ
せることを目的とした情報処理装置においては各割込レ
ベルごとにフンテクスト格納のためのハードウェアを用
意するものもあった。
(発明が解決しようとする問題点) 上述した従来のコンテクスト切替方式では5割込発生時
に実行中のプログラムを中断し、中断されたプログラム
のコンテクスト情報を主記憶に退避し、その後側込みを
要求したソースに対応するコンテクスト情報を主記憶か
ら取出し、コンテクスト用のハードウェアにセットする
という動作を直列ζこ行っているので、コンテクスト切
替に時間がかかるという欠点があった。
また、各別込みレベルごとにコンテクスト格納のための
ハードウェアを用意する方式ではハードウェアの物理量
が増加するという欠点があった。
本発明の目的は割込み応答時間を短縮し、処理性能を向
上させた高速コンテクスト切替装置を提供することにあ
る。
(問題点を解決するための手段) 前記目的を達成するためlこ、本発明による高速コンテ
クスト切替装置は、割込信号にょシ走行プログラムを切
替える情報処理装置において、割込要求信号を受け付け
る割込ユニットと、命令の取出し、解読および命令のア
ドレス計算を行うプリフェッチユニットと、命令の実行
を行うエグゼキューションユニットと、前記両ユニット
より同時に読み出し、および書き込みが可能であシ、か
つ最上位アドレスの内容によって2つのブロックに分ケ
ラれるレジスタファイルと、前記レジスタファイルに最
上位アドレスを供給するカレントコンテクストフロップ
とからなシ、前記割込制御ユニットからの信号lこより
割込を要求したソースに対応するコンテクスト情報を主
記憶から研出して前記レジスタファイルの現在使用して
いるブロックとは反対側のブロックに格納する前記プリ
フェッチユニットの動作と前記割込制御ユニットからの
信号により前記レジスタファイルの現在使用しているブ
ロックからコンテクスト情報会読み出し、主記憶中の現
在実行中のプログラムに対応するコンテクスト退避領域
に書込みを行う前記エグゼキューションユニットの動作
を並列実行させ、前記両ユニットでの動作処理終了後、
前記カレントコンテクストフロップにより前記レジスタ
ファイルのブロックを切換えるように構成されている。
前記構成によれはエグゼキューションユニットが割込コ
ンテクストのりストア動作を行うことなしfこ割込処理
を行うことができる。
(実施例) 以下、図面を参照して本発明をさらに詳しく説明する。
第1図は本発明による高速コンテクスト切替装置の一実
施例を示すブロック図である。情報処理装置1は中央処
理装置2と主記憶装置3と両者を接続するシステムバス
4から構成されている。
中央処理装置2にはプリフェッチユニット5、エグゼ千
ニージョンユニット6、レジスタファイル7、カレント
コンテクストフロップ8、命令デコードキュー9、割込
制御ユニット10から構成されている。
プリフェッチユニット5は、内部に含まれるプリフェッ
チカウンタfこより主記憶3から命令を取シ出し解読を
行う。解読された命令の情報は、命令デコードキュー9
に送シ出される。一方、命令の実行に必要なオペランド
のアドレスは、レジスタ7フイル7から必要な情報を読
み出しアドレス計算を行う。
エグゼキューションユニット6 ハ、 (を令テ:7−
ドキュー9の内容(こ従い、命令の実行を行う。命令の
実行Iこあたってはレジスタファイル7かう必要なオペ
ランドを読み出し、また結果を書き込む。
カレントコンテクストフロップ9は レジスタファイル
の最上位アドレスを供給し、これによりレジスタファイ
ル7が2つのブロックに分けおれる。このカレントコン
テクストフロップの内容によりレジスタファイル7の2
つのブロックが交互に切替えられるようになっている。
割込制御ユニット10は、割込要求信号11を受付け、
プリフェッチユニット5とエグゼキューションユニット
6に信号を伝搬する働きをする。
次に、割込発生時の制御の流れを項を追って説明する。
割込制御ユニット10からの信号12を受けつけたプリ
フェッチユニット5は、現在実行中の処理を終えると、
割込を要求したソースに対応するコンテクスト情報を主
記憶3から読み出し、カレントコンテクストフロップ8
で示される現在使用されているレジスタファイルのブロ
ックとは反対側のブロックに書き込みを行う。一方、エ
グゼ千ニージョンユニット6は、割込制御ユニット10
からの信号13を受け付けると現在実行中の処理が終了
次第、カレントコンテクストフロップ8で示される現在
使用されているレジスタファイルから、コンテクスト情
報を読み出し主記憶3中の現在実行中のプログラムに対
応するコンテクスト退避領域に書き込みを行う。プリフ
ェッチユニットSとエグゼキューションユニットにおけ
る処理が終了した段階において、プリフェッチユニット
はカレントコンテクストフロップトグル信号14をアク
ティブIこし、カレントコンテクストフロップ8の内容
を反転する。次に、割込みを処理するプログラムの先頭
番地の内容を主記憶3から読み出し、割込処理を開始す
る。
第2図に時間経過にともなう各部の動作を示しである。
プログラムAはTO以前の時間においてブリフエツチユ
ニットトエグゼ千ニージョンユニットにて実行されてい
る。時間TOにおいて割込107を受けつけると、プリ
フェッチユニットは103において割込みを処理するた
めのプログラムBのだめのコンテクストリストアを行う
。一方、エグゼ千ニージョンユニットは割込まれたプロ
グラムAのコンテクストを主記憶に退避する動作を行う
。時間T1において、カレントコンテクストフロップの
内容108を反転し、プリフエツチユニットトエグゼキ
ュークヨンユニットハフロクラムBの実行を開始する。
(発明の効果) 以上説明したように本発明は、プリ7エツチユニツトト
、エグゼキューションユニットの2つの独立に動作する
ユニットから構成されるパイプライン化したシステムで
あって、双方のユニットから同時に読み書きできるレジ
スタファイルと、レジスタファイルを2つのブロックに
分割し、トグル70ツブで2つのブロックの切シ替えを
行うように構成しであるので、割込発生時にコンテクス
トのセーブとりストアをプリフエツチユニットトエグゼ
キューションユニットが並列に実行でき、割込応答処理
性能を向上させることができるという効果がある。
【図面の簡単な説明】
第1図は、本発明による高速コンテクスト切替装置の一
実施例を示すブロック図、第2図は第1図の動作を説明
するためのタイミング図である。 1・・・情報処理装置 2・・・中央処理装置 3・・・主記憶装置 411・骨システムバス 5II・・プリフェッチユニット 6・・・工fゼーqニージョンユニット7−・・レジス
タファイル 8・・拳カレントコンテクストフロップ9e*e命令デ
コードキュー 10・・・割込制御ユニット 11・−・割込要求信号 101.102@・・プログラムA lO3・・・プログラムBのコンテクストリストア 】04・・・プログラムAのコンテクストセーブ 105.106・・・プログラムBの実行107・・・
割込要求信号

Claims (1)

    【特許請求の範囲】
  1. 割込信号により走行プログラムを切替える情報処理装置
    において、割込要求信号を受け付ける割込ユニットと、
    命令の取出し、解読および命令のアドレス計算を行うプ
    リフェッチユニットと、命令の実行を行うエグゼキュー
    ションユニットと、前記両ユニットより同時に読み出し
    、および書き込みが可能であり、かつ最上位アドレスの
    内容によつて2つのブロックに分けられるレジスタファ
    イルと、前記レジスタファイルに最上位アドレスを供給
    するカレントコンテクストフロップとからなり、前記割
    込制御ユニットからの信号により割込を要求したソース
    に対応するコンテクスト情報を主記憶から読出して前記
    レジスタファイルの現在使用しているブロックとは反対
    側のブロックに格納する前記プリフェッチユニットの動
    作と、前記割込制御ユニットからの信号により前記レジ
    スタファイルの現在使用しているブロックからコンテク
    スト情報を読み出し、主記憶中の現在実行中のプログラ
    ムに対応するコンテクスト退避領域に書込みを行う前記
    エグゼキューションユニットの動作を並列実行させ、前
    記両ユニットでの動作処理終了後、前記カレントコンテ
    クストフロップにより前記レジスタファイルのブロック
    を切換えることを特徴とする高速コンテクスト切替装置
JP25055886A 1986-10-21 1986-10-21 高速コンテクスト切替装置 Pending JPS63104144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25055886A JPS63104144A (ja) 1986-10-21 1986-10-21 高速コンテクスト切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25055886A JPS63104144A (ja) 1986-10-21 1986-10-21 高速コンテクスト切替装置

Publications (1)

Publication Number Publication Date
JPS63104144A true JPS63104144A (ja) 1988-05-09

Family

ID=17209689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25055886A Pending JPS63104144A (ja) 1986-10-21 1986-10-21 高速コンテクスト切替装置

Country Status (1)

Country Link
JP (1) JPS63104144A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024732B2 (en) * 2008-07-28 2011-09-20 Microsoft Corporation State separation for application changes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024732B2 (en) * 2008-07-28 2011-09-20 Microsoft Corporation State separation for application changes
US20110302581A1 (en) * 2008-07-28 2011-12-08 Microsoft Corporation State Separation for Virtual Applications
US8458701B2 (en) * 2008-07-28 2013-06-04 Microsoft Corporation State separation for virtual applications
US8984512B2 (en) 2008-07-28 2015-03-17 Microsoft Technology Licensing, Llc State separation for applications
US9304791B2 (en) 2008-07-28 2016-04-05 Microsoft Technology Licensing, Llc State separation for virtual applications

Similar Documents

Publication Publication Date Title
KR920001319A (ko) 처리기 및 처리기의 처리방법
JPH02144630A (ja) データ処理装置
JP2655615B2 (ja) 情報処理装置
JPH0916409A (ja) マイクロコンピュータ
JPS63104144A (ja) 高速コンテクスト切替装置
JPH056281A (ja) 情報処理装置
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JPH0377137A (ja) 情報処理装置
JPH0218729B2 (ja)
JPS5829051A (ja) 演算処理装置
JP2581080B2 (ja) デバック用マイクロプロセッサ
JPH0241770B2 (ja)
JPS6230452B2 (ja)
JP2985244B2 (ja) 情報処理装置
JPS63247861A (ja) コプロセツサ制御方法
JPS61233838A (ja) 情報処理装置
JPS6028014B2 (ja) マイクロプロセツサ
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPS6349941A (ja) 演算処理装置
JPS6120139A (ja) 割込み制御方式
JPH04167150A (ja) リスト命令処理装置を有する計算機
JPS62296236A (ja) マイクロプロセツサの割り込み処理装置
JPS5814256A (ja) マイクロプログラム診断方式
JPH0997185A (ja) 情報処理装置およびその方法
JPS5814255A (ja) マイクロプログラム診断方式