JPS63247861A - コプロセツサ制御方法 - Google Patents
コプロセツサ制御方法Info
- Publication number
- JPS63247861A JPS63247861A JP7966187A JP7966187A JPS63247861A JP S63247861 A JPS63247861 A JP S63247861A JP 7966187 A JP7966187 A JP 7966187A JP 7966187 A JP7966187 A JP 7966187A JP S63247861 A JPS63247861 A JP S63247861A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- processor
- basic
- instruction
- instruction processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000012545 processing Methods 0.000 claims abstract description 49
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241000905957 Channa melasoma Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコプロセッサの制御方法に係り、特にＶＬＳＩ
化されたプロセッサの制御に好適なコプロセッサの制御
方法に関する。
化されたプロセッサの制御に好適なコプロセッサの制御
方法に関する。
コプロセッサは、浮動小数点演算などの専用の処理を高
速に基本命令処理装置に代って実行するもので、その起
動・停止や動作の監視は基本命令処理装置により行われ
る。このコプロセッサの制御については、エム・シー・
６８０２０３ｇ−ビットマイクロプロセッサ ユーザー
ズ マニュアル（１９８５年）セクション８の第８−４
頁から第８−７頁（Ｍ Ｃ６８０２０３２−Ｂｉｔ Ｍ
ｉｃｒｏｐｒｏｃｅｓｓｏｒＵｓｅｒ’ ｓ Ｍａｎｕ
ａｌ （１９８５） ５ｅｃｔｉｏｎ ８ＰＰ８−４
〜８−７）において論じられている。それによると、基
本命令処理装置とコプロセッサ間はデータバスで接続さ
れており、コプロセッサの起動等は、基本命令処理装置
の、コプロセッサ用の制御レジスタに割りあてられた“
ＣＰ Ｕ ｐａｃｅ”と呼ばれるアドレス空間へデー
タを書き込むことによって行われる。すなわち、第３図
（ａ）のように、まずコプロセッサ命令が基本命令処理
装置においてデコードされコプロセッサ命令であること
が知れると、基本命令処理装置はその内部のマイクロプ
ログラムを起動して一連の処理を行なう。この一連の処
理とは、コプロセッサに対してそのインタフェイス用コ
ントロールレジスタを起動するためのＣＰＵアドレスを
発生し、このコントロールレジスタに書き込むべき制御
情報をデータバス経由で送りあるいは受は取る等の動作
である。これによってコプロセッサが起動等の動作を行
う。
速に基本命令処理装置に代って実行するもので、その起
動・停止や動作の監視は基本命令処理装置により行われ
る。このコプロセッサの制御については、エム・シー・
６８０２０３ｇ−ビットマイクロプロセッサ ユーザー
ズ マニュアル（１９８５年）セクション８の第８−４
頁から第８−７頁（Ｍ Ｃ６８０２０３２−Ｂｉｔ Ｍ
ｉｃｒｏｐｒｏｃｅｓｓｏｒＵｓｅｒ’ ｓ Ｍａｎｕ
ａｌ （１９８５） ５ｅｃｔｉｏｎ ８ＰＰ８−４
〜８−７）において論じられている。それによると、基
本命令処理装置とコプロセッサ間はデータバスで接続さ
れており、コプロセッサの起動等は、基本命令処理装置
の、コプロセッサ用の制御レジスタに割りあてられた“
ＣＰ Ｕ ｐａｃｅ”と呼ばれるアドレス空間へデー
タを書き込むことによって行われる。すなわち、第３図
（ａ）のように、まずコプロセッサ命令が基本命令処理
装置においてデコードされコプロセッサ命令であること
が知れると、基本命令処理装置はその内部のマイクロプ
ログラムを起動して一連の処理を行なう。この一連の処
理とは、コプロセッサに対してそのインタフェイス用コ
ントロールレジスタを起動するためのＣＰＵアドレスを
発生し、このコントロールレジスタに書き込むべき制御
情報をデータバス経由で送りあるいは受は取る等の動作
である。これによってコプロセッサが起動等の動作を行
う。
この従来方式では、ＣＰＵスペースという概念を用いる
ことによって、コプロセッサの制御方法を汎用化するこ
とに成功している。
ことによって、コプロセッサの制御方法を汎用化するこ
とに成功している。
上記従来技術は、コプロセッサの汎用性を高めるという
意味では有効であるが、 １、データバス上にデータと制御情報との両方が出され
るので、バスのスループットが低下する。
意味では有効であるが、 １、データバス上にデータと制御情報との両方が出され
るので、バスのスループットが低下する。
２、コプロセッサを起動するコマンドをＣＰＵスペース
上の特定の番地に書き込まなければならないので、基本
命令処理装置の実行部分を起動する必要がある。
上の特定の番地に書き込まなければならないので、基本
命令処理装置の実行部分を起動する必要がある。
３、コプロセッサの実行終了を基本命令処理装置が検知
するためには、基本命令処理装置の実行部分を起動して
、ＣＰＵスペース上の特定の番地を参照する必要がある
。
するためには、基本命令処理装置の実行部分を起動して
、ＣＰＵスペース上の特定の番地を参照する必要がある
。
４、コプロセッサの内部状態を基本命令処理装置が検知
するためには、基本命令処理装置の実行部分を起動して
、ＣＰＵスペース上の特定の番地を参照する必要がある
。
するためには、基本命令処理装置の実行部分を起動して
、ＣＰＵスペース上の特定の番地を参照する必要がある
。
などの問題点があり、コプロセッサによる特殊命令実行
時間短縮の障害となっていた。
時間短縮の障害となっていた。
本発明の目的は、データバスのスルーブツトを向上させ
、コプロセッサ起動時、コプロセッサ終了時、およびコ
プロセッサ内部状態ＷＡ察時の基本命令処理装置のオー
バヘッドを低減し、特殊命令の実行時間を短縮すること
のできるコプロセッサの制御方法を提供するにある。
、コプロセッサ起動時、コプロセッサ終了時、およびコ
プロセッサ内部状態ＷＡ察時の基本命令処理装置のオー
バヘッドを低減し、特殊命令の実行時間を短縮すること
のできるコプロセッサの制御方法を提供するにある。
上記の目的は、基本命令処理装置とコプロセッサの間に
制御情報専用の信号線を設け、コプロセッサ起動時の時
のコマンド、終了時の応答及び内部状態を示す信号を上
記信号線を介して転送することにより達せられる。
制御情報専用の信号線を設け、コプロセッサ起動時の時
のコマンド、終了時の応答及び内部状態を示す信号を上
記信号線を介して転送することにより達せられる。
制御専用の信号線を設けるから、コプロセッサ制御のた
めのデータバス使用がなくなり、そのスループットが向
上する。そしてコプロセッサの起動、終了、監視時に基
本命令処理装置の実行部分を起動しなくともハード的に
制御のための信号が転送されるから、コプロセッサによ
る処理が高速化される。
めのデータバス使用がなくなり、そのスループットが向
上する。そしてコプロセッサの起動、終了、監視時に基
本命令処理装置の実行部分を起動しなくともハード的に
制御のための信号が転送されるから、コプロセッサによ
る処理が高速化される。
以下、本発明の一実施例を第１図を用いて説明する。同
図において、基本命令処理装置（ＭＰＵ）１００とコプ
ロセッサ（ＦＰＵ）２００と主メモリ（ＭＭ）３００は
、デーダバス４０１で接続されている。更に本発明の特
徴とする制御信号専用線４０２，４０３，４０４が、基
本命令処理装置１００とコプロセッサ２００との間に設
けられている。主メモリ３００には機械命令が格納され
ており、この機械命令で示される動作を基本命令処理装
置１００およびコプロセッサ２００が実行する。
図において、基本命令処理装置（ＭＰＵ）１００とコプ
ロセッサ（ＦＰＵ）２００と主メモリ（ＭＭ）３００は
、デーダバス４０１で接続されている。更に本発明の特
徴とする制御信号専用線４０２，４０３，４０４が、基
本命令処理装置１００とコプロセッサ２００との間に設
けられている。主メモリ３００には機械命令が格納され
ており、この機械命令で示される動作を基本命令処理装
置１００およびコプロセッサ２００が実行する。
このような処理系に於て、基本命令処理装置１００のみ
によって処理される基本的な機械命令の処理手順をまず
説明する。基本命令処理装置１００は、データバス４０
１を通して主メモリ３００から機械命令を命令レジスタ
（ＩＢＲ）１０１に取り込む。この取り込まれた機械命
令は、必要に応じてアドレスオペレーションデコーダ（
ＡＤ）１１２および命令デコーダ（ＩＤ）１１３を経て
レジスタ１０２および１０３ヘセツトされる。ここで、
レジスタ１０２にセットされる結果は、基本命令処理装
置１００内部の制御情報であり、レジスタ１０３にセッ
トされる結果は、その機械命令に対応するマイクロプロ
グラムの先頭アドレスである。今の場合は基本命令処理
装置１００内の制御記憶（ＣＳ）１１４のアドレスであ
り、このアドレスから順次読み出されたマイクロプログ
ラムがレジスタ１０４にセットされ、実行ユニット（Ｅ
Ｘ）１１５を制御して機械命令で示された動作が実行さ
れる。
によって処理される基本的な機械命令の処理手順をまず
説明する。基本命令処理装置１００は、データバス４０
１を通して主メモリ３００から機械命令を命令レジスタ
（ＩＢＲ）１０１に取り込む。この取り込まれた機械命
令は、必要に応じてアドレスオペレーションデコーダ（
ＡＤ）１１２および命令デコーダ（ＩＤ）１１３を経て
レジスタ１０２および１０３ヘセツトされる。ここで、
レジスタ１０２にセットされる結果は、基本命令処理装
置１００内部の制御情報であり、レジスタ１０３にセッ
トされる結果は、その機械命令に対応するマイクロプロ
グラムの先頭アドレスである。今の場合は基本命令処理
装置１００内の制御記憶（ＣＳ）１１４のアドレスであ
り、このアドレスから順次読み出されたマイクロプログ
ラムがレジスタ１０４にセットされ、実行ユニット（Ｅ
Ｘ）１１５を制御して機械命令で示された動作が実行さ
れる。
次にコプロセッサ２００を用いなければ実行できない特
殊命令の処理手順を述べる。まず、主メモリ３００より
の機械命令が特殊命令であるか否かは、アドレスオペレ
ーションデコーダ１１２を通してからでないと判定でき
ないので、レジスタ１０２および１０３に値がセットさ
れるまでは上述した通常命令の場合と同じである。この
結果、特殊命令のときはレジスタ１０２にこの旨が示さ
れており、これによりセレクタ１２３を切り換えてレジ
スタ１０３の内容、すなわちマイクロプログラム先頭ア
ドレスを制御信号線４０２を経てコプロセッサ２００へ
送る。このように本実施例では、コプロセッサ起動は、
実行ユニット１１５による処理とデータバス４０１によ
る転送なしで行える。そしてコプロセッサ２００では、
この送られてきた信号（マイクロプログラム先頭アドレ
ス）をレジスタ２０３で受け、制御記憶（Ｆｅ２）２１
４へ入力する。これによって制御記憶２１４から特殊命
令実行のためのマイクロプログラムが順次レジスタ２０
４へとり出され、実行ユニット（ＦＥＸ）２１５が制御
されて特殊命令が実行される。
殊命令の処理手順を述べる。まず、主メモリ３００より
の機械命令が特殊命令であるか否かは、アドレスオペレ
ーションデコーダ１１２を通してからでないと判定でき
ないので、レジスタ１０２および１０３に値がセットさ
れるまでは上述した通常命令の場合と同じである。この
結果、特殊命令のときはレジスタ１０２にこの旨が示さ
れており、これによりセレクタ１２３を切り換えてレジ
スタ１０３の内容、すなわちマイクロプログラム先頭ア
ドレスを制御信号線４０２を経てコプロセッサ２００へ
送る。このように本実施例では、コプロセッサ起動は、
実行ユニット１１５による処理とデータバス４０１によ
る転送なしで行える。そしてコプロセッサ２００では、
この送られてきた信号（マイクロプログラム先頭アドレ
ス）をレジスタ２０３で受け、制御記憶（Ｆｅ２）２１
４へ入力する。これによって制御記憶２１４から特殊命
令実行のためのマイクロプログラムが順次レジスタ２０
４へとり出され、実行ユニット（ＦＥＸ）２１５が制御
されて特殊命令が実行される。
コプロセッサ２００では特殊命令を実行している間、基
本命令処理装置１００の制御記憶１１４は待ち状態とな
っている。第２図はこの制御記憶１１４の詳細を示した
もので、上記待ち状態の間は、制御記憶１１４のための
アドレス生成部（Ｃ５ＤＥＣ） １１６は、コプロセッ
サ２００の実行終了信号４０３が来るまでは同一アドレ
スを生成しつづけ、実行ユニット１１５はノーオペレー
ション状態がつづく、コプロセッサ２０Ｑの実行終了信
号４０３が受は付けられた時には、アドレス生成部１１
６はレジスタ１０３からのデータを取り込み、次命令の
処理に取りかかる。ここでのコプロセッサ２００の実行
終了も、基本命令処理装置１００側でのプログラム処理
とデータバス４０１を介しての信号転送なしで、基本命
令処理装置１００側が終了判定を行える。
本命令処理装置１００の制御記憶１１４は待ち状態とな
っている。第２図はこの制御記憶１１４の詳細を示した
もので、上記待ち状態の間は、制御記憶１１４のための
アドレス生成部（Ｃ５ＤＥＣ） １１６は、コプロセッ
サ２００の実行終了信号４０３が来るまでは同一アドレ
スを生成しつづけ、実行ユニット１１５はノーオペレー
ション状態がつづく、コプロセッサ２０Ｑの実行終了信
号４０３が受は付けられた時には、アドレス生成部１１
６はレジスタ１０３からのデータを取り込み、次命令の
処理に取りかかる。ここでのコプロセッサ２００の実行
終了も、基本命令処理装置１００側でのプログラム処理
とデータバス４０１を介しての信号転送なしで、基本命
令処理装置１００側が終了判定を行える。
次にコプロセッサ２００内でエラーが生じた時には、コ
プロセッサ内部状態信号４０４のうちのエラーフラグが
立ち、これによって基本命令処理装置１００の制御記憶
１１４のアドレスは直ちにエラー処理ルーチンのものに
切換えられ、エラー処理が開始される。また、基本命令
処理装置１００内で実行する命令のうち、コプロセッサ
２００内のフラグを参照する命令は、コプロセッサ内部
状態信号４０４のうちの状態フラグを参照することによ
り、基本命令処理装置１００内部の処理だけで実行でき
る。
プロセッサ内部状態信号４０４のうちのエラーフラグが
立ち、これによって基本命令処理装置１００の制御記憶
１１４のアドレスは直ちにエラー処理ルーチンのものに
切換えられ、エラー処理が開始される。また、基本命令
処理装置１００内で実行する命令のうち、コプロセッサ
２００内のフラグを参照する命令は、コプロセッサ内部
状態信号４０４のうちの状態フラグを参照することによ
り、基本命令処理装置１００内部の処理だけで実行でき
る。
以上の説明から明らかなように、本実施例によれば、第
３図（ｂ）のごとく、特殊命令の動作において基本命令
処理装置１００の実行部分を起動する必要がなく、また
基本命令処理装置１００におけるコプロセッサ２００の
フラグ参照命令においては、コプロセッサ２００を起動
する必要がなく、各種の処理が高速に実行される。
３図（ｂ）のごとく、特殊命令の動作において基本命令
処理装置１００の実行部分を起動する必要がなく、また
基本命令処理装置１００におけるコプロセッサ２００の
フラグ参照命令においては、コプロセッサ２００を起動
する必要がなく、各種の処理が高速に実行される。
本発明によれば、データバス上に制御情報を流さないか
ら、データバスのスループットが向上し、またコプロセ
ッサの起動、コプロセッサの実行終了検出、およびコプ
ロセッサの内部状態参照を、基本命令処理装置の内部だ
けの処理で行え、コプロセッサによる処理を高速化でき
るという効果がある。
ら、データバスのスループットが向上し、またコプロセ
ッサの起動、コプロセッサの実行終了検出、およびコプ
ロセッサの内部状態参照を、基本命令処理装置の内部だ
けの処理で行え、コプロセッサによる処理を高速化でき
るという効果がある。
第１図は本発明の一実施例を示すシステム構成図、第２
図は制御記憶の詳細を示す図、第３図は特殊命令実行の
動作タイミングチャートである。 ｌＯＯ・・・基本命令処理装置、２００・・・コプロセ
ッサ、３００・・・主メモリ、４０１・・・データバス
。 ４０２〜４０４・・・制御専用線。
図は制御記憶の詳細を示す図、第３図は特殊命令実行の
動作タイミングチャートである。 ｌＯＯ・・・基本命令処理装置、２００・・・コプロセ
ッサ、３００・・・主メモリ、４０１・・・データバス
。 ４０２〜４０４・・・制御専用線。
Claims (1)
- １、基本的命令を実行するための基本命令処理装置と、
該装置により制御された上記基本的命令以外の特殊命令
を高速処理するためのコプロセッサと、プログラム及び
データを格納するための主メモリと、上記基本命令処理
装置、コプロセッサ、及び主メモリを結合するデータバ
スを備えたシステムのコプロセッサ制御方法に於て、基
本命令処理装置とコプロセッサの間にコプロセッサ制御
用の信号線をデータバスとは別に設け、基本命令処理装
置へ特殊命令が入力されたときには該命令のデコード結
果を上記信号線を介してコプロセッサへ転送することに
よってコプロセッサを起動し、コプロセッサの処理が終
了したときはその終了を示す信号を上記信号線を介して
基本命令処理装置に知らせて基本命令処理装置に次の命
令の処理を開始させ、さらに基本命令処理装置側で監視
対象とするコプロセッサ内の状態を示す信号を上記信号
線を介して基本命令処理装置へ転送するようにしたこと
を特徴とするコプロセッサの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7966187A JPS63247861A (ja) | 1987-04-02 | 1987-04-02 | コプロセツサ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7966187A JPS63247861A (ja) | 1987-04-02 | 1987-04-02 | コプロセツサ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63247861A true JPS63247861A (ja) | 1988-10-14 |
Family
ID=13696339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7966187A Pending JPS63247861A (ja) | 1987-04-02 | 1987-04-02 | コプロセツサ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63247861A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306361A (ja) * | 1989-02-03 | 1990-12-19 | Nec Corp | マイクロプロセッサ |
| US7124311B2 (en) | 2002-05-30 | 2006-10-17 | Nec Electronics Corporation | Method for controlling processor in active/standby mode by third decoder based on instructions sent to a first decoder and the third decoder |
| WO2010150474A1 (ja) * | 2009-06-23 | 2010-12-29 | セイコーエプソン株式会社 | サブプロセッサー、集積回路装置及び電子機器 |
-
1987
- 1987-04-02 JP JP7966187A patent/JPS63247861A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306361A (ja) * | 1989-02-03 | 1990-12-19 | Nec Corp | マイクロプロセッサ |
| US7124311B2 (en) | 2002-05-30 | 2006-10-17 | Nec Electronics Corporation | Method for controlling processor in active/standby mode by third decoder based on instructions sent to a first decoder and the third decoder |
| WO2010150474A1 (ja) * | 2009-06-23 | 2010-12-29 | セイコーエプソン株式会社 | サブプロセッサー、集積回路装置及び電子機器 |
| JP5549670B2 (ja) * | 2009-06-23 | 2014-07-16 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US9632794B2 (en) | 2009-06-23 | 2017-04-25 | Seiko Epson Corporation | Subprocessor, integrated circuit device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437927A (ja) | プロセッサの処理方法 | |
| JPS61109147A (ja) | 命令フェッチ及び実行制御方法 | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| EP0523758B1 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| JPS63247861A (ja) | コプロセツサ制御方法 | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH06168263A (ja) | ベクトル処理装置 | |
| JP2762441B2 (ja) | コプロセッサ | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPH0646382B2 (ja) | プリフェッチキュー制御方式 | |
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JP2808757B2 (ja) | デバッグ用マイクロプロセッサ | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPS6212538B2 (ja) | ||
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPS5829051A (ja) | 演算処理装置 | |
| JP2572821B2 (ja) | 命令再実行による演算処理方式 | |
| JP3900660B2 (ja) | シーケンスコントローラ | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPH0424731B2 (ja) | ||
| JPH04290130A (ja) | プロセッサのエラー管理方式 | |
| JP2002007119A (ja) | 例外処理システム及び方法、並びに、プロセッサ |