JP3900660B2 - シーケンスコントローラ - Google Patents
シーケンスコントローラ Download PDFInfo
- Publication number
- JP3900660B2 JP3900660B2 JP08105898A JP8105898A JP3900660B2 JP 3900660 B2 JP3900660 B2 JP 3900660B2 JP 08105898 A JP08105898 A JP 08105898A JP 8105898 A JP8105898 A JP 8105898A JP 3900660 B2 JP3900660 B2 JP 3900660B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- operation cpu
- cpu
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
【発明の属する技術分野】
本発明は、ビット演算用CPUとワード演算用CPUを使ってシーケンス演算を行うシーケンスコントローラに関する。
【0002】
【従来の技術】
シーケンスコントローラでは、コイル命令や接点命令を処理するビット演算を実行することが多いため、ビット演算専用CPUを採用し、高速化を図っている。よって、このビット演算CPUと数値命令の実行やシステム管理を行うワード演算CPUの2つのCPUとで構成する。
【0003】
シーケンス演算を行う回路は、図3に示すように、ビット演算CPU11、ワード演算CPU12、プログラムメモリ(PM)13とデータメモリ(DM)14で構成される。
【0004】
シーケンスの実行は、それぞれのCPUがプログラムメモリ13からシーケンス命令をリードし、ビット命令はビット演算CPU11が実行し、数値命令はワード演算CPU12が実行する。命令の種類によって、それぞれのCPUが順番に処理する。
【0005】
ワード演算CPU12には、数値命令の実行の他、システム管理を司る役割もあり、ビット演算CPU11の状態を把握する必要がある。ビット演算CPU11には、ビット演算命令を実行中か停止中かを表すステータスレジスタ11Aを持ち、ワード演算CPU12はこのレジスタ11Aをビット演算CPU11からの要求時やワード演算CPU自身の演算空き時間にリードすることで、ビット演算CPU11の状態を把握する。
【0006】
【発明が解決しようとする課題】
図3に示すシーケンス演算回路は、ワード演算CPU12がシステム管理を司る役割があり、ビット演算CPU11の状態を把握する必要がある。この状態把握をビット演算CPU11のステータスレジスタ11Aをワード演算CPU12がリードすることで、ビット演算CPU11の状態を把握する。
【0007】
このステータスレジスタの内容は、図4のようにビット演算CPU11の命令実行によって変化するため、ワード演算CPU12がビット演算CPU11の実行と非同期にリードすると、リード中にデータが変化することがあり得る。
【0008】
従来のこの対策として、ビット演算CPU11がワード演算CPU12に読み出し要求信号を出力し、ビット演算CPU11はステータスレジスタ11Aの内容を固定し、ワード演算CPU12のリード中にデータが変化することを防いでいる。
【0009】
この方法は、ビット演算CPU11が演算を終了して要求信号を出力し、これを受けたワード演算CPU12は処理中の動作を中断してステータスレジスタ11Aをリードし、その後にシーケンス命令の実行をすることになる。
【0010】
このため、ワード演算CPU12のソフトウェア処理が複雑になり、ビット演算CPU11からワード演算CPU12への処理の移動に時間がかかることが問題となる。
【0011】
本発明の目的は、ビット演算CPUの状態を非同期でリードしながらシーケンス演算を確実、高速にするシーケンスコントローラを提供することにある。
【0012】
【課題を解決するための手段】
本発明は、ビット演算CPUが持つステータスレジスタの内容が、ワード演算CPUのリード中にデータが変化することを防ぐことで、ワード演算CPUから非同期にリード可能とし、ワード演算CPUのソフトウェア処理を単純化すると共に、ビット演算CPUからワード演算CPUへの処理の移動時間を高速にするものであり、以下の構成を特徴とする。
【0013】
コイル命令や接点命令を処理するビット演算CPUと、数値命令の処理やシステム管理を行うワード演算CPUとの2つのCPUで構成し、前記ワード演算CPUは前記ビット演算CPUの状態を示すステータスレジスタの内容をリードすることで該ビット演算CPUの状態を把握するシーケンスコントローラにおいて、
前記ビット演算CPUのステータスレジスタ回路は、
プログラムメモリから読み出した命令を格納する第1のフリップフロップと、
前記第1のフリップフロップの内容を一時保管する第2のフリップフロップと、
ビット演算CPUの状態を示す内容を保管しておき、この内容を前記ワード演算CPUがリード動作で読み込むための第3のフリップフロップと、
通常時は前記第1のフリップフロップの内容を選択して第3のフリップフロップに渡し、前記ワード演算CPUのリードエンド時に前記第2のフリップフロップの内容を選択して前記第3のフリップフロップに渡す第1のマルチプレクサと、
前記ワード演算CPUが前記第3のフリップフロップの内容をリード中には前記第1のマルチプレクサからの内容に代えて前記第3のフリップフロップの内容をフィードバックする第2のマルチプレクサとを備えたことを特徴とする。
【0014】
【発明の実施の形態】
図1は、本発明の実施形態を示すビット演算CPUのステータスレジスタ部の回路図であり、その動作タイミングを図2に示す。
【0015】
プログラムメモリ31は、シーケンス命令を格納するもので、ビット演算CPU11の外部のものになる。フリップフロップ32はプログラムメモリ31から読み出した命令を格納する。フリップフロップ33は後述するフリップフロップ36のためにフリップフロップ32の内容を一時的に保管する。
【0016】
マルチプレクサMUX34は、フリップフロップFF36に渡すデータをフリップフロップ32に格納している命令とフリップフロップ33に格納している命令をリードエンド信号の状態に応じて切り替える。
【0017】
ビット演算CPU11がプログラムメモリ31から命令を読み出し中に、ワード演算CPU12がステータスレジスタ11Aをリードしたとき、フリップフロップ32と33はそれぞれ次の命令の内容に変化する。
【0018】
フリップフロップ33の内容は、前回のFF32の内容を格納しているため、ワード演算CPU12のリード終了時にフリップフロップ36にフリップフロップ33の内容を送ることでフリップフロップ36の内容が1つ抜けることを防ぐ。
【0019】
マルチプレクサ35は、ワード演算CPU12がステータスレジスタ11Aをリード中にフリップフロップ36の内容が変化しないように、リード中はフリップフロップ36の内容を選択し、フィードバックする。
【0020】
フリップフロップ36は、ステータスレジスタの内容そのものであり、ワード演算CPU12はフリップフロップ36をリードすることで、ビット演算CPU11の状態を把握する。
【0021】
【発明の効果】
以上のとおり、本発明によれば、ビット演算CPUが持つステータスレジスタの内容が、ワード演算CPUのリード中にデータが変化することを防ぐことでワード演算CPUから非同期にリード可能としたため、ワード演算CPUのソフトウェア処理を単純化すると共に、ビット演算CPUからワード演算CPUへの処理の移動時間を高速にすることができる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す要部回路図。
【図2】実施形態における動作タイムチャート。
【図3】シーケンス演算回路図。
【図4】非同期リードの場合のタイムチャート。
【符号の説明】
11…ビット演算CPU
12…ワード演算CPU
13、31…プログラムメモリ
14…データメモリ
32、33、36…フリップフロップ
34、35…マルチプレクサ
Claims (1)
- コイル命令や接点命令を処理するビット演算CPUと、数値命令の処理やシステム管理を行うワード演算CPUとの2つのCPUで構成し、前記ワード演算CPUは前記ビット演算CPUの状態を示すステータスレジスタの内容をリードすることで該ビット演算CPUの状態を把握するシーケンスコントローラにおいて、
前記ビット演算CPUのステータスレジスタ回路は、
プログラムメモリから読み出した命令を格納する第1のフリップフロップと、
前記第1のフリップフロップの内容を一時保管する第2のフリップフロップと、
ビット演算CPUの状態を示す内容を保管しておき、この内容を前記ワード演算CPUがリード動作で読み込むための第3のフリップフロップと、
通常時は前記第1のフリップフロップの内容を選択して第3のフリップフロップに渡し、前記ワード演算CPUのリードエンド時に前記第2のフリップフロップの内容を選択して前記第3のフリップフロップに渡す第1のマルチプレクサと、
前記ワード演算CPUが前記第3のフリップフロップの内容をリード中には前記第1のマルチプレクサからの内容に代えて前記第3のフリップフロップの内容をフィードバックする第2のマルチプレクサとを備えたことを特徴とするシーケンスコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08105898A JP3900660B2 (ja) | 1998-03-27 | 1998-03-27 | シーケンスコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08105898A JP3900660B2 (ja) | 1998-03-27 | 1998-03-27 | シーケンスコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11282512A JPH11282512A (ja) | 1999-10-15 |
JP3900660B2 true JP3900660B2 (ja) | 2007-04-04 |
Family
ID=13735815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08105898A Expired - Fee Related JP3900660B2 (ja) | 1998-03-27 | 1998-03-27 | シーケンスコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3900660B2 (ja) |
-
1998
- 1998-03-27 JP JP08105898A patent/JP3900660B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11282512A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100766732B1 (ko) | 고속의 낮은 오버헤드의 콘텍스트 전환을 실행하는 디바이스 및 방법 | |
US9342350B2 (en) | System for selecting a task to be executed according to an output from a task control circuit | |
JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
JP3970609B2 (ja) | プロセッサシステム | |
JPH0530112A (ja) | デイジタル信号処理システムの制御方法 | |
CN114610472A (zh) | 异构计算中多进程管理方法及计算设备 | |
JPH0916409A (ja) | マイクロコンピュータ | |
JP3900660B2 (ja) | シーケンスコントローラ | |
EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
JPS6319058A (ja) | メモリ装置 | |
JPH06230985A (ja) | タスク制御回路、及びマイクロプロセッサ | |
JP2007087244A (ja) | コプロセッサ及びコンピュータシステム | |
JPS6352240A (ja) | デ−タ処理装置 | |
JP2584107B2 (ja) | リアルタイム処理装置 | |
JPS62145430A (ja) | デ−タ処理装置 | |
JP3071210B2 (ja) | タスク管理制御方式 | |
JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
JPH11143732A (ja) | マイクロコンピュータ及びエミュレータ | |
JP2001306335A (ja) | コンピュータ | |
JPS63247861A (ja) | コプロセツサ制御方法 | |
JPH02214938A (ja) | データ処理装置 | |
JPS58205258A (ja) | デ−タ処理装置 | |
JPH04230533A (ja) | 割込制御回路 | |
JPH02112054A (ja) | データ処理装置 | |
JP2000347931A (ja) | キャッシュメモリおよびキャッシュメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |