JPH04290130A - プロセッサのエラー管理方式 - Google Patents

プロセッサのエラー管理方式

Info

Publication number
JPH04290130A
JPH04290130A JP3054763A JP5476391A JPH04290130A JP H04290130 A JPH04290130 A JP H04290130A JP 3054763 A JP3054763 A JP 3054763A JP 5476391 A JP5476391 A JP 5476391A JP H04290130 A JPH04290130 A JP H04290130A
Authority
JP
Japan
Prior art keywords
error
instruction
instructions
processor
prefetch queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3054763A
Other languages
English (en)
Inventor
Naoyuki Nishimura
尚幸 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3054763A priority Critical patent/JPH04290130A/ja
Publication of JPH04290130A publication Critical patent/JPH04290130A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プロセッサのエラー管
理方式に関し、特に先読みした命令のそれぞれをプロセ
ッサのプリフェッチキューに順次格納するとともに、エ
ラー管理部で、この各命令をプリフェッチする際にエラ
ーが発生したかどうかを調べて最初にエラーが発生した
命令についてのエラー情報を保持するようにしたプロセ
ッサのエラー管理方式に関する。
【0002】近年、コンピュータシステムの性能が向上
し、命令の読込み,命令の解読および命令の実行が並行
して処理されるようになってきており、各処理の実行の
際に発生するエラーの管理も複雑なものになっている。 本発明は、このような場合のエラー管理に関するもので
ある。
【従来の技術】従来の、先読みした命令のエラー管理の
概要を、図4を用いて説明する。図において、41はプ
ロセッサ,42はエラー管理部, 43は命令実行部,
 44は命令解読部, 45はプリフェッチキューをそ
れぞれ示している。また、命令1〜命令nは先読みした
命令である。
【0003】ここで、先読みした命令1〜命令nのそれ
ぞれは、順次プリフェッチキュー45に格納されるとと
もに、エラー管理部42で、この各命令をプリフェッチ
する際にエラーが発生したかどうか、例えばパリティエ
ラーが起こっていないか,命令をプリフェッチする際に
未実装空間のメモリ領域をアクセスしていないかなどの
点がチェックされる。
【0004】そして、例えば命令5で最初にエラーが発
生したときには、この命令5のデ−タ、アドレスなどを
エラー情報としてエラー管理部42に保持し、またこの
エラー情報はプロセッサ側に送られる。
【0005】また、一般に、エラー情報としては(以前
に発生したエラーの影響を受けていない)一番最初にエ
ラーが発生した命令についてのものが重要であり、エラ
ー管理部42はこの命令5についてのエラー情報をラッ
チするようにしている。
【0006】なお、エラー情報をラッチした後、命令4
までの処理が終了してはじめて命令5の実行を行う前に
、例えばNMI(non  maskable  in
terrupt)ルーチン,エラールーチンなどの処理
に移っていく。
【0007】
【発明が解決しようとする課題】このように、従来のエ
ラー管理方式では、先読みした命令の中で、一番最初に
エラーが発生した命令についてのエラー情報をラッチし
た状態が保持されたままになっているので、この命令の
実行より先に分岐命令、例えば命令3が実行されるよう
な場合には、(実際には)実行されない命令5について
のエラー情報がエラー管理部に格納されたままというこ
とになる。
【0008】したがって、この分岐命令の実行後に新た
なエラーが発生した場合、このエラーを発生した命令を
実行したプロセッサが認識するエラーと、エラー管理部
のエラー情報とが一致しなくなり、先読みした命令のエ
ラー管理が十分に行なわれないという問題点があった。
【0009】そこで、本発明では、解読の結果が、最初
にエラーが発生した命令の実行より先に分岐命令が実行
するものであるときには、プロセッサの方からエラー管
理部のエラー情報をリセットして、実際に実行されるこ
とのない命令についてのエラー情報が、このエラー管理
部に保持されたままにならないようにすることにより、
先読みした命令に対するエラー管理の確実化を図ること
を目的とする。
【0010】
【課題を解決するための手段】図1は本発明の原理説明
図である。図において、11は、プロセッサであり、プ
リフェッチキュー12や命令解読部13などを備えてい
る。 12は、プリフェッチキューであり、先読みして求めた
命令のそれぞれが格納されている。 13は、命令解読部であり、プリフェッチキューに格納
されている命令を順次解読している。 14は、エラー管理部であり、プリフェッチキューに格
納される命令のそれぞれについてエラーが発生したかど
うかを調べて、最初にエラーが発生した命令についての
エラー情報を保持している。
【0011】そして、プロセッサ11およびエラー管理
部14での処理手順は次のようになっている。すなわち
、■プリフェッチキュー12の命令を取り出し、次のス
テップに進む。■この命令を命令解読部13で解読し、
次のステップに進む。■この命令が、分岐命令であるか
どうかを判断し、「YES 」の場合は次のステップに
進み、「NO」の場合はステップ■に進む。■プリフェ
ッチキュー12に残っている不要の命令を無効にすると
ともに、エラー管理部14のエラー情報をリセットし、
次のステップに進む。■分岐命令の内容を実行する。■
命令の内容を実行し、ステップ■に戻る。といった手順
により、最初にエラーが発生した命令に先だって分岐命
令が実行されるときには必ずエラー管理部にリセットの
指示を与えている。
【0012】
【作用】このように、プロセッサは分岐命令と認識した
場合、プリフェッチキューに残っている不要の命令を無
効にするための信号をエラー管理部にリセット信号とし
て送り、ここに保持されているエラー情報をリセットし
ている。したがって、実際に実行されることのない命令
についてのエラー情報が、このエラー管理部に保持され
たままになることはない。
【0013】
【実施例】以下、本発明の実施例を、図2〜図3を用い
て説明する。図2において、11はプロセッサ、12は
プリフェッチキュー,13は命令解読部,14はエラー
管理部, 21は演算部, 22は内部レジスタ, 2
3はバス制御部, 24はプログラムメモリ, 25は
デ−タメモリ, 26は入出力デバイス,27はエラー
管理部制御線, 28は共通バスをそれぞれ示している
【0014】ここで、先読み処理によりプログラムメモ
リ24から取り出された命令のそれぞれはプリフェッチ
キュー12に格納されるとともに、エラー管理部14に
送られて前記のようなパリティエラー,メモリの未実装
空間領域の使用などについてのチェックが行なわれ、最
初にエラーが発生する命令のエラー情報がこのエラー管
理部14に保持される。また、このエラー情報はプロセ
ッサ11に送られている。
【0015】そして、プリフェッチキュー12の格納さ
れた命令は、例えば先頭のものから順次命令解読部13
により解読され、その内容が、エラー管理部14に保持
されているエラー情報に対応した命令よりも先の実行さ
れる分岐命令であるときは、プリフェッチキュー12に
残っている不要の命令を無効にするとともに、エラー管
理部制御線27を介してエラー管理部14にリセット信
号を送っている。
【0016】また、命令解読部13により解読された命
令に基づいて、演算部21, 内部レジスタ22, バ
ス制御部23などでの所定の演算処理や、入出力デバイ
ス26, 各メモリ24, 25などの動作制御が実行
される。
【0017】図3は、プロセッサ11での各命令の処理
の様子を示す説明図である。図において、先読みした命
令1〜命令9の中、命令1から命令3まで実行され、プ
リフェッチキュー12には命令4〜命令9までが残って
いることを、また命令6は分岐命令、命令8はエラーを
発生した命令であることを示している。
【0018】そして、命令6を解読してこれが分岐命令
であると判断したプロセッサ11は以降の命令7〜命令
9を無効にし、かつエラー管理部14に送るためのリセ
ット信号を用意している。
【0019】
【発明の効果】本発明は、先読みした命令のそれぞれを
プロセッサのプリフェッチキューに順次格納するととも
に、エラー管理部で、この各命令についてエラーが発生
したかどうかを調べて最初にエラーが発生した命令につ
いてのエラー情報を保持するようにしたプロセッサのエ
ラー管理方式において、前記プリフェッチキューに格納
された命令を順次解読して、その内容が、最初にエラー
が発生した命令より先に実行される分岐命令であるとき
には、プロセッサの方から前記エラー情報をリセットす
るようにしているので、実際に実行されることのない命
令についてのエラー情報が、このエラー管理部に保持さ
れたままになることはなく、先読みした命令のエラー管
理を正確なものにすることができる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の実施例を示す説明図である。
【図3】本発明の、プロセッサでの各命令の処理の様子
を示す説明図である
【図4】従来の、先読みした命令についてのエラー管理
の概要を示す説明図である。
【符号の説明】
図1において、 11・・・プロセッサ 12・・・プリフェッチキュー 13・・・命令解読部 14・・・エラー管理部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  先読みした命令のそれぞれをプロセッ
    サのプリフェッチキューに順次格納するとともに、エラ
    ー管理部で、前記各命令をプリフェッチする際にエラー
    が発生したかどうかを調べて最初にエラーが発生した命
    令についてのエラー情報を保持するようにしたプロセッ
    サのエラー管理方式において、前記プリフェッチキュー
    に格納された命令を順次解読して、その内容が、最初に
    エラーが発生した命令より先に実行される分岐命令であ
    るときには、プロセッサは前記エラー情報をリセットし
    、実際に実行されることのない命令についてのエラー情
    報が、前記エラー管理部に保持されたままにならないよ
    うにしたことを特徴とするプロセッサのエラー管理方式
  2. 【請求項2】  前記リセットを指示する信号として、
    エラー管理部に残っている不要の命令を無効にするとき
    の指示信号を用いることを特徴とする請求項1記載のプ
    ロセッサのエラー管理方式。
  3. 【請求項3】  先読みした命令のそれぞれを格納する
    プリフェッチキューと、このプリフェッチキューに格納
    された命令を順次解読する命令解読部とを持ち、この命
    令解読部において解読した内容が、最初にエラーが発生
    した命令より先に実行される分岐命令であるときには、
    外部にその旨を示す信号を送り出す機能を備えたことを
    特徴とするプロセッサ。
JP3054763A 1991-03-19 1991-03-19 プロセッサのエラー管理方式 Withdrawn JPH04290130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3054763A JPH04290130A (ja) 1991-03-19 1991-03-19 プロセッサのエラー管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3054763A JPH04290130A (ja) 1991-03-19 1991-03-19 プロセッサのエラー管理方式

Publications (1)

Publication Number Publication Date
JPH04290130A true JPH04290130A (ja) 1992-10-14

Family

ID=12979813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3054763A Withdrawn JPH04290130A (ja) 1991-03-19 1991-03-19 プロセッサのエラー管理方式

Country Status (1)

Country Link
JP (1) JPH04290130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008217070A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd コンピュータシステム及びメモリシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008217070A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd コンピュータシステム及びメモリシステム
US8423834B2 (en) 2007-02-28 2013-04-16 Fujitsu Semiconductor Limited Computer system and memory system

Similar Documents

Publication Publication Date Title
JP5905911B2 (ja) シングルステップ実行を用いる診断コード
JP4703718B2 (ja) 選択的サブルーチンリターン構造
JPH04290130A (ja) プロセッサのエラー管理方式
JP3394854B2 (ja) 無条件ジャンプ命令処理方法並びにそのための無条件ジャンプ命令処理装置及び汎用レジスタ
JPH05216721A (ja) 電子計算機
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPH06324861A (ja) Cpu制御システム及び制御方法
US6662296B1 (en) Method and system for testing millicode branch points
JP2793386B2 (ja) 電子計算機の演算エラー情報保持装置
JPS59172044A (ja) 命令制御方式
JP2806690B2 (ja) マイクロプロセッサ
JP2503223B2 (ja) 先行制御方式
JP2871429B2 (ja) 暴走監視機能を有するプロセッサ
JP2786215B2 (ja) 再開処理制御方式
JPH0248733A (ja) 情報処理装置
JPH0752402B2 (ja) データ処理装置
JPH0241770B2 (ja)
JPS6221131B2 (ja)
JP2856703B2 (ja) プロセッサ
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH0471219B2 (ja)
JPH0795288B2 (ja) マイクロコンピュータ
JPH06149614A (ja) 命令実行装置
JPH0435779B2 (ja)
JPS61112240A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514