JP5905911B2 - シングルステップ実行を用いる診断コード - Google Patents
シングルステップ実行を用いる診断コード Download PDFInfo
- Publication number
- JP5905911B2 JP5905911B2 JP2013558495A JP2013558495A JP5905911B2 JP 5905911 B2 JP5905911 B2 JP 5905911B2 JP 2013558495 A JP2013558495 A JP 2013558495A JP 2013558495 A JP2013558495 A JP 2013558495A JP 5905911 B2 JP5905911 B2 JP 5905911B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- diagnostic
- type
- processor
- exception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 65
- 238000012545 processing Methods 0.000 claims description 62
- 230000004044 response Effects 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 8
- 238000013500 data storage Methods 0.000 claims description 7
- 230000009471 action Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 5
- 238000002405 diagnostic procedure Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims 2
- 238000003745 diagnosis Methods 0.000 claims 1
- 101100494729 Syncephalastrum racemosum SPSR gene Proteins 0.000 description 19
- 230000008859 change Effects 0.000 description 6
- 208000011580 syndromic disease Diseases 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 3
- 238000011010 flushing procedure Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3632—Software debugging of specific synchronisation aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
ループ
LDREX R5、 [R1] ; ロック(排他ロード)を読み取る
CMP R5、 #0 ; 0であるかをチェックする
STREXEQ R5、 R0、 [R1] ; 新しい値を格納することを試みる
CMPEQ R5、 #0 ; 格納が成功したかを検査する
BNE ループ ; そうでない場合には再試行する
本発明は、ほんの一例として、添付の図面に例示されるように本発明の実施形態を参照して、更に記載される。
ループ
LDREX R5、 [R1] ; ロック(排他ロード)を読み取る
CMP R5、 #0 ; 0かどうかをチェックする
STREXEQ R5、 R0、 [R1] ; 新しい値を格納することを試みる
CMPEQ R5、 #0 ; 格納が成功したかどうかを検査する
BNE ループ ; そうではない場合、再試行する
ループ
LDREX R5、 [R1] ; ロック(排他ロード)を読み取る
CMP R5、 #0 ; 0(セマフォがフリーである)かどうかを
チェックする
BNE SomethingElse ; そうではない場合、何か他のことをする
STREX R5、 R0、 [R1] ; 新しい値を格納することを試みる
CMP R5、 #0 ; 格納が成功したかどうかを検査する
BNE ループ ; そうではない場合、再試行する
Claims (36)
- 命令ストリームを処理するプロセッサを診断する方法であって、
(i)前記命令ストリームからの単一命令が実行されるように、シングルステップモードにおいて実行するように前記プロセッサを制御することであって、前記プロセッサは、前記単一命令が、少なくとも1つの既定種類の命令の1つであるかどうかを判断し、データストレージ位置に種類インジケータを格納し、前記プロセッサが前記単一命令を処理した後に診断例外に応答する、前記プロセッサを制御することと、
(ii)前記データストレージ位置内に格納された前記種類インジケータにアクセスすることを含む前記診断例外の後に続く診断動作を実行することと、
(iiia)前記単一命令が前記既定種類の1つではなかったことを示す前記種類インジケータに応答して、次の単一命令が、前記診断例外から戻ると実行されるように、前記シングルステップモードにおける命令を実行し続けるように前記プロセッサを制御することと、
(iiib)前記単一命令が前記少なくとも1つの既定種類の1つであったことを示す前記種類インジケータに応答して、前記シングルステップモードを出て、次に実行されるべき前記命令ストリーム内の命令を、後に診断例外が続く単一命令として実行することなく、実行するように前記プロセッサを制御することと、を含む、方法。 - 前記ステップ(iiib)は、前記診断例外から戻ると、前記命令ストリーム内の複数の命令を実行するように前記プロセッサを制御することを含む、請求項1に記載の方法。
- 前記複数の命令は、前記命令ストリーム内の前記実行された単一命令に続く複数の命令を備える、請求項2に記載の方法。
- 前記複数の命令は、前記命令ストリーム内の前記実行された単一命令に続く複数の命令であって前記単一命令を含む複数の命令を備える、請求項2に記載の方法。
- 前記複数の命令が、少なくとも1つのブレークポイントに達するまで実行されるように、前記単一命令が、前記命令ストリーム内の前記少なくとも1つのブレークポイントを設定する前記少なくとも1つの既定種類の1つであったことを示す前記種類インジケータに応答して、もし他の例外が前記複数の命令の実行の間に受信されないならば、前記少なくとも1つのブレークポイントに達したことに応答してブレークポイント診断例外に応答する更なるステップを含む、請求項2〜4のいずれか一項に記載の方法。
- 前記ステップ(iiib)は、前記命令ストリーム内の前記実行された単一命令および少なくとも1つの後の命令をエミュレートすることと、次いで、エミュレートされた前記少なくとも1つの後の命令の後に続く前記命令ストリーム内の命令から前記シングルステップモードを開始するよう前記プロセッサを制御することと、を含む、請求項1に記載の方法。
- 前記データストレージ位置内に格納された前記種類インジケータは、前記命令が前記既定種類の1つであったこと、または前記命令が前記既定種類の1つではなかったこと、あるいは前記命令が未知の種類のものであることを示し、前記種類インジケータにアクセスする前記ステップにおいて、前記種類インジケータが、前記命令が未知の種類のものであることを示すことが判断される場合、前記単一命令を検査し、前記単一命令が前記既定種類のものであるかを判断する追加的ステップが、実行される、請求項1〜6のいずれかに記載の方法。
- 前記種類インジケータは2つのインジケータ値を備え、第1の値は、前記命令が、前記既定種類のものであるか、または前記既定種類のものではないかを示し、第2の値は、前記第1の値が有効であるかどうかを示し、無効である前記第2の有効値は、前記命令が前記未知の種類のものであることを示す、請求項7に記載の方法。
- 前記種類インジケータは、応答した診断例外の種類の表示を更に備える、請求項7に記載の方法。
- 前記方法は、単一命令ステップ診断方法が実行されることを示す単一命令ステップ制御値を設定し、前記命令ストリーム内の単一命令が、次の診断例外に応答する前に実行されることを示すステップインジケータ値を設定する最初のステップを含む、請求項1〜9のいずれかに記載の方法。
- ゼロ命令が、次の診断例外に応答する前に実行されることを示す前記ステップインジケータ値に応答して、前記種類インジケータは、前記診断例外に応答すると未知の種類に設定される、請求項7〜9のいずれか一項に従属する場合の請求項10に記載の方法。
- 前記次の診断例外に応答する前の前記プロセッサのフラッシュ状態に応答して、前記種類インジケータは、前記実行された命令が前記未知の種類のものであることを示すように設定される、請求項7〜9のいずれか一項に従属する場合の請求項10に記載の方法。
- 前記命令ストリーム内の少なくとも1つの後の命令が別々に実行し得るように、前記既定種類は、例外へ入るまたは例外から戻ると例外ハンドラによって実行される動作が、前記プロセッサを備える装置の状態を変更する命令の種類を含む、請求項1〜12のいずれかに記載の方法。
- 前記少なくとも1つの既定種類の命令の1つは、ロック位置にアクセスする命令を含み、前記ロック位置はロック値とクリア値とのうちの1つを格納し、前記クリア値は、プロセッサが既定ストレージ位置に書き込むことができることを示し、前記ロック値は、前記ロック値を格納したプロセッサのための前記既定ストレージ位置への排他書き込みアクセスを示す、請求項13に記載の方法。
- 請求項1〜14のいずれか一項に記載の方法におけるステップを実行するために、データ処理装置によって実行されるときに前記データ処理装置を制御するコンピュータプログラムを格納するためのコンピュータプログラム製品。
- 命令ストリームを処理するプロセッサを解析するための診断装置であって、
前記診断装置は、
制御信号を前記プロセッサに出力するための出力、およびデータを前記プロセッサから受信するための入力と、
診断動作を実行するための診断回路と、を備え
前記診断回路は、前記命令ストリーム内の単一命令が実行され、次いで、診断例外に応答するように、前記プロセッサがシングルステップモードにおいて実行するためのものであることを示すインジケータ値を設定するために、制御信号を前記プロセッサに出力するように構成され、
前記診断回路は、前記実行された単一命令が、少なくとも1つの既定種類の命令の1つであったかどうかを示す種類インジケータを格納するためにストレージ位置にアクセスするように構成され、
前記実行された単一命令が前記既定種類の1つではなかったことを示す前記種類インジケータに応答して、次の単一命令が、前記診断例外から戻ると実行されるように、前記診断回路は、前記シングルステップモードにおける命令を実行し続けるために前記プロセッサを制御するように構成され、
前記実行された単一命令が前記少なくとも1つの既定種類の1つであったことを示す前記種類インジケータに応答して、前記診断回路は、前記シングルステップモードを出て、次に実行されるべき前記命令ストリーム内の命令を、後に診断例外が続く単一命令として実行することなく、実行するように前記プロセッサを制御するように構成される、診断装置。 - 前記実行された単一命令が、前記少なくとも1つの既定種類の1つであったことを示す前記種類インジケータに応答して、前記診断回路は、前記診断例外から戻ると、前記命令ストリーム内の複数の命令を実行するために、前記プロセッサを制御するように構成される、請求項16に記載の診断装置。
- 前記複数の命令は、前記命令ストリームにおいて前記実行された単一命令の後に続く複数の命令を備える、請求項17に記載の診断装置。
- 前記複数の命令は、前記命令ストリームにおいて前記実行された単一命令の後に続く複数の命令であって、前記単一命令を含む複数の命令を備える、請求項17に記載の診断装置。
- 前記診断回路は、前記実行された命令が前記少なくとも1つの既定種類の1つであったことを示す前記種類インジケータに応答して、前記複数の命令の後に前記命令ストリーム内にブレークポイントを設定するように、構成される、請求項17〜19のいずれか一項に記載の診断装置。
- 前記診断回路は、前記命令ストリームにおける前記実行された単一命令および少なくとも1つの後の命令をエミュレートし、エミュレートされた前記少なくとも1つの後の命令に続く命令から前記シングルステップモードを開始するよう制御信号を前記プロセッサに出すように構成される、請求項16に記載の診断装置。
- 前記データストレージ位置内に格納された前記種類インジケータは、前記命令が前記既定種類の1つであったこと、または前記命令が前記既定種類の1つではなかったこと、あるいは、前記命令が未知の種類のものであることを示し、前記診断回路は、前記種類が未知であることを示す前記種類インジケータに応答して、前記プロセッサに前記実行される単一命令を要求し、前記命令から前記種類を判断するように、構成される、請求項16〜21のいずれか一項に記載の診断装置。
- 前記種類インジケータは2つのインジケータ値を備え、第1の値は、前記既定種類であることまたは前記既定種類ではないことを示し、第2の有効値は、前記第1の値が有効であるかどうかを示し、無効である前記第2の有効値は、前記命令が未知の種類のものであることを示す、請求項16〜22のいずれか一項に記載の診断装置。
- 前記種類インジケータは、応答した診断例外の種類の表示を更に備える、請求項16〜22のいずれか一項に記載の診断装置。
- 命令ストリームを処理するためのプロセッサと、前記プロセッサを解析するための請求項16〜24のいずれか一項に記載の診断装置と、を備える、データ処理装置。
- 前記種類インジケータを格納するためのストレージ位置を備え、前記プロセッサは、前記命令ストリームからの前記単一命令を実行することに応答して、前記単一命令が少なくとも1つの既定種類の1つであるかどうかを判断し、前記単一命令が前記既定種類のものであるか否かを示す種類インジケータを格納するように構成される、請求項25に記載のデータ処理装置。
- 前記プロセッサは、前記単一命令の1つの実行の後に前記診断例外以外の例外に応答することに応答して、前記実行された命令が未知の種類のものであることを示すために前記種類インジケータを設定するように、構成される、請求項25または26に記載のデータ処理装置。
- 前記診断装置は、単一命令ステップ診断方法を実行し、前記方法を実行するときに、前記単一命令ステップ診断方法が実行されることを示す単一命令ステップ制御値を設定し、前記命令ストリームにおける単一命令が、次の診断例外に応答する前に実行されることを示すステップインジケータ値を設定するように構成される、請求項25〜27のいずれか一項に記載のデータ処理装置。
- 前記プロセッサは、前記単一命令の1つの実行の後に応答する前記診断例外以外の例外に応答して、ゼロ命令を示す前記ステップインジケータ値を設定するように、構成され、前記例外から戻ると、前記ステップインジケータ値に応答して、全く命令が実行されず、前記プロセッサが保留になっている診断例外に応答するように、構成される、請求項28に記載のデータ処理装置。
- 前記少なくとも1つの既定種類の命令の1つは、ロック位置にアクセスする命令を含み、前記ロック位置は、ロック値とクリア値とのうちの1つを格納し、前記クリア値は、プロセッサが既定ストレージ位置に書き込むことができることを示し、前記ロック値は、前記ロック値を格納したプロセッサのための前記既定ストレージ位置への排他書き込みアクセスを示す、請求項25〜29のいずれか一項に記載のデータ処理装置。
- データを処理するためのプロセッサと、制御データを格納するための複数のストレージ位置とを備える、データ処理装置であって、
前記ストレージ位置の少なくとも1つはシングルステップモード制御値を格納し、前記データ処理装置は、各命令の実行後に診断例外に応答するように、シングルステップモードにおける命令ストリームからの前記命令を実行するように設定された前記シングルステップモード制御値に応答するよう構成され、
前記プロセッサは、前記シングルステップモード制御値が設定されるときに、前記プロセッサによって実行される前記各命令について前記命令が少なくとも1つの既定種類の1つであろうかどうかを判断し、種類インジケータを前記ストレージ位置の1つの中に格納するように構成され、前記種類インジケータは、前記命令が前記既定種類の1つであったこと、または前記命令が前記既定種類の1つではなかったこと、あるいは前記命令が未知の種類のものであることを示す、データ処理装置。 - 前記種類インジケータの格納装置は、2つの値用の格納装置を備え、第1の値は、前記種類が前記既定種類のものであるか否かを示し、第2の値は、前記第1の値が有効であるか否かを示し、前記未知の種類は、前記第1の値が無効であることを示す前記第2の値によって表わされる、請求項31に記載のデータ処理装置。
- 前記種類インジケータは、応答した診断例外の種類の表示を更に備える、請求項31に記載のデータ処理装置。
- 前記データ処理装置は、前記次の診断例外に応答する前の前記プロセッサのフラッシュ状態に応答して、前記実行された命令が前記未知の種類のものであることを示すために前記種類インジケータを設定するように、構成される、請求項31〜33のいずれか一項に記載のデータ処理装置。
- 前記ストレージ位置の1つは、1またはゼロ命令が、次の診断例外に応答する前に実行されることを示すステップインジケータ値を格納するように構成され、前記データ処理装置は、ゼロである前記ステップインジケータ値に応答して前記診断例外に応答すると、前記種類インジケータを前記未知の種類に設定するように構成される、請求項31〜34のいずれか一項に記載のデータ処理装置。
- 前記既定種類は、前記命令ストリーム内の後の命令が別々に実行され得るように、例外へ入るまたは例外から戻ると例外ハンドラによって実行される動作が、前記処理装置の状態を変更する命令の種類を含む、請求項30〜34のいずれか一項に記載のデータ処理装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1104254.6A GB2489000B (en) | 2011-03-14 | 2011-03-14 | Diagnosing code using single step execution |
GB1104254.6 | 2011-03-14 | ||
PCT/GB2012/050232 WO2012123706A1 (en) | 2011-03-14 | 2012-02-03 | Diagnosing code using single step execution |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014508367A JP2014508367A (ja) | 2014-04-03 |
JP5905911B2 true JP5905911B2 (ja) | 2016-04-20 |
Family
ID=43980928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558495A Active JP5905911B2 (ja) | 2011-03-14 | 2012-02-03 | シングルステップ実行を用いる診断コード |
Country Status (10)
Country | Link |
---|---|
US (2) | US8839038B2 (ja) |
EP (1) | EP2686772B1 (ja) |
JP (1) | JP5905911B2 (ja) |
KR (1) | KR102025078B1 (ja) |
CN (2) | CN103430158B (ja) |
GB (1) | GB2489000B (ja) |
IL (1) | IL227769A (ja) |
MY (1) | MY158480A (ja) |
TW (1) | TWI544410B (ja) |
WO (1) | WO2012123706A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2489000B (en) * | 2011-03-14 | 2019-09-11 | Advanced Risc Mach Ltd | Diagnosing code using single step execution |
US9378164B2 (en) * | 2011-12-22 | 2016-06-28 | Intel Corporation | Interrupt return instruction with embedded interrupt service functionality |
GB2517494B (en) * | 2013-08-23 | 2021-02-24 | Advanced Risc Mach Ltd | Handling time intensive instructions |
US9411542B2 (en) * | 2014-02-21 | 2016-08-09 | Analog Devices Global | Interruptible store exclusive |
WO2016014081A1 (en) * | 2014-07-25 | 2016-01-28 | Hewlett-Packard Development Company, L.P. | Exception handling predicate register |
GB2535213B (en) | 2015-02-13 | 2021-10-06 | Advanced Risc Mach Ltd | An apparatus and method for controlling debugging of program instructions including a transaction |
GB2535212B (en) | 2015-02-13 | 2021-08-04 | Advanced Risc Mach Ltd | An apparatus and method for controlling debugging of program instructions including a transaction |
WO2016162802A1 (en) * | 2015-04-10 | 2016-10-13 | Oxford University Innovation Limited | Computer-aided tracking and motion analysis with ultrasound for measuring joint kinematics |
WO2017109442A1 (en) * | 2015-12-22 | 2017-06-29 | Arm Limited | A method, apparatus and system for diagnosing a processor executing a stream of instructions |
CN106371996B (zh) * | 2016-09-07 | 2019-05-28 | 东信和平科技股份有限公司 | 一种断电测试方法及系统 |
CN114185324B (zh) * | 2021-10-25 | 2024-04-02 | 华能澜沧江水电股份有限公司 | 自动发电控制程序的异常点检测方法、装置及计算机设备 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376028A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 仮想計算機システムにおける命令ステツプ実行制御方式 |
US4819234A (en) * | 1987-05-01 | 1989-04-04 | Prime Computer, Inc. | Operating system debugger |
US5050168A (en) * | 1989-12-29 | 1991-09-17 | Paterson Timothy L | Test coverage analyzer |
JP3205841B2 (ja) * | 1991-10-25 | 2001-09-04 | 株式会社日立製作所 | データ処理装置 |
US5621886A (en) * | 1995-06-19 | 1997-04-15 | Intel Corporation | Method and apparatus for providing efficient software debugging |
US5790843A (en) * | 1996-09-19 | 1998-08-04 | International Business Machines Corporation | System for modifying microprocessor operations independently of the execution unit upon detection of preselected opcodes |
US5938778A (en) * | 1997-11-10 | 1999-08-17 | International Business Machines Corporation | System and method for tracing instructions in an information handling system without changing the system source code |
JP2000076095A (ja) * | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体 |
CN1148656C (zh) * | 1999-09-07 | 2004-05-05 | 皇家菲利浦电子有限公司 | 面向线程的调试 |
US7000191B2 (en) * | 2000-08-07 | 2006-02-14 | Siemens Aktiengesellschaft | Flowchart programming for industrial controllers, in particular motion controllers |
US6986026B2 (en) * | 2000-12-15 | 2006-01-10 | Intel Corporation | Single-step processing and selecting debugging modes |
GB0124563D0 (en) * | 2001-10-12 | 2001-12-05 | Siroyan Ltd | Debug exception registers |
US7350110B2 (en) * | 2002-01-14 | 2008-03-25 | International Business Machines Corporation | Method and system using hardware assistance for continuance of trap mode during or after interruption sequences |
JP3982353B2 (ja) | 2002-07-12 | 2007-09-26 | 日本電気株式会社 | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
US7062684B2 (en) * | 2002-12-19 | 2006-06-13 | International Business Machines Corporation | Enabling tracing of a repeat instruction |
US20050028036A1 (en) * | 2003-07-30 | 2005-02-03 | Kohsaku Shibata | Program debug apparatus, program debug method and program |
US7356735B2 (en) * | 2004-03-30 | 2008-04-08 | Intel Corporation | Providing support for single stepping a virtual machine in a virtual machine environment |
US7277998B1 (en) | 2004-08-12 | 2007-10-02 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
JP4537908B2 (ja) | 2005-03-29 | 2010-09-08 | 株式会社東芝 | プロセッサ、メモリ、コンピュータシステムおよびシステムlsi |
US7882339B2 (en) * | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
US20070168729A1 (en) | 2005-12-06 | 2007-07-19 | Mediatek Inc. | System and method for testing and debugging electronic apparatus in single connection port |
US7996835B2 (en) * | 2006-10-10 | 2011-08-09 | International Business Machines Corporation | System, method and program for managing communication with multiple configurations for virtual machine |
US7853834B2 (en) * | 2007-01-30 | 2010-12-14 | Freescale Semiconductor, Inc. | Instruction-based timer control during debug |
US7823022B2 (en) * | 2007-02-20 | 2010-10-26 | Red Hat, Inc. | Methods and systems for first occurence debugging |
US7827391B2 (en) * | 2007-06-26 | 2010-11-02 | International Business Machines Corporation | Method and apparatus for single-stepping coherence events in a multiprocessor system under software control |
US8261240B2 (en) * | 2008-01-15 | 2012-09-04 | Microsoft Corporation | Debugging lazily evaluated program components |
US7992043B2 (en) * | 2008-10-22 | 2011-08-02 | International Business Machines Corporation | Software debugger for packets in a network on a chip |
US8429622B2 (en) * | 2010-04-15 | 2013-04-23 | Oracle International Corporation | Business process debugger with parallel-step debug operation |
US20120102469A1 (en) * | 2010-10-22 | 2012-04-26 | International Business Machines Corporation | Deterministic application breakpoint halting by logically relating breakpoints in a graph |
TW201235833A (en) * | 2011-02-16 | 2012-09-01 | Ind Tech Res Inst | System and method for multi-core synchronous debugging of a multi-core platform |
GB2489000B (en) * | 2011-03-14 | 2019-09-11 | Advanced Risc Mach Ltd | Diagnosing code using single step execution |
US8522213B2 (en) * | 2011-05-12 | 2013-08-27 | International Business Machines Corporation | Debugger and debugging methods using breakpoints conditioned on the static identity of data |
-
2011
- 2011-03-14 GB GB1104254.6A patent/GB2489000B/en active Active
-
2012
- 2012-02-03 CN CN201280013329.0A patent/CN103430158B/zh active Active
- 2012-02-03 EP EP12704111.9A patent/EP2686772B1/en active Active
- 2012-02-03 CN CN201710550482.1A patent/CN107577593B/zh active Active
- 2012-02-03 KR KR1020137025702A patent/KR102025078B1/ko active IP Right Grant
- 2012-02-03 JP JP2013558495A patent/JP5905911B2/ja active Active
- 2012-02-03 MY MYPI2013701495A patent/MY158480A/en unknown
- 2012-02-03 WO PCT/GB2012/050232 patent/WO2012123706A1/en unknown
- 2012-02-14 US US13/372,829 patent/US8839038B2/en active Active
- 2012-02-16 TW TW101105114A patent/TWI544410B/zh active
-
2013
- 2013-08-01 IL IL227769A patent/IL227769A/en active IP Right Grant
-
2014
- 2014-07-31 US US14/448,038 patent/US9201749B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8839038B2 (en) | 2014-09-16 |
US20140344621A1 (en) | 2014-11-20 |
CN103430158B (zh) | 2017-08-04 |
CN107577593A (zh) | 2018-01-12 |
MY158480A (en) | 2016-10-14 |
GB201104254D0 (en) | 2011-04-27 |
IL227769A (en) | 2015-03-31 |
TW201237749A (en) | 2012-09-16 |
KR20140013005A (ko) | 2014-02-04 |
TWI544410B (zh) | 2016-08-01 |
US9201749B2 (en) | 2015-12-01 |
GB2489000A (en) | 2012-09-19 |
WO2012123706A1 (en) | 2012-09-20 |
JP2014508367A (ja) | 2014-04-03 |
CN103430158A (zh) | 2013-12-04 |
US20120239913A1 (en) | 2012-09-20 |
EP2686772A1 (en) | 2014-01-22 |
CN107577593B (zh) | 2021-07-06 |
IL227769A0 (en) | 2013-09-30 |
EP2686772B1 (en) | 2018-11-28 |
GB2489000B (en) | 2019-09-11 |
KR102025078B1 (ko) | 2019-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
JP5788370B2 (ja) | プロセッサ命令セット動作モードを比較するデバッグ回路 | |
JP4094724B2 (ja) | ソフトウェアをデバッグする際に例外を識別するための装置および方法 | |
US6708326B1 (en) | Method, system and program product comprising breakpoint handling mechanism for debugging and/or monitoring a computer instruction sequence | |
KR20070109432A (ko) | 커널 인지 디버깅 장치 및 방법 | |
US20040030870A1 (en) | Software breakpoints with tailoring for multiple processor shared memory or multiple thread systems | |
US7793160B1 (en) | Systems and methods for tracing errors | |
KR20200088760A (ko) | 체크섬 생성 | |
JPH11110255A (ja) | ソフトウェアをデバッグするための装置および方法 | |
US20090006934A1 (en) | Triggering diagnostic operations within a data processing apparatus | |
US10747647B2 (en) | Method, apparatus and system for diagnosing a processor executing a stream of instructions | |
JP2646957B2 (ja) | キャッシュ内蔵マイクロプロセッサ及びそのトレースシステム | |
JPH0528002A (ja) | マイクロプロセツサ | |
JP3068578B2 (ja) | インサーキットエミュレータおよび飽和演算処理方法 | |
JP2786215B2 (ja) | 再開処理制御方式 | |
Zhou et al. | A. Summary of the Work | |
JPH0581068A (ja) | デバツグ支援装置 | |
JPS6240550A (ja) | プログラムデバツク装置 | |
JPH0378849A (ja) | 診断機構を有するキャッシュ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5905911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |