JPS6240550A - プログラムデバツク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、プログラムデバッグ装置に関し、特に少量の
ハードウェアを付加するのみで、プログラムのデバッグ
が可能なデバッグ装置に関するものである。

〔発明の背景〕

従来、ソフトウェアの開発時に行われるデバッグ処理に
おいては、ソフトウェア中に含まれるバグ（虫）のため
、主記憶装置内のデータが破壊されたり、あるいは汎用
レジスタの内容が破壊されて、プログラムが暴走したり
、またはプログラムが異常停止したりすることが多い。

このような場合に。

破壊の原因を探索する方法としては、次のようなものが
ある。

（ａ）プログラム割込みを起こして、スーパバイザによ
りトレースさせる方法・・・異常停止時に主記憶装置の
データを記録してメモリ・ダンブリストを得ることによ
り、メモリ破壊エリアを検出し、この内容に従ってプロ
グラム状態１（ＰＳＷ）に事象監視動作を指定する。監
視させる動作としては、例えば主記憶装置のデータの更
新、または汎用レジスタの内容更新等である。指定され
た事象が発生すると、これらの事象を生じさせた命令番
地を主記憶装置の固定領域に書込んで、プログラム割込
みを発生させ、スーパバイザのトレース機能を起動させ
る。スーパバイザは、主記憶装置の固定領域に書込まれ
た内容（命令番地）をトレースし、このトレース内容に
よりデバッグを行う。

このようにして、ソフトウェア・デバッグを行うことが
できる。

しかし、事象発生時に割込みを発生させて、スーパバイ
ザによる事象の記録を行わせるため、スーパバイザにバ
グが含まれていたときには、正確なデバッグができない
、つまり、この方法はスーパバイザを含めたデバッグに
は使用できないという問題がある。

（ｂ）メモリ破壊エリアのアドレスで停止させる方法・
・・・アドレス停止機能を備えている場合には、メモリ
破壊エリアのアドレスを指定し、そのアドレスに対する
メモリ書込みが行われたとき。

プログラムを停止させて、メモリの破壊原因を判定する
。この種の破壊原因ｖＡ索方法には、例えば、デバッグ
等に必要な論理アドレスを比較アドレスレジスタにセッ
トし、論理アドレスから芙アドレスへの変換時に、主記
憶装置をアクセスするアドレスと比較アドレスレジスタ
の内容とを比較して、一致したとき、比較停止を行う方
法（特開昭５９−２１１１４９号公報参照）や、デバッ
グに必要な複数のアドレス比較回路を設け、チェック開
始番地と終了番地間の入出力データを記録して、プログ
ラム・デバッグ中に生じたメモリのＭｉ壊箇所を検出す
る方法（特開昭５９−２２６９５５号公報参照）等があ
る。

しかし、同じエリアの書込みでも、正常な書込みがあっ
た後に、異常な書込みが起こる等、異常な書込みが稀に
しか発生しない場合には、毎回停止させながらデータの
内容を確認することが煩わしくなり、異常を検出できる
までにかなりの時間が要するという問題がある。

〔発明の目的〕

本発明の目的は、このような従来の間層を改善し、メモ
リ破壊やレジスタ破壊の原因およびプログラム異常箇所
を短時間で検出でき、かつ比較的少量の回路の追加のみ
でプログラム・デバッグを行うことができるプログラム
・デバッグ装置を提供することにある。

［発明の概要］ 上記目的を達成するため、本発明のプログラム・デバッ
グ装置は、事象を監視すべきアドレスを設定する監視ア
ドレス記憶手段と、該監視アドレスに対応する主記憶装
置または任意の汎用レジスタの内容を保持する監視デー
タ記憶手段と、上記事象の発生回数分だけ該事象発生命
令の格納番地を記憶する手段とを有し、各命令の実行完
了ごとにアドレス監視ルーチンに分岐して上記監視アド
レス記憶手段ののアドレスに対応する主記憶装置または
汎用レジスタの内容を読み出し、該内容と上記監視デー
タ記憶手段の内容とを比較し、比較結果が一致すれば９
次の命令実行ルーチンに不一致であれば、該命令の格納
番地を上記格納番地記憶手段に記憶して、次の命令実行
ルーチンに分岐することに特徴がある。

〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示すプログラム・デバッ
グ装置のブロック図である。

第１図において、１は論理演算、加減１１！除演算を行
う演算器、２はデバッグの対象となるプログラムやスー
パバイザ等を記憶する主記憶装置、３は主記憶装置をア
クセスするアドレスを保持するアドレスレジスタ、４は
主記憶装置への書込みデータ、または読出しデータを保
持するメモリバッファレジスタ、５は事象監視開始命令
により設定される監視アドレスを保持する監視アドレス
レジスタ、６は監視アドレスに対応する主記憶装置２の
内容を保持するか、または汎用レジスタ１６の内容を保
持する監視データレジスタ、１７は事象内容を選択する
事象内容レジスタ、１８はワークレジスタである。これ
らの中で、本発明により新しく設けられたものは、監視
データレジスタ６であり、僅かなハードウェアの追加と
新しい命令を使用することにより、プログラム・デバッ
グ機能を実現している。すなわち、本発明のプログラム
。

デバッグ装置は、事象監視開始命令により監視すべきア
ドレスが設定される監視アドレスレジスタ５の他に、新
しく上記監視アドレスに対応する主記憶装置の内容を保
持する監視データレジスタ６と、主記憶装置ＩＦ５内の
プリフィクスエリアを利用して、事象監視開始命令によ
り設定された事象発生回数分の事象発生命令番地を記録
できるようにし、各命令実行完了時点ごとに事象監視ル
ーチンに分岐して、監視アドレスレジスタ５のアドレス
に対応する主記憶装置の内容を読み出し、その内容と監
視データレジスタ６の内容とを比較して、一致していれ
ば、次の命令実行ルーチンに分岐し。

不一致であれば、命令格納番地を記録して、次の命令実
行ルーチンへ分岐する処理を、事象監視停止命令まで続
けることにより、主記憶装置！２の内容を更新した命令
番地を、事象監視停止命令で指定した番地に書き込んで
、どの命令で破壊したかを即時に認識することができる
ようにする。

第２図は、第１図における主記憶装置とメモリバッファ
レジスタの周辺の詳細ブロック図である。

１５は命令カウンタ、１３は制御記憶装置アドレスレジ
スタ、１４は制御記憶装置、７は制御記憶装置ｉ１４か
ら読み出されたマイクロ命令を格納するマイクロ命令レ
ジスタ、２０゛はマイクロプログラムの制御順序を指定
するマイクロプログラムシーケンサであって、その他の
回路は第１図に示したものと同じである。主記憶装［２
に格納されているプログラムの命令は、命令カウンタ１
５が指定する番地から順次読み出され、メモリバッファ
レジスタ４に移される。メモリバッファレジスタ４に格
納された命令の操作部（オペコード）は制御記憶装置ア
ドレスレジスタ１３に入力されるとともに、マイクロプ
ログラムシーケンサ２０により選択されたアドレスもア
ドレスレジスタ１３に入力される。これらの一方が選択
されて制御記憶装［（Ｃ８）１４のアドレスとなる。制
御記憶装置１４から読み出されたマイクロ命令は、制御
記憶データレジスタフに格納され、格納されたマイクロ
命令のマイクロ操作部は各種制御信号となって各部の制
御を行い、プログラムが指定する！３１＆行う、一方、
レジスタ７のアドレス部の内容はマイクロプログラムシ
ーケンサ２０に入力され、ここで制御記憶装置１４をア
クセスするための次のアドレスが選択・指定される。こ
のように、主記憶装！！２に格納されている各機械命令
に対して、各々マイクロ命令が対応して制御記憶装置１
４に格納されている。また、メモリバッファレジスタ４
にセットされた機械命令の操作部からオペコードブラン
チアドレスが制御記憶装置アドレスレジスタ１３に入力
されるとともに、マイクロプログラムシーケンサ２０か
らのアドレスも入力され。

いずれか一方が選択されて、制御記憶装置アドレスとな
る。また、メモリバッファレジスタ４のアドレス部は、
アドレスレジスタ３に移されて、命令カウンタ１５から
の内容と競合関係となり、いずれか一方が主記憶装置２
の次のアドレスとなる。

第１図では、命令カウンタ１５および制御記憶装置アド
レスレジスタ１３以下のマイクロプログラム制御部は、
記載が省略されている。

第３図は、第２図におけるマイクロプログラムシーケン
サの詳細ブロック図である。

第３図において、７は制御記憶装置Ｉ　ＣＣ８，＠示省
略）から読み出されたマイクロ命令を格納する制御記憶
データレジスタ、８は次のマイクロ命令を読み出す制御
記憶装置アドレスを選択するデコーダ、９はマイクロ命
令分岐を発生させる事象監視分岐発生回路および他の割
込み発生回路を集めた割込み発生回路、１０は次のマイ
クロ命令を読み出すためのマイクロプログラムカウンタ
、１１は＋１加算器、１２はマイクロプログラムカウン
タ１０の内容と、メモリバッファレジスタ４に読み出さ
れた命令の操作部に含まれたブランチアドレスと、制御
記憶データレジスタフにセットされたマイクロ命令が指
定するブランチアドレスのうちのいずれか１つを、デコ
ーダ８の指定により選択するセレクタである。なお、第
２図では、メモリバッファレジスタ４からのオベコード
プランチアドレスが直接制御記憶装置アドレスレジスタ
１３に入力しているが、第３図では、オペコードブラン
チアドレスがシーケンサ２０内のセレクタ１２に入力し
ている。いずれでも結果は、同じである。第３図におい
ては、フリップフロップで構成された割込み発生回路９
が新たに設けられた部分であり、少量のハードウェアの
追加のみで実現される。第３図のマイクロプログラムシ
ーケンサは、制御記憶装［Ｉ４をアクセスする次のアド
レスを決定するため、シーケンサ内部のマイクロプログ
ラムカウンタ１０の内容か、マイクロプログラム制御部
内のマイクロ命令レジスタ７のブランチアドレスか１機
械語命令で格納されたメモリバッファレジスタ４のオペ
コードブランチアドレスか、３段階の中からいずれか１
つを選択する。

第４図は、本発明により使用される事象監視開始命令お
よび事象監視停止命令の形式を示す図である。

事象監視開始命令は、第４図（Ｌ）に示すように、命令
コード部（ｏｐ）、命令制御ビット部（ａ）、第１アト
１７　ス部（ＯＰ　Ａ　１　）、第２アドレＸ部（ＯＰ
Ａ２）よりなり、命令制御ビット部（ａ）が″０″のと
き、主記憶装置２の内容の更新を示し、ｒｒ　Ｌ　ｒｒ
のとき、汎用レジスタ１６の更新を示している。第１ア
ドレス部は、制御ビット部（ａ　）　＝”　Ｏ”のとき
。

主記憶袋［［Ｓｆ２の監視アドレスを、また（　ａ　）
　＝　”　１　″のとき、汎用レジスタ１６の番号をそ
れぞれ示している。また、第２アドレス部は、記録をと
るエリア数（トレース値）を示す、事象監視停止命令は
、第４図（２）に示すように、命令コード部（ｏｐ）、
、第１アドレス部（ＯＰＡＬ）よりなり、第１アドレス
部により指定された番地に、記録された事象発生命令番
地の内容をトレース領分格納することを示している。

第５図は、第４図において、事象記録するための主記憶
装置のブリフィックスエリア（ハードウェア固定領域）
の内容を示す図である。

ハードウェア固定領域の先頭番地は、ハードウェア固有
の値であり、ここでは先頭にトレース値を格納するトレ
ース値格納エリア、次にトレースポインタを格納するト
レースポインタエリア、さらに、事象記録を行うトレー
スエリアとして使用する。

本実施例においては、従来より設けられている監視アド
レスレジスタ５と比較ＩＩ（演算器１）の他に、監視デ
ータレジスタ６を設けて、先ず、事象監視開始命令によ
り値が設定される監視アドレスを監視アドレスレジスタ
５に保持し、同時にその時点のアドレスに対応する主記
憶装置２の内容または汎用レジスタ１６の内容を監視デ
ータレジスタ６に保持し、それ以後の命令で、命令完了
後。

毎回監視アドレスの内容と監視データとを比較し、不一
致であれば、その時の命令カウンタ１５に示される命令
番地を主記憶袋［２中のプリフィクスエリアに記録する
。プリフィクスエリアは、ソフトウェアからのアクセス
が禁止されるハードウェア固定領域である。事象が複数
回発生する場合には、記録先頭位置から命令で指定され
たトレース値まで記録し、これを越えた時には、先頭に
戻るようにして記録するようにしている。さらに、監視
データを、前回不一致となった内容に更新した後、次の
命令を実行する。そして、以上の処理を事象監視禁止命
令が実行されるまで、繰り返し行う。

第６図は１本発明の一実施例を示すプログラム・デバッ
グ処理のフローチャートである。

第６図において、１００は一般命令の実行フローであり
、マイクロ命令動作１１０がこれに対応して走行する。

このマイクロ命令は（１）一般の命令実行、（２）命令
フェッチ、（３）オペコードブランチの順で進む。次に
、１０１は事象監視開始命令の実行であり、マイクロ命
令１１１がこれに対応して走行する。１０２は事象監視
開祖命令が出された後の一般命令の実行であり、マイク
ロ命令動作１１２がこれに対応して走行する。また、１
０３は事象監視禁止命令の実行であり、マイクロ命令動
作１１３がこれに対応して走行する。

先ず、一般の命令実行１００では、従来のデータ処理装
置と同じようにして、主記憶袋＠２から命令のフェッチ
を行い、この命令をメモリバッフアレジスタ４に移した
後、レジスタ４の操作部をデコードしてこの命令を実行
するマイクロ命令群の先頭番地に分岐し、この分岐アド
レスを制御記憶アドレスレジスタ１３に移す。制御記憶
装置１４の上記分岐アドレスから読み出されたマイクロ
命令は、制御記憶データレジスタ７のアドレス部のシー
ケンスコントロールフィールド（ＳＣ）でオペコードブ
ランチアドレス指定を設定しておくと、マイクロプログ
ラムシーケンサ２０のデコーダ８がこのフィールド（Ｓ
　Ｃ）をデコードして、オペコードブランチアドレスを
選択する。これにより、セレクタ１２はオペコードブラ
ンチアドレスを選択して、制御記憶アドレスレジスタ１
３にこれを移し、制御記憶装置１４の上記ブランチアド
レスからマイクロ命令を読み出して、制御記憶データレ
ジスタ７にセットする。

次に、各命令を実行するマイクロ命令が逐次実行される
ごとに、各マイクロ命令はデータレジスタ７のＳＣフィ
ールドでマイクロプログラムカウンタ１０を選択し、カ
ウンタ１０が指示するアドレスを制御記憶アドレスレジ
スタ１３にセットして、次の読み出しアドレスにすると
同時に、制御記憶データレジスタ７のマイクロ操作部を
デコードして、制御信号群を発生することにより、演算
器１．主記憶装置２等の各部を制御し、逐次マイクロ命
令を実行する。なお、命令の処理によっては、マイクロ
命令が分岐する場合もある。

次に、命令が事象監視開始命令のときには、マイクロ命
令動作１１１が走行する。この場合には。

マイクロ命令が第４図（１ンで述べたように命令羽御ビ
ット（ａ）の値を第１図に示す事象内容レジスタ１７に
セットし、値が′″０”であれば、主記憶装［２の内容
の更新、値が′１”であれば、汎用レジスタ１６の内容
の更新の事象記録を行うようにする。もしくａ）＝”Ｏ
”であれば、マイクロ命令は第１アドレスで記述された
アドレス計算を行い、その結果を監視アドレスレジスタ
５とアドレスレジスタ３にそれぞれセットする（２．３
）。

アドレスレジスタ３のアドレスに従って主記憶装置２か
ら内容を読み出し、メモリバッファレジスタ４、および
レジスタ４から演算器１を経由して監視データレジスタ
６に、それぞれセットする（４．５）。また、命令制御
ビット（ａ）の値が′１・・であれば、マイクロ命令は
第１アドレスで記述されたアドレス計算を行い、その結
果を監視アドレスレジスタ５にセットする（７）、そし
て、この値に対応した汎用レジスタ１６の内容を読み出
し。

監視データレジスタ６にセットする（８）、また。

第２アドレスで記述されたアドレス計算を行い。

その結果を第５図に示す主記憶装［２中のハードウェア
固定領域（プリフィクスエリア）のトレース値格納エリ
アに格納するため、固定領域のアドレスをアドレスレジ
スタ３にセットすると同時に。

その結果をメモリバッファレジスタ４にセットして、主
記憶装［２に書き込む（９）、さらに、事象監視分岐回
路の動作指示を行うため、記憶制御データレジスタ７に
格納されたマイクロ命令のアドレス部のＢＡフィールド
に、事象監視ルーチンの先頭アドレスを設定する（１０
）、そして２次の命令フェッチと次の命令の実行に移る
（１１）、一度・事象監視開始命令が実行されると、オ
ペコードブランチにより一般命令実行１０２に移る（１
２）。

一般命令実行１０２は、事象監視停止命令が実行される
まで、マイクロ命令動作１１２が走行する。

マイクロ命令動作１１２では、一般の命令をマイクロ命
令が実行した後、事象監視ルーチンに分岐する（１．２
）、事象内容レジスタ１７を読み出して、演算器１によ
り（ａ　）　＝　”　Ｏ”か、２１″かを判定し、′０
”ならば、監視アドレスレジスタ５より監視アドレスを
読み出し、演算器ｌを経由してアドレスレジスタ３にセ
ットし、このアドレスで主記憶装置２の内容を読み出す
（３，４，５）、読み出されたメモリバッファレジスタ
４の内容と監視データレジスタ６の内容を、それぞれ演
算器１に入力して両者を比較し、一致していれば１次の
命令のフェッチと次の命令実行に移る（６，７．１２）
。

もし、不一致であれば、主記憶装置２より読み出した内
容を監視データレジスタ６に再セットするとともに、ハ
ードウェア固定領域のトレースエリアのトレース値格納
エリアの番地をアドレスレジスタ３にセットして、この
アドレスで主記憶装置２の内容を読み出す（８）、読み
出されたメモリバッファレジスタ４の内容を演算ｉｌｌ
を経由してワークレジスタ１８に移し、アドレスレジス
タ３の内容を演算器１により＋１更新して、トレースポ
インタエリアの番地としてアドレスレジスタ３にセット
し、このアドレスで主記憶装置２の内容を読み出す、ト
レースポインタを示すメモリバッファレジスタ４の内容
と、トレース値を示すワークレジスタ１８の内容を演算
器１で減算して比較し、トレースポインタの方が大きけ
れば、トレースポインタをトレースエリア先頭番地とす
るため、この値をメモリバッファレジスタ４にセットし
て。

主記憶装！！２に蓄き込む１次に、トレースポインタを
メモリアドレスレジスタ３にセットし、かつ命令カウン
タ１５の内容をメモリバッファレジスタ４にセットして
、事象発生命令番地を主記憶装！２に１き込んだ後、次
の命令のフェッチと次の命令実行に移る（１１．１２）
。

一方、事象内容レジスタ１７を読み出して、その内容を
演算器１により゛１″と判定した場合には、監視アドレ
スレジスタ５の内容に対応した汎用レジスタ１６の内容
と監視データレジスタ６の内容とを比較し、一致してい
れば１次の命令のフェッチと次の命令の実行に移り（９
，１０，Ｉ　２）、不一致であれば、前述した主記憶装
置内容更新時と同じ動作を行う。つまり、不一致の場合
には、汎用レジスタ１６より読み出した内容を監視デー
タレジスタ６に再セットするとともに、主記憶装置２の
プリフィクスエリアのトレース値格納エリーアの番地を
アドレスレジスタ３にセットして、このアドレスで主記
憶装ｗ２を読み出す、そして、読み出されたメモリバッ
ファレジスタ４の内容をワークレジスタ１８に移す。次
に、アドレスレジスタ３の値を＋１して主記憶装置２を
読み出し、トレースポインタ（メモリバッファレジスタ
４）の内容とトレース値（ワークレジスタ１８）とを演
算器１で比較して、トレースポインタが大のときにはこ
の値をメモリバッファレジスタ４がら主記憶装置２に書
き込む。

次に、命令が事象監視停止命令の場合には、マイクロ命
令動作１１３が走行する。マイクロ命令動作１１３では
、マイクロ命令が事象監視分岐回路の動作停止を指示し
て事象監視を停止する（１）。

第１アドレス計算結果を、監視アドレスレジスタ５にセ
ットする（２）、ざらに、ハードウェア固定領域に書き
込まれた記録を読むために、トレースエリアの先頭番地
をアドレスレジスタ３にセットし、このアドレスに従っ
て主記憶装Ｗ１２から内容を読み出す（３）０次に、監
視アドレスレジスタ５の内容をアドレスレジスタ３にセ
ットし、メモリバッファレジスタ４の内容を書き込む（
４，５）。

トレース値格納エリアの番地をアドレスレジスタ３にセ
ットして、主記憶装置Ｅ２より読み出し、トレースの最
大番地になっているか否かを演算ｓ１により判定する。

最大値以上になっていなければ、トレースエリアのリー
ドとライトを繰り返す（３゜４．５）、　　最大値以上
になれば、事象監視停止命令の動作は終了しく６）１次
の命令フェッチとオペコードブランチを行う（７，８）
、事象監視停止命令実行後は、一般命令動作１００を実
行することになる。

このように、本実施例においては、ストアアドレストレ
ース命令をマイクロプログラムの変更のみで実現でき、
トレース開始命令時点で保持したデータを更新する命令
が処理されるごとに、そのプログラムカウンタ３の値の
トレースを行い、トレース停止命令によりトレースを停
止して、データを更新したプログラムカウンタ３のトレ
ース結果の内容により、オペレーティングシステムのバ
グを発見することができる。

なお、本実施例では、事象記録を主記憶装置２のハード
ウェア固定領域に対して行っているが。

読み出し・書き込みが可能な制御記憶装！［１１４を用
いている場合には、この制御記憶装置１１４内の所定の
領域を割当てることができる。

〔発明の効果〕

以上説明したように、本発明によれば、少量のハードウ
ェアの追加のみにより、アドレス比較または汎用レジス
タデータチェラグで監視データ不一致のときには、事象
発生命令の記録を行い、その結果をプログラムにより読
み込むことができるので、メモリ破壊原因や異常箇所を
短時間で検出することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプログラムデバッグＶ
＆霞のブロック図、第２図は第１図における主記憶装置
およびマイクロプログラム制御部のブロック図、第３図
は＄２図におけるマイクロプログラムシーケンサのブロ
ック図、第４図は本発明において使用される事象監視命
令の形式を示す図、第５図は本発明により使用される主
記憶装置のハードウェア固定領域の内容図、第６図は本
発明の実施例を示す処理フローチャートである。 Ｉ：演算器、２：主記憶装置、３ニアドレスレジスタ、
４：メモリバツファレジスタ、５：監視アドレスレジス
タ、６：監視データレジスタ、７：制御記憶データレジ
スタ、８：デコーダ、９：割込み発生回路、１０：マイ
クロブログラムカウンタ、１２：セレクタ、１３：制御
記憶アドレスレジスタ、１４：制御記憶装置、１５：命
令カウンタ、１６：汎用レジスタ、１７：Ｊ象内容レジ
スタ、１８：ワークレジスタ、２０：マイクロプログラ
ムシーケンサ。 第２図 第３図 第　　　４　　　図 （１）事象監視開始命令形式 ２）事象監視停止命令形式 トレース内容、格納番地 第５図 主記憶装置内容

Claims (1)

【特許請求の範囲】
1. （１）事象を監視すべきアドレスを設定する監視アドレ
   ス記憶手段と、該監視アドレスに対応する主記憶装置ま
   たは任意の汎用レジスタの内容を保持する監視データ記
   憶手段と、上記事象の発生回数分だけ該事象発生命令の
   格納番地を記憶する手段とを有し、各命令の実行完了ご
   とにアドレス監視ルーチンに分岐して上記監視アドレス
   記憶手段ののアドレスに対応する主記憶装置または汎用
   レジスタの内容を読み出し、該内容と上記監視データ記
   憶手段の内容とを比較し、比較結果が一致すれば、次の
   命令実行ルーチンに分岐し、不一致であれば、該命令の
   格納番地を上記格納番地記憶手段に記憶して、次の命令
   実行ルーチンに分岐することを特徴とするプログラムデ
   バッグ装置。