JPS61161557A

JPS61161557A - プログラム・デバツグ方法および装置

Info

Publication number: JPS61161557A
Application number: JP60003061A
Authority: JP
Inventors: Takao Sato; 孝夫佐藤; Takashige Kubo; 久保　隆重; Yasufumi Yoshizawa; 吉澤　康文; Yoshio Ukai; 鵜飼　良夫
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-01-11
Filing date: 1985-01-11
Publication date: 1986-07-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、プログラム・デバッグ方法および装置に関し
、特に電子計算機において実行されるプログラムの動作
をチェックし、その動作に誤りがあるとき、その原因を
究明し、誤りの除去を行うプログラム・デバッグ方法お
よび装置に関するものである。

〔発明の背景〕

従来より、プログラムのテスト・デバッグとしては、主
記憶装置に格納されている特定のアドレス上の命令を実
行した時、または主記憶装置の特定アドレスにデータを
書き込んだり、読み出したりするため、主記憶装置をア
クセスした時、それぞれプログラムの実行を一時的に中
断し、その時点でのプログラムの状態等を調べる方法が
ある。

なお、プログラムの実行を任意の位置で一時的に中断す
る方法としては、（１）割込み方式・・・これは現在実
行されている。命令語のアドレス、およびオペランド（
ここでは、主記憶装置を示すものを言う）のアドレスが
プログラムの実行を一時的に中断すべきものであるか否
かを常に調べ、もし中断すべきアドレスならば、中央処
理装置に割込みを発生させる方式、（１１）分岐命令埋
込み方式・・これは中断点（プログラムの実行を一時的
に中断したい位置）に分岐命令等の特殊な命令語を挿入
する方式、が一般的である。

しかし、これらの中断方法のうち、前者（１）の方法で
は、プログラム内に設定する中断点の数が多くなると、
命令実行時にアドレスを比較する回数が多くなり、計算
機システムの処理性能が低下してしまう問題がある。ま
た、後者（１１）の方法では、主記憶装置を参照したり
、更新事象を監視することができず、さらに本来このよ
うな分岐命令は、処理には無関係な命令であるため、デ
バッグ終了時にこれらの命令を削除しなければならない
問題がある。中断点の設定方法についての提案として、
特開昭５８−１７５０６２号公報に記載のものがあり、
またデバッグ装置の提案として、特開昭５９−３０１５
４号公報に記載のものがある。

後者の装置では、予め設定されたデバッグ条件と対象に
なるプログラムの処理情報とを順次比較し。

それによってデバッグ割込みを発生させることにより、
不要な解析や後処理をなくすことができる。

しかし、比較回数が多くなると、処理性能が低下してし
まう。

〔発明の目的〕

本発明の目的は、このような問題を解決し、計算機シス
テムの処理性能を低下させることなく。

中央処理装置において実行されるプログラムの中に複数
の中断点を設定することができるプログラム・デバッグ
方法および装置を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明のプログラム・デバッ
グ方法および装置は、主記憶装置に記憶されているプロ
グラムを順次読み出して実行するデータ処理装置におい
て、中央処理装置で発生する命令語の実行の有無や分岐
命令の分岐成功、失敗等の命令実行事象を、予めメモリ
に登録しておいた命令実行事象と比較し、比較の結果が
一致した場合には、中央処理装置で発生した事象の情報
を主記憶装置に格納するとともに、中央処理装置に割込
みを発生させることに特徴がある。

〔発明の実施例〕

以下１本発明の実施例を、図面により説明する。

第１図は１本発明の一実施例を示すプログラム・デバッ
グシステムの全体構成図である。

本発明のデバッグ装置２０００は、制御部２１００と、
高速メモリ部２２００とから構成される制御部２１００
は中央処理装［１０００のインタフェース部１３００と
接続されている。中央処理装９１１０００は、命令制御
ユニット１１００と演算ユニット１２００と主記憶装置
１１４００と、これらを主記憶装置１４００に接続する
インタフェース部１３００とを内蔵している。

信号線１１０１．１２０１は、命令実行事象情報、およ
びデバッグ装置２０００を制御する情報を、命令制御ユ
ニット１１００および演算ユニツ）−１２００から読み
出すためのものである。また、信号ｌｌＡｌ２゛０２は
、監視対象である命令実行事象が発生したことを示す割
込みの発生を、演算ユニット１２００に通知するための
ものである。信号線１４０１は、中央処理装置１０００
において発生した命令実行事象を、主記憶装置１４００
に格納するためのものである。信号線２１０１は、制御
部２１００と高速メモリ部２０００の間で、命令実行事
象情報を転送するためのものである。

ここで、命令実行事象情報とは、中央処理装置ｔ　ｏｏ
ｏにおける次のような３つの事象を言う６（ａ）分岐命
令を除く命令語の実行事象、（ｂ）分岐命令語の分岐成
功、および失敗の事象、（ｃ）命令語の実行に伴う主記
憶袋［１４００の参照、および更新の事象。

高速メモリ部２２００は、予めこれらの事象に対応する
情報を格納するために、主記憶袋［１４００の番地対応
に４ビツトの情報を持っている。

第２図および第３図は、中央処理装置より読み出される
命令実行事象情報の一例を示す図である。

第２図に示すように、４ビツトの各ビット位置のうち、
２０のビットを命令実行情報　２ｔのビットを分岐成功
情報、２２のビットを主記憶参照情報、２３のビットを
主記憶更新情報と呼ぶ、上位２ビツトのビットパターン
と、下位２ビツトのビットパターンに対応する組み合せ
た内容が、それぞれ示されている。

命令実行事象情報は、中央処理袋ｇｔｏｏｏ内の主記憶
装置１１４００に格納されている命令語が実行されたと
き、同時に取り出され、デバッグ装置２０００に転送さ
れる。そして、取り出された命令語とオペランド（主記
憶袋９！１４００を示すものである）は制御部２１００
　Ｇ：、転送され、ここでこれらに対応する高速メモリ
部２２００の内容と比較される。第３図（ｂ）には、デ
バッグ装置２０００に転送される命令実行事象情報の一
例が示されている。第３図（、）には、ｌｌ的プログラ
ムつまり主記憶装置１４００に格納されている対象プロ
グラムが示されている。この例に示すように。

命令実行情報（分岐命令の分□岐情報を含む）は、命令
語の先頭のアドレスに対応するメモリ部２２００の位置
の情報と比較され、主記憶参照／更新情報は、１バイト
単位に、そのアドレスに対応する高速メモリ部２２００
の位置の情報と比較される。

すなわち、０番地にある４バイトの命令語の実行により
取り出される命令実行情報は、高速メモリ部２２００の
Ｏ番地に対応する位置の情報と比較される。一方、２０
番地にある４バイトのオペランドの参照／更新により取
り出される主記憶参照／更新情報は、４バイト単位に参
照／更新が行われても、それらの情報は、１バイト単位
に、該当する高速メモリ部２２００の情報遍比較される
。

第３図では、高速メモリ部２２００の２０番地以降には
、ラベルＡ、Ｂ、Ｃ，・・・とともに欄内番ζオペラン
ドが格納されている。

中央処理装置ｇｉｔｏｏｏへの割込みは、プログラム割
込みとして扱われ、この割込みの詳細を示す情報が、主
記憶装置１４００のプリフィックス領域（中央処理装置
１１０００の固有の制御情報を格納しておく領域）に格
納される。

第４図は、プログラム割込みに伴って格納される主記憶
装置内の割込み情報を示す図である。

プログラム割込み旧ＰＳＷ　（ＰＣ−ＯＬＤＰＳＷ）５
００は、実行中断命令実行事象を発生させた命令語を構
成要素とするプログラムの状態を示し、命令語長（Ｉ　
ＬＣ）５１０は、その命令語の長さを示す、また、プロ
グラム割込みコード（ＰＣ−ＣＯＤＥ）５２０は、プロ
グラム割込みの種類を示し、他のプログラム割込みとデ
バッグ割込みを区別するためのものである。イベントタ
イプ（ＥＶ−ＴＹＰＥ）５３０は、デバッグ割込みの詳
綱を示すものであり、また割込みアドレス（ＩＮＴ−Ａ
ＤＤＲ）５４０は１割込みを発生させた命令語のアドレ
スである。これらの情報を解析することにより、命令語
の実行に伴って発生した命令実行事象を解析することが
できる。

第５図は１本発明のデバッグ装置を制御するための制御
レジスタの内容説明図である。

デバッグ装置２０００の動作は、制御部２１００によっ
て制御される。制御部２１００は、デバッグ制御語（以
下、ＤＣＷと呼ぶ）に格納された情報に従ってデバッグ
装置２０００全体を制御する。

ＤＣＷを格納する制御レジスタは、第５図に示すような
エントリにより構成されている。これらのエントリの内
容は、中央処理装置１ｏｏｏにおいて実行される特殊な
命令語（以下、デバッグ装置制御命令と呼ぶ）Ｋより任
意の値に設定できる。

次に、ＤＣＷのエントリについて、述べる。

第５図の記録タイプ２１１は、デバッグ装置の動作を規
定する１６ビツトのフィールドである、第６図は、第５
図における記録タイプ（デバッグタイプ）の各ビットの
意味を示す説明図である。

ビット位１１２のビットが°ｌ″のとき、命令語の実行
事象、および分岐命令語の分岐成功、失敗の事象を監視
し、ビット位置３のビットが＋１１　ｔｌのとき、主記
憶装置の参照、更新事象を監視するにれら２つのビット
は、同時に１１　Ｌ　Ｉｔであっても差し支えない、ビ
ット位置８のビットが′１″の場合には、中央処理装置
１０００が非アドレス変換モードのとき、命令実行事象
動作の監視を行い、ビット位置９のビットがＩＩ　Ｉ　
ＩＩの場合には、アドレス変換モードのとき、命令実行
事象動作の監視を行う。

また、仮想計算機システムが、中央処理装置１０００に
おいて実行されている場合には、ビット位置ｌＯのビッ
トが１″であれば、仮想計算機システムの制御プログラ
ムであるＶ　Ｍ　ＣＰ　（ＶｅｒｔｕａｌＭａｃｈｉｎ
ｅ　Ｃｏｎｔｒｏｌ　Ｐｒｏｇｒａｍ）の命令実行事象
が監視され、ビット位置１１のビットが１″であれば、
仮想計算機上で動作するＯ　Ｓ　（Ｏｐｅｒａｔｉｎｇ
Ｓ　ｙｓｔｅ＋ｓ）の命令実行事象が監視される。さら
に、仮想計算機上で動作するＯ８の命令実行事象を監視
する場合、ビット位置１２のビットを“ｌ”にして、Ｖ
　Ｍ　（Ｖｅｒｔｕａｌ　Ｍａｃｈｉｎｅ）識別子２１
３を指定することにより、特定の仮想計算機上で動作す
るＯ８が選択される。また、中央処理袋Ｗ１１０００上
、または仮想計算機上で、多重仮想記憶機能を持ったＯ
８が動作する場合、ビット位置１３を１″にし、空間識
別子２１４を指定することにより、特定の空間上で動作
するプログラムの命令寒行事象が監視される。

なお、ビット位！８からビット位Ｗ１１１までのビット
は、それぞれ独立に指定でき、複数のビットがＩＩ　Ｉ
　Ｈｐである場合には、指定されたビットに対応する条
件の論理積をとったものが、命令実行事象の監視条件と
なる。

第５図のエントリ数２１２は、命令実行事象監視対象と
なる領域（監視領域）の数を指定する８ビツトのフィー
ルドである。このフィールドは１〜２５５の値を指定し
、このフィールドで示された数の監視領域を監視領域リ
スト２１３で指定する。

このフィールドには、監視領域の開始アドレスと、終了
アドレスを１対で指定する。第１図の高速メモリ部２２
００は、エントリ数２１２で指定された数に論理的に分
割され（分割されたメモリの各々をエリアと呼ぶ）、各
エリアは監視領域リスト２１３で指定される監視領域に
対応している。

次に、デバッグ装置２０００を中央処理袋ｆｆｌ！１０
００から制御するためのデバッグ装置制御命令語につい
て述べる。

デバッグ装置制御命令語には１次の６種類がある。すな
わち、（１）命令実行事象監視開始・・・すでに設定さ
れているＤＣＷに従い命令実行事象の監視を開始する。

（１１）命令実行事象監視停止・・・・命令実行事象の
監視を停止する。（ｉｉｉ）ＤＣＷロード・・・・・本
命令のオペランドに指定された制御情報をＤＣＷレジス
タ（第７図の２１Ｏ）に格納する。この時、高速メモリ
部２２００に実装された全ての監視領域に対する命令実
行事象の監視が可能であるか否かを調べ、監視不可能と
判断された場合には、この命令語の実行に伴う結果の条
件コードを１にセットする。（１ｖ）メモリ・ライト・
・・・・・オペランドにより指定された主記憶装置ｉ！
１４００の内容を高速メモリ部２２００に書き出す。こ
の命令語は、監視対象となる命令実行事象を登録する際
に用いられる。（Ｖ）メモリ・クリア・・・・本命令が
実行されると、命令実行事象の監視動作を停止し、その
後、高速メモリ部２２００の内容および制御部２１００
内の制御レジスタ類をクリアする。（ｖｉ）テスト・・
・・・デバッグ装置２０００が接続されているが否がを
調べ、接続されていなければ、本命令語の実行に伴う結
果の条件コードを２にセットする。また、接続されてい
る場合には、高速メモリ部２２００の大きさ等を主記憶
装置１１４００上に書き出す。

なお、サービスプロセッサからも、上記の命令語と同じ
制御を行うことができる。

第７図は、第１図の制御部の詳細なブロック構成図であ
る。

制御部２１００は、マイクロプログラムを内蔵し、命令
実行事象の監視動作を制御する制御機構２００、ＤＣＷ
レジスタ２１０、命令語のアドレスを記憶する命令アド
レスレジスタ２２０．命令オペランドアドレスを記憶す
るオペランドアドレスレジスタ２３０−Ａ、および２３
０−Ｂ、オペランドの長さを記憶するオペランドレング
スレジスタ２４０−Ａ、および２４０−Ｂ、命令語の実
行の有無を記憶する命令実行ビット２５０．記録タイプ
の２１１のビット位置８からビット位置ｌｌまでで示さ
れる命令実行事象監視条件と中央処理装置１０００の動
作モードが一致していることを示す動作ビット２８０．
高速メモリ部２２００のアドレスを示すメモリアドレス
レジスタ２６０゜分割された高速メモリ部２２００のエ
リア起点アドレスを示すエリアオリジンレジスタ２７０
、および命令実行情報を格納する命令実行レジスタ２９
０を有している。これらのうち、命令アドレスレジスタ
２２０．オペランドアドレスレジスタ２３０−Ａ、２３
０−Ｂ、オペランドレングスレジスタ２４０−Ａ、２４
０−Ｂは、パイプラインにより先行制御の対象となって
いる命令の数と同じ数だけそれぞれ用意されている。ま
た、エリアオリジンレジスタ２７０は、ＤＣＷロード命
令が実行される際に設定され、この値は監視対象領域リ
スト２１３を基に計算される。

命令実行事象の監視動作は、中央処理装置ｉｔ。

００のパイプラインのステージと同期しており、（１）
命令読み出し動作、（１１）オペランド読み出し動作、
（山）命令実行動作、の３つのステージの処理の際に、
第８図〜第１０図のフローチャートに従って１次のよう
に動作する。

（１）命令読み出し動作（第８＠参照）命令制御ユニッ
ト１１００により命令語のアドレスが計算され、主記憶
装置１４００より命令語が読み出されると、命令語のア
ドレスと中央処理装置１０００の動作モードが信号線１
ｏｏｔを経由して制御部２１００に転送される。制御部
２１００は、転送された命令語のアドレスと中央処理装
置１０００の動作モードを基に１次の処理を行う６先ず
、ＶＭ走行モードであるか否かを判断して、そうであれ
ば、記録タイプ２１１のビット位置ｌｌがオンであるか
を調べる（ステップ１，２）。

オンであれば、次にビット位１１１２がオンであるか調
べ、オンであれば、ＶＭ識別子が一致するが否か判別す
る（ステップ３，４）。また、ＶＭ走行モードでなけれ
ば、記録タイプ２１１のビット位置１０がオンであるか
を調べる（ステップｔ、Ｓ）。

記録タイプ２１１のビット位置１ｏがオンが２ビット位
置１２がオフか、あるいはＶＭ識別子が一致していると
きは、アドレス変換モードが否かを判断する（ステップ
６）、そうであれば１次に記録タイプ２１１のビット位
１ｆ！９がオンであるかを判断しくステップ７）、オン
であれば、ビット位置１３がオンであるか否かを調べる
（ステップ８）。これもオンであれば、空間識別子が一
致するが否かを判断する（ステップ９）、一方、アドレ
ス変換モードでない場合、記録タイプ２１１のビット位
置８がオンであるか否かを調べる（ステップ１１）。

このようにして、中央処理装置１０００の動作モードが
記録タイプ２１１のビット位置８からビット位置１１ま
での命令実行事象監視条件と一致しているか否かを調べ
、さらにビット位Ｉｉ！１２のビットがＩｔ　ｌ　ＩＴ
の場合、呪在中央処理装［１０００で動作しているＶＭ
が、監視の対象であるか否かを調べ、またビット位［１
３のビットがＩＩ　Ｉ　Ｂの場合、現在中央処理装置１
０００で処理を行っている空間が、監視の対象であるか
否かを調べ、それぞれの条件が成立したならば、動作ビ
ット２８０をオンにしくステップ１２）、次のステップ
に進む。また、条件が成立しないならば、動作ビット２
８０をオフにして、処理を終了する（ステップ１０）。

動作ビット２８０がオンになると、命令語のアドレスを
命令アドレスレジスタ２２０に記憶する（ステップ１３
）。

（１１）オペランド読み出し動作（第９図参照）命令制
御ユニット１１００により、オペランドのアドレスとオ
ペランドの長さが計算されると。

命令読み出し動作の時と同じように、これらの情報が制
御部２１００に転送される。制御部２１００は、先ず、
動作ビット２８０がオンであるか否かを調べ（ステップ
２１）、オフの場合には処理を終了する。また、オンの
場合には、オペランド数が０か否かを調べ（ステップ２
２）、０でなければオペランド数が２であるか否かを調
べる（ステップ２３）。オペランド数が１つであれば、
転送されたオペランドアドレスと、オペランドの長さを
、それぞれオペランドアドレスレジスタ２３０−Ａ、オ
ペランドレングスレジスタ２４０−Ａに格納する（ステ
ップ２６．２７）。また、オペランド数が２つの場合に
は、第１オペランドの情報をレジスタ２３０−Ａ、２４
０＝Ａに、第２オペランドの情報をレジスタ２３０−Ｂ
、２４０−Ｂに、それぞれ格納する（ステップ２４．２
５）。

（ｉｉｉ　）命令実行動作（第１０図（ａ）〜（ｅ）参
照）演算ユニット１２００により、先に命令制御ユニッ
ト１１００によって読み出された命令語が実行されると
、命令実行情報（分岐命令の分岐情報を含む）と、主記
憶装置参照／更新情報が信号線１２０１、インタフェー
ス部１３００、および信号線１００１を経由して制御部
２１００に転送される。これらの情報を受は取った制御
部２１００は、次の処理を行う、先ず、動作ビット２８
０がオンか否かを調べる（ステップ３１）。もし、オフ
であれば、処理を終了する。また、オンであれば、命令
実行情報レジスタ２９０を０にクリアする（ステップ３
２）。命令アドレスレジスタ２２０に記憶されている命
令語のアドレスが、ＤＣＷ２１０内の監視領域リスト２
１３で示される監視領−域内に該当するか否かを調べて
、そのアドレスが監視領域内にあれば、このアドレスに
対応した高速メモリ部２２００のアドレスをメモリオリ
ジンレジスタ２７０を参照して計算し、その結果をメモ
リアドレスレジスタ２６０に格納し、命令実行ビット２
５０をオンにする（ステップ３３〜３６）。

また、そのアドレスが監視領域内でなければ、命令実行
ビット２５０をオフにする（ステップ３８）。

次に、記録タイプ２１１のビット位Ｍ２がオンであるか
を調べ（ステップ３７）、オンであれば、第１０図（ｂ
）のステップ３９に進む。

中央処理袋［１０００において実行された命令語が分岐
命令であるか否かを調べ（ステップ３９）、さらに分岐
命令の場合には分岐が成功したか否かを調べる（ステッ
プ４０）０分岐成功ならば、命令実行情報レジスタ２９
０のピット位置１のビットをオンにしくステップ４２）
１分岐先敗ならば、命令実行情報レジスタ２９０のピッ
ト位置０のビットをオンにする（ステップ４１）、また
、中央処理装置ｔｏｏｏにおいて実行された命令語が分
岐命令でない場合には、命令実行情報レジスタ２９０の
ピット位置Ｏのビットをオンにする（ステップ４１）、
　次に、メモリアドレスレジスタ２６０によって示され
る高速メモリ部２２００のピット位置０、およびピット
位置ｌの各ビットと、命令実行情報レジスタ２９０のビ
ット位置０．およびピット位置ｌの論理積をとった後、
その結果を命令実行情報レジスタ２９０に格納する（ス
テップ４３）。

次に、第１０図（ｃ）において、記録タイプ２１１のビ
ット位５！３のビットがオンであるか否かを調べる（ス
テップ４４）。もし、オンであれば、記録タイプ２１１
のビット位＠２のビットがオンであるか否かを調べ（ス
テップ４５）、オンの場合、命令実行ビット２５０がオ
ンであるか否かを調べる（ステップ４６）、次に、中央
処理装置ｔｏｏ。

において実行された命令語の各オペランドごとに、オペ
ランド数を調べ（ステップ４７）、各オペランドの処理
が終了した場合、およびオペランドが無い場合には次に
進む。次の処理は、オペランドアドレスレジスタ２３０
に記憶されたオペランドアドレスが、監視領域リスト２
１３で示される監視領域内であれば、このアドレスに対
応した高速メモリ部２２００のアドレスを、メモリオリ
ジンレジスタ２７０を参照して算出し、メモリアドレス
レジスタ２６０に格納する（ステップ４８〜５０）。

次に、第１０図（ｄ）において、中央処理袋＠１０００
で実行された命令語が主記憶袋［１４００を参照したが
、更新したかを調べ（ステップ５１）。

主記憶装置１４００を参照したならば、命令実行情報レ
ジスタ２９０のビット位Ｗｔ２のビットをオンにしくス
テップ５３）、また主記憶装置１４００を更新したなら
ば、命令実行情報レジスタ２９０のビット位置３のビッ
トをオンにする（ステップ５２）。

メモリアドレスレジスタ２６０によって示される高速メ
モリ部２２００の位置から命令実行事象情報を取り出し
、命令実行情報レジスタ２９０のビット位置２、および
ビット位置３の各ビットを反転した結果と論理積をとり
、その結果を、命令実行情報レジスタ２９０のビット位
ｌｉ！２．および３に格納する（ステップ５４）、この
処理を、（メモリアドレスレジスタ２６０）＋（オペラ
ンドレングスレジスタ２４０）により示される高速メモ
リ部２２００の位置の命令実行情報まで操り返して行い
、この処理終了後、命令実行情報レジスタ２９０のビッ
ト位置２、およびビット位置３のビットを反転する（ス
テップ５５，５６．４８〜５４）。

第１０図（ｅ）において、命令実行情報レジスタ２９０
のビット位置Ｏから３までのビットを調べ、これらのビ
ットのうち１つでもオンであれば、次に進み、オフであ
れば処理を終了する（ステップ５７）。次の処理は、第
５図に示す割込み情報を主記憶装置１４００にセットし
、中央処理装置１０００に割込みを発生させる（ステッ
プ５８゜５９）。

このように１本発明においては、主記憶装置１４００の
番地と１対１の対応関係を持つ高速メモＩＪ　２２００
と、中央処理装置１０００で発生する命令実行事象を予
め高速メモリ２２００に格納しておいた命令実行事象と
を比較し、それらが一致した場合に、中央処理袋Ｗｌｏ
ｏｏで発生した事象情報を主記憶袋［１４００に格納し
、中央処理装置１１０００に割込みを発生させる装置を
設けている。なお、高速メモリ２２００は、ハードウェ
ア上特別な記憶装置として設けてもよく、また主記憶装
置１４００の一部を用いてもよい。そして、予めプログ
ラムの実行を一時的に中断したい命令語、あるいは参照
、更新の監視を行う領域に対応するメモリ位置に、監視
したい事象を登録しておき、中央処理装置１０００で発
生する命令実行事象が、先にメモリに格納しておいた監
視事象と一致したときに、中央処理装置１０００に割込
みを発生させる。これによって、プログラムを修正する
ことなく、プログラムの動作状態を調べることが可能で
ある。

このように１本実施例においては、（１）プログラムを
全く修正することなく、プログラム内の任意の位置の命
令語を実行したときに、プログラムの実行を一時的に中
断できる。（１１）主記憶装置１４００の任意領域への
参照／更新時に、プログラムの実行を一時的に中断でき
る。（ｉｉｉ　）上記（１）。

（１１）のプログラム実行監視を行うポイントを、計算
機システムの処理速度を低下させることなく、複数個設
定できる。（１ｖ）中央処理装置１０００の動作モード
を監視しているので、プログラムの実行監視が選択的と
なる。（）中央処理袋ｍｔｏ。

Ｏにより実行される特殊な命令語によって制御するので
１ｗＪ単にプログラムのテスト／デバッグに必要な情報
を得ることができる。

なお、実施例では、専用のハードウェアを用いて実現し
たが、他の実施例として、高速なマイクロコンピュータ
を用いて同一の機能を実現することができる。

〔発明の効果〕

以上説明したように１本発明によれば、計算機システム
の処理機能を低下させることなく、中央処理装置におい
て実行されるプログラムの中に複数の中断点を設定する
ことが可能であるので、プログラムのデバッグならびに
開光が容易となる６

【図面の簡単な説明】

第１図は本発明の一実施例を示すデバッグ装置の全体ブ
ロック図、第２図、第３図は中央処理装置により採取さ
れる命令実行事象情報の一例番示す図、第４図はプログ
ラムの実行中断時に主記憶装置に格納される割込み情報
の一例図、第５図は本発明のデバッグ装置を制御するた
めの制御レジスタの説明図、第６図は第５図の記録タイ
プ（デバッグタイプ）の説明図、第７図は第１図におけ
る制御部の詳細ブロック図、第８図〜第１０図は本発明
のデバッグ装置の動作フローチャートである。１０００　：中央処理装置、ｔｔｏｏ：命令制御ユニッ
ト、１２００：演算ユニット、ｌ　３００　：インタフ
ェース部、１４００：主記憶装置、２０００：デバッグ
装置、２１００：制御部、２２００：高速メモリ部、２
００：制御機構、２１Ｏ＝ＤＣＷレジスタ、２２０：命
令アドレスレジスタ、２９０：命令実行情報レジスタ。 °・１判、７゛宍　　染第４図主記憶装置第６図デバソグタイプ第７図第８図第９図

Claims

【特許請求の範囲】

（１）主記憶装置に記憶されているプログラムを順次読
み出して実行するデータ処理装置において、中央処理装
置で発生する命令語の実行の有無や分岐命令の分岐成功
、失敗等の命令実行事象を、予めメモリに登録しておい
た命令実行事象と比較し、比較の結果が一致した場合に
は、中央処理装置で発生した事象の情報を主記憶装置に
格納するとともに、中央処理装置に割込みを発生させる
ことを特徴とするプログラム・デバッグ方法。
（２）主記憶装置に記憶されているプログラムを順次読
み出して実行するデータ処理装置において、主記憶装置
のアドレスと１対１に対応するエリアを有し、命令の実
行状態を監視したい命令語のアドレス、および命令語の
実行に伴い参照／更新されるアドレスに対応するエリア
上に、分岐命令を除く命令語の実行の有無、分岐命令の
分岐成功／失敗等の命令実行事象、および上記命令語の
実行の際に、主記憶装置への参照／更新を行う記憶装置
アクセス事象を予め書込むメモリと、命令実行事象およ
び記憶装置アクセス事象を命令実行の際に中央処理装置
から採取する手段と、該手段により採取された命令実行
事象情報および記憶装置アクセス事象情報に対して、上
記メモリに書込んでおいた事象情報が一致したとき、中
央処理装置で発生した事象情報を主記憶装置に格納して
、該中央処理装置に割込みを発生させる手段とを有する
ことを特徴とするプログラム・デバッグ装置。
（３）上記割込み発生手段は、採取された命令実行事象
情報と記憶装置アクセス情報を、メモリに登録しておい
た事象情報と比較する際に、アドレス変換モード／非ア
ドレス変換モード、仮想計算機動作モード／仮想計算機
制御プログラム動作モード、空間識別子等の中央処理装
置動作モードが予め設定された中央処理装置の動作モー
ドと一致するか否かを判定することを特徴とする特許請
求の範囲第２項記載のプログラム・デバッグ装置。
（４）上記メモリへの事象情報の書込みは、主記憶装置
上のデータをメモリに転送することにより行うことを特
徴とする特許請求の範囲第２項記載のプログラム・デバ
ッグ装置。
（５）上記命令実行事象の監視動作の開始、終了および
上記メモリへの事象情報の書込みは、中央処理装置また
は外部からの信号により制御されることを特徴とする特
許請求の範囲第２項記載のプログラム・デバッグ装置。