CN101493782A - 虚拟多处理器系统 - Google Patents

虚拟多处理器系统 Download PDF

Info

Publication number
CN101493782A
CN101493782A CNA2009100096304A CN200910009630A CN101493782A CN 101493782 A CN101493782 A CN 101493782A CN A2009100096304 A CNA2009100096304 A CN A2009100096304A CN 200910009630 A CN200910009630 A CN 200910009630A CN 101493782 A CN101493782 A CN 101493782A
Authority
CN
China
Prior art keywords
processor
logic
concurrent physical
debugging
logic processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100096304A
Other languages
English (en)
Inventor
上田亮
山本崇夫
尾崎伸治
掛田雅英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101493782A publication Critical patent/CN101493782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45591—Monitoring or debugging support

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

不需要用于调试的所述存储装置的虚拟多处理器系统包括：物理处理器(100)；保管部，存储有表示逻辑处理器的状态的状态信息；分配部，针对物理处理器，在切换多个逻辑处理器的同时，将该多个逻辑处理器的任一个分配给物理处理器；以及中断部，通过对逻辑处理器请求调试中断，而以逻辑处理器使目前正在执行的处理停止，分配部响应对分配给物理处理器的逻辑处理器的调试中断的请求，将与逻辑处理器对应的状态信息存储在保管部。

Description

虚拟多处理器系统
技术领域
本发明涉及用于虚拟多处理器系统的软件开发或硬件动作分析的调试机构。
背景技术
以往，作为处理器的调试方法，一般被广泛利用的是所谓使其停止动作以参考处理器的状态的方法。
其中，最为广泛应用的方法是，在处理器所保持的所谓中断的结构上，按照各种各样的用途来定义调试中断，并根据此调试中断来中断处理器的程序执行，代之以用于在该处理器中执行调试中断处理的程序的方法。
为了实现此以往的使用中断的程序执行的中断，依据所谓调试目的的性质，需要在不改变成为调试对象的处理器的状态的情况下，执行用于调试中断处理的程序。为此，需要单独设置用于调试的存储装置，该存储装置用于无损失地保存发生中断时的处理器的状态。
作为此事例，例如，公知有专利文献1(日本特开平1-93838号公报)中所记述的技术。专利文献1的图1中所示的“用于保存的寄存器”，和图5所示的“交替存储器”相当于为了调试而设置的用于保存的存储装置。
如此事例所记述的使用中断的调试机构，虽然除所述事例以外还有各种各样的构成，但是都具有一个共同点：设置用于调试的存储装置，该存储装置保存中断时的处理器状态。
其次，对利用具备上述使用了中断的调试机构的处理器来构造虚拟多处理器系统的情况进行说明。
首先，对于构造虚拟多处理器系统，为了在针对物理处理器进行多个逻辑处理器的切换的同时使其动作，需要在逻辑处理器未在物理处理器上执行的期间保持此状态。因此，需要按每一个逻辑处理器来保管处理器状态的专用的保管装置。
作为此现有技术的事例，公知有例如专利文献2中记述的技术。专利文献2(日本特开昭59-167756号公报)的第2图所示的“VMC専用领域(VMC专用区域)”相当于按每一个逻辑处理器保管处理器状态的专用保管装置。
为了实现如此事例所记述的虚拟多处理器系统，除所述事例以外还有各种各样的构成。其中，有一个共同点：需要按每一个逻辑处理器保管处理器状态的专用保管装置。
根据上述的以往技术，在构造将具备使用中断的调试机构的处理器作为物理处理器的虚拟多处理器系统的情况下，需要在切换逻辑处理器的同时，更换保存发生调试中断时的处理器状态的、用于调试的存储装置的内容。
因此，在按每一个逻辑处理器保管处理器状态的专用保管装置上，需要用来存储用于调试的存储装置的内容的区域。
其结果为，若是为了设置用于调试的存储装置而产生的单个物理处理器的成本为N，则将此物理处理器作为M个逻辑处理器来构造的虚拟多处理器系统的成本是：N+(N×M)，存在的问题是，与排列M个物理处理器以构造多处理器系统的情况相比，所需的成本更大。
发明内容
本发明就是为了解决上述以往的问题，其目的在于，提供一种低成本的虚拟多处理器系统，它可以在利用具备使用了中断的调试机构的物理处理器来构造虚拟多处理器系统时，完全不需要用于调试的存储装置及保管装置上的存储区域。
为了达到上述目的，涉及本发明的虚拟多处理器系统具有以下特征：物理处理器，分配有逻辑处理器，并执行该逻辑处理器的处理；保管部，存储状态信息，所述状态信息表示没有分配给所述物理处理器的所述逻辑处理器的状态；分配部，针对所述物理处理器，在切换多个逻辑处理器的同时，将该多个逻辑处理器的任一个分配给所述物理处理器，并且响应该切换，将在该切换之前、与分配给所述物理处理器的所述逻辑处理器对应的所述状态信息存储在所述保管部，且，将在该切换之后、与将要分配给所述物理处理器的所述逻辑处理器对应的所述状态信息从所述保管部读出，并写入到所述物理处理器中；以及中断部，通过对分配给所述物理处理器的所述逻辑处理器请求调试中断，而使在该逻辑处理器中正在执行的处理停止，所述分配部对分配给所述物理处理器的所述逻辑处理器的所述调试中断的请求作出响应，将与该逻辑处理器对应的所述状态信息存储在所述保管部。
根据此构造，通过将受理了调试中断时的处理器状态保存在保管部，则不需要以往所必需的用于调试的特别的记录装置。因此，能够削减针对以往所必需的用于调试的特别的存储装置而产生的虚拟多处理器系统中的成本。
最好具有以下特征：分配给所述物理处理器的所述逻辑处理器，在响应来自所述中断部的所述调试中断的请求，执行调试中断处理，并且，在该调试中断处理一结束，将来自所述调试中断处理的恢复指示输出到所述分配部，所述分配部响应来自所述调试中断处理的恢复指示，从所述多个逻辑处理器中选择一个，将所选择的所述逻辑处理器分配给所述物理处理器，并将与分配给所述物理处理器的所述逻辑处理器对应的所述状态信息从所述保管部读出，并写入到所述物理处理器中。
根据此构造，响应表示调试中断处理完毕的恢复指示，逻辑处理器被选择，且被选择了的逻辑处理器的状态信息被写入到物理处理器中。因此，能够从调试中断处理恢复。
并且具有以下特征：所述分配部一旦受理所述调试中断的请求，就禁止所述逻辑处理器的切换。
根据此构造，因为不进行逻辑处理器的切换，所以状态信息不被写入到保管部中。因此，通过正在执行调试中断处理中发生的依据分配部进行的逻辑处理器的切换动作，能够防止在受理了调试中断请求时所保存的状态信息被覆盖。
进而，最好具有以下特征：所述分配部还禁止将所述状态信息存储到所述保管部，所述状态信息与在执行所述调试中断处理时的所述逻辑处理器相对应。
根据此构造，在从调试中断处理恢复时通过分配部进行的逻辑处理器的切换动作中，能够防止状态信息被覆盖，该状态信息表示存储在保管部的该逻辑处理器的恢复后的状态。
根据本发明，通过将受理了所述调试中断时的处理器状态由所述分配机构保存在所述保管装置，则不需要以往所必需的用于调试的特别的记录装置，能够获得成本削减的效果，该成本削减是针对以往所必需的所述用于调试的特别的记录装置而发生的上述虚拟多处理器系统中的N+(N×M)部分的成本。
附图说明
图1是涉及本发明的实施方式的虚拟多处理器系统的外观图。
图2是表示涉及本发明的实施方式的虚拟多处理器系统构造的功能框图。
图3是表示本发明的实施方式通常的虚拟多处理器系统的动作例子的图。
图4是表示本发明的实施方式在调试时的虚拟多处理器系统的动作例子的图。
具体实施方式
以下，参照附图来说明本发明的具体实施方式。图1是涉及本发明的实施方式的虚拟多处理器系统的外观图。图2是表示涉及本发明的实施方式的虚拟多处理器系统构造的功能框图。
虚拟多处理器系统10是以虚拟方式实现的多处理器系统，包括：物理处理器100、逻辑处理器110～113、保管部130～133、分配部120、中断部140。
物理处理器100是执行通常处理或者中断处理的实际存在的处理器。
逻辑处理器110～113分别是，通过在物理处理器100上执行通常处理或者中断处理而实现的虚拟的处理器。为了便于说明，设逻辑处理器110为当前在物理处理器100上正在执行处理的逻辑处理器。
保管部130～133是在逻辑处理器的处理没有在物理处理器100上被执行的期间，用于保持逻辑处理器的状态的存储装置，分别进行以下保持：保管部130保持逻辑处理器110的状态；保管部131保持逻辑处理器111的状态；保管部132保持逻辑处理器112的状态；保管部133保持逻辑处理器113的状态。
分配部120是进行将逻辑处理器分配到物理处理器100的处理的处理部，包括调度部121和上下文转接部122。
调度部121是如下的处理部，该处理部从目前没有分配给物理处理器100的逻辑处理器111～113中，确定下一个将要分配给物理处理器100的逻辑处理器。
上下文转接部122是如下的处理部，该处理部将在物理处理器100上正在执行处理的逻辑处理器110，与调度部121所决定的下一个要分配的逻辑处理器111～113的任一个进行更换，包括储存部123和恢复部124。
储存部123是如下的处理部，该处理部将在物理处理器100上正在执行的逻辑处理器110的状态传输到保管部130。恢复部124是如下的处理部，该处理部将与下一个将要分配给物理处理器100的逻辑处理器相对应的存储部131～133的任一个的内容传输(写入)到物理处理器100。
中断部140是处理部，该处理部针对为了调试而欲使之停止的逻辑处理器，产生表示调试中断请求的调试中断请求信号141。
以下，对关于如上述构造的虚拟多处理器系统的调试机构的动作进行说明。
首先，关于通常的虚拟多处理器系统10的动作进行说明。图3是表示本实施方式通常的虚拟多处理器系统10的动作例子的图。
在不产生来自中断部140的调试中断请求信号141的通常工作中，依据调度部121产生逻辑处理器的更换动作指示125时，储存部123将物理处理器100上的逻辑处理器(逻辑处理器110～113的任一个)的处理器状态102作为处理器状态保管信息126，保管在与该逻辑处理器对应的任一个保管部130～133中。
此外，与此同时，恢复部124将逻辑处理器的状态作为处理器状态恢复信息127取出，该逻辑处理器的状态存储在与调度部121所确定的下一个将要分配给物理处理器100的逻辑处理器(逻辑处理器110～113的任一个)对应的保管部(保管部130～133的任一个)。恢复部124将取出的处理器状态恢复信息127作为下次的处理器状态103，传输到物理处理器100。
储存部123及恢复部124按照从调度部121输出的更换动作指示125，反复进行上述处理。
在上述通常的动作中，在物理处理器100上逻辑处理器110正在执行的情况下，保管部130成为不对在物理处理器100上执行处理的动作产生影响的不确定状态；在逻辑处理器111正在执行的情况下，保管部131成为不对在物理处理器100上执行处理的工作产生影响的不确定状态；在逻辑处理器112正在执行的情况下，保管部132成为不对在物理处理器100上执行处理的工作产生影响的不确定状态；在逻辑处理器113正在执行的情况下，保管部133成为不对在物理处理器100上执行处理的工作产生影响的不确定状态。
其次，关于调试时的虚拟多处理器系统10的动作进行说明。图4是表示本实施方式在调试时的虚拟多处理器系统10的动作例子的图。图4表示在物理处理器100上逻辑处理器110正在执行时，产生调试中断请求信号141的情况下的动作。
首先，中断部140针对逻辑处理器110产生调试中断请求信号141。物理处理器100受理此调试中断请求信号。在物理处理器100受理了调试中断请求信号141的时刻，物理处理器100将调试中断受理通知101输出到调度部121。调度部121一旦接受调试中断受理通知101，对上下文转接部122发出更换动作指示125，以启动储存部123。被启动后的储存部123，将处理器状态102作为处理器状态保管信息126写入到与逻辑处理器110对应的保管部130中，该处理器状态102是表示在物理处理器100上正在执行的逻辑处理器110受理了调试中断请求信号141的情况下的逻辑处理器110的状态。通过到此为止的动作来完成受理了调试中断请求信号141时的处理器状态102的保存动作。
在处理器状态102的保存动作完成之后，物理处理器100上的逻辑处理器110继续执行针对调试中断请求信号141的中断处理。此外，与此并行，调度部121转移到针对上下文转接部122的更换动作指示125的发出被禁止的状态。另外，在调试中断处理中可以任意地进行此禁止状态的解除。根据此动作，能够防止保管部130所保管的处理器状态102的信息在调试中断处理中，由于分配部120的逻辑处理器的切换工作而被覆盖。
在从物理处理器100(逻辑处理器110)向调度部121发出恢复指示104的情况下，调度部121发出更换动作指示125，该恢复指示104是表示针对调试中断请求信号141的中断处理完毕的、来自调试中断处理的恢复指示。接受了更换动作指示125的上下文转接部122开始逻辑处理器的切换动作，恢复部124将处理器状态恢复信息127作为下一个处理器状态103传输给物理处理器100。此时，调度部121对储存部123产生作用，以使储存部123不进行向保管部130保管处理器状态102的保管动作。因此，能够防止在执行调试中断处理时处理器状态102被写入到保管部130中。
从通过分配部120进行逻辑处理器的切换开始到下一次逻辑处理器110被分配给物理处理器100之后的时刻，逻辑处理器110恢复到即将产生调试中断请求信号141的状态。
在上述的动作例子中，对有关调试中断请求信号141被发出给逻辑处理器110的情况进行了记述，同样在调试中断请求信号141被发出给逻辑处理器111、逻辑处理器112以及逻辑处理器113的情况下，仅仅是成为对象的保管装置不再是保管部130，而分别变为保管部131、保管部132以及保管部133，其他的动作与上述相同。
此外，同样是在上述的动作例子中，在来自调试中断处理的恢复指示104被发出后，虽然切换为逻辑处理器110以外的逻辑处理器，但是也可以再次分配逻辑处理器110。在此情况下也是通过恢复部124将保管部130的内容传输给物理处理器100。
根据上述动作，保管部130在对物理处理器100上所进行的调试中断处理不产生影响的情况下，在从产生调试中断请求信号141时开始到发出来自调试中断处理的恢复指示104为止的期间，表示在即将产生调试中断请求信号141的时刻的逻辑处理器110的状态。因此，即使没有以往那样的为了调试的用于保存处理器状态102的专用的存储装置，也能够根据保管部130的内容，进行与以往相同的逻辑处理器110的调试。
以上，对有关涉及本发明的实施方式的虚拟多处理器系统进行了说明，但是，本发明并不仅限于此实施方式。
例如，虽然如图1所示，设虚拟多处理器系统以单片的LSI(Large ScaleIntegration：大规模集成电路)来构造，但是并不一定限定于此构造。例如，也可以通过包括CPU和存储器等普通的计算机的构造来实现虚拟处理器系统。
在此公开的实施方式的所有部分都是例示，应当认为并不是加以限制的内容。本发明的范围不在于上述的说明，是根据权利请求而表示的，并意味着包括与权利请求同等的意思以及在范围内的所有变更。
工业实用性
本发明能够适用于以较小的存储容量来实现调试机构的虚拟多处理器系统等。

Claims (5)

1、一种虚拟多处理器系统，其特征在于，包括：
物理处理器，被分配逻辑处理器，并执行该逻辑处理器的处理；
保管部，存储状态信息，所述状态信息表示没有分配给所述物理处理器的所述逻辑处理器的状态；
分配部，针对所述物理处理器，在切换多个逻辑处理器的同时，将该多个逻辑处理器的任一个分配给所述物理处理器，并且响应该切换，将与在该切换之前分配给所述物理处理器的所述逻辑处理器对应的所述状态信息存储在所述保管部，且，将与在该切换之后分配给所述物理处理器的所述逻辑处理器对应的所述状态信息从所述保管部读出，并写入到所述物理处理器中；以及
中断部，通过对分配给所述物理处理器的所述逻辑处理器请求调试中断，而使在该逻辑处理器中正在执行的处理停止，
所述分配部，响应对分配给所述物理处理器的所述逻辑处理器的所述调试中断的请求，将与该逻辑处理器对应的所述状态信息存储在所述保管部。
2、如权利要求1所述的虚拟多处理器系统，其特征在于，
分配给所述物理处理器的所述逻辑处理器，响应来自所述中断部的所述调试中断的请求，执行调试中断处理，并且，在该调试中断处理结束的情况下，将来自所述调试中断处理的恢复指示输出到所述分配部，
所述分配部，响应来自所述调试中断处理的恢复指示，从所述多个逻辑处理器中选择一个，将所选择的所述逻辑处理器分配给所述物理处理器，并将与分配给所述物理处理器的所述逻辑处理器对应的所述状态信息从所述保管部读出，并写入到所述物理处理器中。
3、如权利要求2所述的虚拟多处理器系统，其特征在于，
所述分配部在所述调试中断的请求被受理的情况下，禁止所述逻辑处理器的切换。
4、如权利要求2所述的虚拟多处理器系统，其特征在于，
所述分配部还禁止向所述保管部存储与执行所述调试中断处理时的所述逻辑处理器相对应的所述状态信息。
5、如权利要求1所述的虚拟多处理器系统，其特征在于，
在所述保管部所存储的状态信息中，与在所述物理处理器上正在执行处理的逻辑处理器相对应的状态信息，成为不影响在所述物理处理器上执行处理的不确定状态。
CNA2009100096304A 2008-01-23 2009-01-23 虚拟多处理器系统 Pending CN101493782A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008012810A JP2009175960A (ja) 2008-01-23 2008-01-23 仮想マルチプロセッサシステム
JP012810/2008 2008-01-23

Publications (1)

Publication Number Publication Date
CN101493782A true CN101493782A (zh) 2009-07-29

Family

ID=40877473

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100096304A Pending CN101493782A (zh) 2008-01-23 2009-01-23 虚拟多处理器系统

Country Status (3)

Country Link
US (1) US20090187903A1 (zh)
JP (1) JP2009175960A (zh)
CN (1) CN101493782A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597972A (zh) * 2010-05-24 2012-07-18 松下电器产业株式会社 虚拟计算机系统、区域管理方法及程序
CN102804145A (zh) * 2010-03-18 2012-11-28 松下电器产业株式会社 虚拟多处理器系统
CN108255572A (zh) * 2016-12-29 2018-07-06 华为技术有限公司 一种vcpu切换方法和物理主机

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009251802A (ja) * 2008-04-03 2009-10-29 Panasonic Corp マルチプロセッサシステムおよびマルチプロセッサシステムの割込み制御方法
CN106598755B (zh) * 2016-12-01 2020-06-05 杭州中天微系统有限公司 一种处理器及dcc通信系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161557A (ja) * 1985-01-11 1986-07-22 Hitachi Ltd プログラム・デバツグ方法および装置
US5095427A (en) * 1986-01-14 1992-03-10 Hitachi, Ltd. Dispatch control of virtual machine
CN1316074A (zh) * 1998-12-22 2001-10-03 皇家菲利浦电子有限公司 中断/软件控制的线程处理
US20030149864A1 (en) * 2002-01-09 2003-08-07 Kazuya Furukawa Processor and program execution method capable of efficient program execution
US20050108686A1 (en) * 2003-11-19 2005-05-19 International Business Machines Corporation System and method for software debugging
CN1890642A (zh) * 2003-12-19 2007-01-03 英特尔公司 用于虚拟多线程处理的睡眠状态机制

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134534A (ja) * 1990-09-26 1992-05-08 Nec Corp タイマランアウト出口呼び出し方法およびその機構
JPH1097433A (ja) * 1996-09-19 1998-04-14 Brother Ind Ltd 多機能並行処理型電子装置
US6128641A (en) * 1997-09-12 2000-10-03 Siemens Aktiengesellschaft Data processing unit with hardware assisted context switching capability
JP3503504B2 (ja) * 1998-12-11 2004-03-08 株式会社日立製作所 デバッグ処理システムと計算機およびデバッグ処理方法
JP2002055847A (ja) * 2000-08-07 2002-02-20 Mitsubishi Electric Corp デバッグ処理装置及びデバッグ処理方法
US20050108711A1 (en) * 2003-11-13 2005-05-19 Infineon Technologies North America Corporation Machine instruction for enhanced control of multiple virtual processor systems
US8296775B2 (en) * 2007-01-31 2012-10-23 Microsoft Corporation Efficient context switching of virtual processors by managing physical register states in a virtualized environment
US8161476B2 (en) * 2007-07-04 2012-04-17 International Business Machines Corporation Processor exclusivity in a partitioned system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161557A (ja) * 1985-01-11 1986-07-22 Hitachi Ltd プログラム・デバツグ方法および装置
US5095427A (en) * 1986-01-14 1992-03-10 Hitachi, Ltd. Dispatch control of virtual machine
CN1316074A (zh) * 1998-12-22 2001-10-03 皇家菲利浦电子有限公司 中断/软件控制的线程处理
US20030149864A1 (en) * 2002-01-09 2003-08-07 Kazuya Furukawa Processor and program execution method capable of efficient program execution
US20050108686A1 (en) * 2003-11-19 2005-05-19 International Business Machines Corporation System and method for software debugging
CN1890642A (zh) * 2003-12-19 2007-01-03 英特尔公司 用于虚拟多线程处理的睡眠状态机制

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804145A (zh) * 2010-03-18 2012-11-28 松下电器产业株式会社 虚拟多处理器系统
CN102597972A (zh) * 2010-05-24 2012-07-18 松下电器产业株式会社 虚拟计算机系统、区域管理方法及程序
US9063868B2 (en) 2010-05-24 2015-06-23 Panasonic Intellectual Property Corporation Of America Virtual computer system, area management method, and program
CN102597972B (zh) * 2010-05-24 2016-06-08 松下电器（美国）知识产权公司 虚拟计算机系统、区域管理方法
CN108255572A (zh) * 2016-12-29 2018-07-06 华为技术有限公司 一种vcpu切换方法和物理主机

Also Published As

Publication number Publication date
US20090187903A1 (en) 2009-07-23
JP2009175960A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
JP2514208B2 (ja) ホットスタンドバイメモリ−コピ−方式
CN101730881B (zh) 包括多个处理器的系统以及操作该系统的方法及设备
CN101446909B (zh) 用于管理任务事件的方法和系统
US3688274A (en) Command retry control by peripheral devices
US3079082A (en) Electronic computer with interrupt feature
US4447874A (en) Apparatus and method for communication of information between processes in an information system
US3984820A (en) Apparatus for changing the interrupt level of a process executing in a data processing system
US7464208B2 (en) Method and apparatus for shared resource management in a multiprocessing system
US4020471A (en) Interrupt scan and processing system for a data processing system
CN101493782A (zh) 虚拟多处理器系统
CN101887393A (zh) 基于半虚拟化技术的设备故障复现方法及系统
JPS6120016B2 (zh)
CN101213523A (zh) 调试辅助装置及用于在计算机中执行调试处理方法的程序
CN103116551B (zh) 应用于CLB总线的NorFLASH存储接口模块
JPS60235246A (ja) コンピユータの状態をセーブする装置
CN103210381A (zh) 访问方法以及多核处理器系统
CN108369547A (zh) 持久性主存储器中的日志的尾部
US7216252B1 (en) Method and apparatus for machine check abort handling in a multiprocessing system
CN103365792A (zh) 信息处理设备和控制信息处理设备的方法
JPS58121457A (ja) 情報処理装置
CN104781790B (zh) 用信号通知软件可恢复错误
CN103280242B (zh) 适用于片上存储edac的可配置后台刷新方法
Newport Applications and implications of mini-computers
KR20010036590A (ko) 인터럽트 및 폴링 방식 겸용으로 메모리를 엑세스하는 장치 및 그 방법
JPH0690683B2 (ja) マルチプロセッサシステムの障害処理方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090729