JPH01279346A - オンラインメモリチェック方式 - Google Patents

オンラインメモリチェック方式

Info

Publication number
JPH01279346A
JPH01279346A JP63108190A JP10819088A JPH01279346A JP H01279346 A JPH01279346 A JP H01279346A JP 63108190 A JP63108190 A JP 63108190A JP 10819088 A JP10819088 A JP 10819088A JP H01279346 A JPH01279346 A JP H01279346A
Authority
JP
Japan
Prior art keywords
page
test
allocation
write
unused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63108190A
Other languages
English (en)
Inventor
Yuichiro Ito
雄一郎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63108190A priority Critical patent/JPH01279346A/ja
Publication of JPH01279346A publication Critical patent/JPH01279346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 仮想記憶方式を用いる情報処理システムにおけるオンラ
インメモリチェック方式に関し、実メモリに発生する書
込み不良障害を、極力早期に発見可能とすることを目的
とし、 複数の頁に区分された書込み読出しメモリと、各員を論
理空間に動的に割当てる頁割当手段とを具備する情報処
理システムにおいて、書込み読出しメモリ内の任意の頁
を未使用状態とし、未使用状態の頁の全領域に対して予
め定められたデータを書込んでは読出し、読出し結果に
基づき未使用状態の頁の正常性を確認する試験手段と、
試験手段による試験の終了した未使用状態にある頁に、
使用状態にある他の頁の記憶データを複写する複写手段
と、複写手段が複写した未使用状態にあった頁と、使用
状態にあった他の頁との、頁割当手段による論理空間へ
の割当てを交換する割当変更手段とを設け、割当変更手
段により論理空間への割当を交換された使用状態にあっ
た他の頁に対して試験手段による試験を実行することに
より、書込み読出しメモリを構成する総ての頁に対する
試験を実行する様に構成する。
〔産業上の利用分野〕
本発明は情報処理システムに係り、特に仮想記憶方式を
用いる情報処理システムにおけるオンラインメモリチェ
ンク方弐に関する。
近年、複数の頁に区分される書込み読出しメモリ (以
後実メモリと称する)を具備し、各員を論理空間へ動的
に割当てる仮想記憶方式が、情報処理システムに広く採
用れれている。
一方、実メモリに発生する障害の一つに、書込データの
如何に拘わらず、常に一定のデータのみが読出される、
書込み不良がある。
この種の障害は、所定の試験データを書込んでは読出し
、読出しデータを確認する書込み読出し試験でも実行し
ない限り、通常の使用方法では直ちに検出することは困
難である。
〔従来の技術〕
従来、この種の書込み不良障害が実メモリに発生したこ
とを検出する為には、実メモリの各記憶素子に論理“0
”および論理“1”のデータを試験用データとして書込
み読出し試験を実行し、書込みデータと読出しデータと
を照合し、書込みデータの論理値に拘わらず、読出しデ
ータの論理値が一定の場合に、前述の書込み不良障害が
発生したと判定していた。
〔発明が解決しようとする課題〕
以上の説明から明らかな如く、従来ある情報処理システ
ムにおいては、実メモリに発生する書込み不良障害を検
出する為には、実メモリに対して試験用データの書込み
読出し試験を実行する以外に無かった。
然し、かかる書込み読出し試験を使用中の実メモリに実
行すると、記憶されているデータが破壊される為、情報
処理システムが運転中には実行困難であり、情報処理シ
ステムの運転開始に先立ち実行する以外に無かった。
従って、長時間運転をm続する情報処理システムにおい
ては、実メモリにこの種の書込み不良障害が発生しても
発見が後れ、情報処理システム全体に致命的な影響を及
ぼす恐れがあった。
本発明は、実メモリに発生する書込み不良障害を、極力
早期に発見可能とすることを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理を示す図である。
第1図において、10は情報処理システム、2は情報処
理システム10が具備する書込み読出しメモリ (実メ
モリ)、21.22、−・は書込み読出しメモリ (実
メモリ)2を区分する頁、100は、各員21.22、
−・−を論理空間に動的に割当てる頁割当手段である。
200は、本発明により情報処理システム10に設けら
れた試験手段である。
300は、本発明により情報処理システム10に設けら
れた複写手段である。
400は、本発明により情報処理システム10に設けら
れた割当変更手段である。
〔作用〕
試験に先立ち、書込み読出しメモリ2内の任意の頁21
を未使用状態とする。
なお頁21は、予め未使用状態に確保されているもの、
また記憶データD2を例えば二次記憶装置等に退避させ
て、強制的に未使用状態となるものを問わない。
試験手段200は、未使用状態の頁21の全領域に対し
て予め定められたデータを書込んでは読出し、読出し結
果に基づき未使用状態の頁21の正常性を確認する。
複写手段300は、試験手段200による試験の終了し
た未使用状態にある頁21に、使用状態にある他の頁2
2の記憶データD2を複写する。
割当変更手段400は、複写手段300が複写した未使
用状態にあった頁21と、使用状態にあった他の頁22
との、頁割当手段100による論理空間への割当てを交
換する。
以後試験手段200は、割当変更手段400により論理
空間への割当を交換された使用状態にあった他の頁22
に対して試験を実行することにより1、書込み読出しメ
モリ2を構成する総ての頁に対する試験を実行する。
従って、使用状態にある各員を、順次未使用状態にある
頁と論理空間上で交換することにより、使用状態にある
各員に影響を与えること無く、実メモリ上の全頁の試験
が随時実行可能となり、書込み不良障害が早期に検出可
能となり、当該情報処理システムの信頼性が向上する。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による情報処理システムを示
す図である。
第2図においては、第1図における書込み読出しメモリ
2として、第−頁21乃至第六頁26に区分される実メ
モリ2が示され、第1図における頁割当手段100とし
て頁割当表4が示され、第1図における試験手段200
、複写手段300および割当変更手段400として、書
込読出試験部I L I L頁間複写部1112および
頁割当変更部1113が、情報処理システムを構成する
プロセッサI内に設けられている。
なお実メモリ2を構成する第−頁21乃至第六頁26は
、総て使用状態にあるものとする。
また頁割当表4内には、第−頁21乃至第六頁26の物
理頁番号NPl乃至NP6が、プロセッサ1が第−頁2
1乃至第六頁26にアクセスする際に指定する論理頁番
号NL+乃至NL6に対応して記憶されており、プロセ
ッサlが論理頁番号Nt=(1は1乃至6)を指定する
と、頁割当表4から対応する物理頁番号N1.が抽出さ
れ、物理頁番号N1、により指定される第1頁21にア
クセス可能となる。
運転状態にある情報処理システムにおいて、プロセッサ
lは図示されぬ他のタスクを実行しない状態では、アイ
ドルタスク11を起動する。
起動されたアイドルタスク1■は、最初にスワツパ12
を起動する。
起動されたスワツパ12は、内蔵するスワップアウトア
ルゴリズム121 (例えばアクセス頚度の最も少ない
頁を選択する)に基づき、実メモリ2内の頁(例えば第
−頁21)を選択し、第−頁21の記憶データD1をバ
ス5を介して二次記憶装置3に退避させ、第−頁21を
未使用状態とする。
次にアイドルタスク11は、全頁対象実行部111を起
動する。
起動された全頁対象実行部111は、最初に書込読出試
験部1111を起動する。
書込読出試験部1111は、スワツパ12が未使用状態
とした第−頁21に対し、各記憶素子に試験データ(論
理“0”および論理“1”)を順次書込んでは読出し、
試験データと同一のデータが読出されるか否かを検査す
ることにより、各記憶素子の書込み不良障害を検出する
書込読出試験部1111が第−頁21の全記憶素子に対
して書込み読出し試験を終了し、第−頁21に書込み不
良障害が発生していないことを確認すると、全頁対象実
行部111は頁間複写部1112を起動する。
頁間複写部1112は、使用状態にある他の頁(例えば
第二頁22)の記憶データD2を、未使用状態にある第
−頁21に複写する。
頁間複写部1112が第二頁22の記憶データD2を第
−頁21に複写し終わると、全頁対象実行部111は頁
割当変更部1113を起動ヂる。
頁割当変更部1113は、頁割当表4内において論理頁
番号N、2に対応して格納されている物理頁番号N、□
と、論理頁番号NLIに対応して格納されている物理頁
番号N P lとを交換して格納する。
以後プロセッサlが論理頁番号r’ltzを指定すると
、頁割当表4から物理頁番号NP+が抽出され、記憶デ
ータD2が格納される第−頁21にアクセスすることと
なり、第二頁22が新たに未使用状態となる。
、 頁割当変更部1113が頁割当表4内の物理頁番号
N P lとN、□とを交換し終わると、全頁対象実行
部111は再び書込読出試験部1111を起動し、新た
に未使用状態となった第二頁22に対し、前述と同様の
過程で書込み読出し試験を実行させる。
書込読出試験部1111が第二頁22の全記憶素子に対
して書込み読出し試験を終了し、第二頁22に書込み不
良障害が発生していないことを確認すると、全頁対象実
行部111は再び頁間複写部1122を起動し、使用状
態にある他の頁(例えば第三頁23)の記憶データD3
を、未使用状態にある第二頁22に複写させる。
頁間複写部1112が第三頁23の記憶データD3を第
二頁22に複写し終わると、全頁対象実行部111は再
び頁割当変更部1113を起動し、頁割当表4内におい
て論理頁番号NL3に対応して格納されている物理頁番
号N1.と、論理頁番号N、1に対応して格納されてい
る物理頁番号NP2とを交換して格納させる。
以後プロセッサlが論理頁番号NL3を指定すると、頁
割当表4から物理頁番号NP2が抽出され、記憶データ
D3が格納される第二頁22にアクセスすることとなり
、第三頁23が未使用状態となる。
頁割当変更部1113が頁割当表4内の物理頁番号N 
P 2とN、とを交換し終わると、全頁対象実行部11
2は再び書込読出試験部1111を起動し、新たに未使
用状態となった第三頁23に対し、前述と同様の過程で
書込み読出し試験を実行させる。
以下同様にして、全頁対象実行部111は、実メモリ2
内の総ての頁(第−頁21乃至第六頁26)の書込み読
出し試験が終了する迄、書込読出試験部1121乃至頁
割当変更部1113を繰返し起動する。
以上の結果、実メモリ2の第−頁21乃至第五頁25に
は、それぞれ第二頁22乃至第六頁26の記憶データD
2乃至D6が格納され、第6頁26は未使用状態となり
、また頁割当表4には、論理頁番号NLZ乃至NL&に
対応して、それぞれ物理頁番号N P l乃至NFSが
格納された状態となる。
以上の説明から明らかな如く、本実施例によれば、情報
処理システムの運転を継続し乍ら、実メモリ2の記憶デ
ータD、乃至D6を破壊すること無く、実メモリ2の書
込み不良障害が検査可能となる。
なお、第2図はあく迄本発明の一実施例に過ぎず、例え
ば第−頁21乃至第六頁26は総て使用状態にあるもの
に限定されることは無く、予め未使用状態にある頁(例
えば第−頁21)が存在することも考慮されるが、かか
る場合には、スワツパ111を起動させること無く、直
ちに全頁対象実行部112を起動させ、既に未使用状態
にある第−頁21から書込み読出し試験を開始すること
により、同様の目的を達成するが、かかる場合にも本発
明の効果は変わらない。またプロセッサ1は実メモリ2
の書込み読出し試験をアイドルタスク11により実行さ
せるものに限定されることは無く、例えばクロック割込
みを利用して周期的に実行させる等、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。更に本発明の対象となる情報処理システム10は、
図示されるものに限定されぬことは言う迄も無い。
〔発明の効果〕
以上、本発明によれば、前記情報処理システムにおいて
、使用状態にある各員を、順次未使用状態にある頁と論
理空間上で交換することにより、使用状態にある各員に
影響を与えること無く、実メモリ上の全頁の試験が随時
実行可能となり、書込み不良障害が早期に検出可能とな
り、当該情報処理システムの信頼性が向上する。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による情報処理システムを示す図である。 図において、1はプロセンサ、2は書込み読出しメモリ
(実メモリ)、3は二次記憶装置、4は、頁割当表、5
はバス、10は情報処理システム、11はアイドルタス
ク、12はスワツパ、21は第−頁、22は第二頁、2
3は第三頁、24は第四頁、25は第五頁、26は第六
頁、100は頁割当手段、111は全頁対象実行部、1
21はスワップアウトアルゴリズム、200は試験手段
、300は複写手段、400は割当変更手段、1111
は書込読出試験部、11■2は頁間複写部、卒発四の原
理口 手 1 ■

Claims (1)

  1. 【特許請求の範囲】 複数の頁(21、22、・・・)に区分された書込み読
    出しメモリ(2)と、該各頁(21、22、・・・)を
    論理空間に動的に割当てる頁割当手段(100)とを具
    備する情報処理システム(10)において、 前記書込み読出しメモリ(2)内の任意の頁(21)を
    未使用状態とし、 該未使用状態の頁(21)の全領域に対して予め定めら
    れたデータを書込んでは読出し、該読出し結果に基づき
    該未使用状態の頁(21)の正常性を確認する試験手段
    (200)と、 該試験手段(200)による試験の終了した前記未使用
    状態にある頁(21)に、使用状態にある他の頁(22
    )の記憶データ(D_2)を複写する複写手段(300
    )と、 該複写手段(300)が複写した前記未使用状態にあっ
    た頁(21)と、使用状態にあった他の頁(22)との
    、前記頁割当手段(100)による論理空間への割当て
    を交換する割当変更手段(400)とを設け、 該割当変更手段(400)により前記論理空間への割当
    を交換された前記使用状態にあった他の頁(22)に対
    して前記試験手段(200)による試験を実行すること
    により、前記書込み読出しメモリ(2)を構成する総て
    の頁に対する試験を実行することを特徴とするオンライ
    ンメモリチェック方式。
JP63108190A 1988-04-30 1988-04-30 オンラインメモリチェック方式 Pending JPH01279346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63108190A JPH01279346A (ja) 1988-04-30 1988-04-30 オンラインメモリチェック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63108190A JPH01279346A (ja) 1988-04-30 1988-04-30 オンラインメモリチェック方式

Publications (1)

Publication Number Publication Date
JPH01279346A true JPH01279346A (ja) 1989-11-09

Family

ID=14478288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63108190A Pending JPH01279346A (ja) 1988-04-30 1988-04-30 オンラインメモリチェック方式

Country Status (1)

Country Link
JP (1) JPH01279346A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05241976A (ja) * 1992-02-27 1993-09-21 Nec Corp 主記憶制御装置
JP2007148536A (ja) * 2005-11-24 2007-06-14 Fuji Xerox Co Ltd Ram診断装置および方法
JP2007226640A (ja) * 2006-02-24 2007-09-06 Nec Corp メモリ診断処理回路およびメモリ診断処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05241976A (ja) * 1992-02-27 1993-09-21 Nec Corp 主記憶制御装置
JP2007148536A (ja) * 2005-11-24 2007-06-14 Fuji Xerox Co Ltd Ram診断装置および方法
JP2007226640A (ja) * 2006-02-24 2007-09-06 Nec Corp メモリ診断処理回路およびメモリ診断処理方法

Similar Documents

Publication Publication Date Title
JP2005129053A (ja) フォールトトレラント・マルチコア・マイクロプロセッシング
CN102681937A (zh) 一种缓存一致性协议正确性验证方法
US5072368A (en) Immediate duplication of I/O requests on a record by record basis by a computer operating system
US20070192520A1 (en) System control unit, system control method, and computer readable medium storing system control program
JPH01279346A (ja) オンラインメモリチェック方式
US7350109B2 (en) System and method for testing a memory using DMA
CN115359834A (zh) 一种盘仲裁区域检测方法、装置、设备及可读存储介质
JP2001356971A (ja) マルチプロセッサメモリをテストするシステム及び方法
US6144930A (en) Method for providing a memory model of a memory device for use in simulation
JPS5914775B2 (ja) 共通メモリロツク方式
US8090991B2 (en) Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource
CN111695314A (zh) 一种多核芯片仿真测试方法及装置
JPH0348347A (ja) メモリチェック方式
EP0221275B1 (en) Method and apparatus for ensuring data integrity in a computer system
JPH06332864A (ja) マルチプロセッサシステムにおけるcpu間通信方式
JP2008242592A (ja) メモリ監視回路、情報処理装置、及びメモリ監視方法
JPH0475152A (ja) 不揮発メモリシステム
JPH0810448B2 (ja) セマフォアクセス制御方法
JP2509981B2 (ja) 仮想記憶制御装置
CN116431388A (zh) 分布式文件系统的数据恢复方法及应用
JPS6111802Y2 (ja)
Wong et al. RTE-IV: The Megaword-Array Operating System
JPH01290060A (ja) 計算機システム立上げ方式
JPH0727468B2 (ja) 二重化情報処理装置
JPS63195874A (ja) 交替トラツク処理装置