JP2005149501A - Dmaを使用して拡張カードでメモリをテストするためのシステムおよび方法 - Google Patents
Dmaを使用して拡張カードでメモリをテストするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2005149501A JP2005149501A JP2004327515A JP2004327515A JP2005149501A JP 2005149501 A JP2005149501 A JP 2005149501A JP 2004327515 A JP2004327515 A JP 2004327515A JP 2004327515 A JP2004327515 A JP 2004327515A JP 2005149501 A JP2005149501 A JP 2005149501A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- controller
- computer system
- coupled
- module card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims description 12
- 230000004044 response Effects 0.000 claims description 14
- 230000009471 action Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000005201 scrubbing Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000246 remedial effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】コンピュータシステムの動作中に、メモリエラーによる故障が発生する前にコンピュータシステムのメモリエラーを検出する。
【解決手段】プロセッサ(110)、プロセッサに結合されたメモリコントローラ(122,428)、メモリコントローラに結合されたメモリ(130)、メモリコントローラに結合された第1の入力/出力(I/O)コントローラ(124,424)、第1のI/Oコントローラに結合された第1の拡張スロット(158)、及び、第1の拡張スロットに結合されたテストモジュールカード(150)を備えるコンピュータシステム(100)が開示される。テストモジュールカードは、ダイレクトメモリアクセス(DMA)を使用してメモリに対するテストを実施させるように構成される。
【選択図】図1
【解決手段】プロセッサ(110)、プロセッサに結合されたメモリコントローラ(122,428)、メモリコントローラに結合されたメモリ(130)、メモリコントローラに結合された第1の入力/出力(I/O)コントローラ(124,424)、第1のI/Oコントローラに結合された第1の拡張スロット(158)、及び、第1の拡張スロットに結合されたテストモジュールカード(150)を備えるコンピュータシステム(100)が開示される。テストモジュールカードは、ダイレクトメモリアクセス(DMA)を使用してメモリに対するテストを実施させるように構成される。
【選択図】図1
Description
本発明は、コンピュータシステムのメモリをテストするためのシステム及び方法に関する。
コンピュータシステムは一般に、1つまたは複数のプロセッサおよびメモリシステムを備える。メモリシステムは多くの場合、比較的高速かつ高価なメモリから比較的低速かつ安価なメモリまで複数レベルのメモリデバイスを備える。メモリシステムの第1のレベルの1つは主メモリと呼ばれ、通常、ある形態のランダムアクセスメモリ(RAM)から構成される。動作時、コンピュータシステムは、オペレーティングシステムおよび1つまたは複数のアプリケーションを主メモリにロードして、プロセッサ(複数可)による実行を可能にする。
主メモリは、オペレーティングシステムおよびアプリケーションを収容することから、コンピュータシステムの極めて重要なコンポーネントとなりうる。主メモリに発生する故障は、システムにおいて広範囲の故障を発生させ、またおそらくシステムをクラッシュさせる恐れがある。そのため、故障を引き起こす前に主メモリのエラーを検出することが一般に望ましい。
メモリエラーは、既知の情報をメモリに書き込み、次にその情報を読み出して正しいか否かを判定することによって検出することができる。しかしメモリエラーによってはパターンに敏感であり、選択された情報パターンがメモリに書き込まれることに応答して現れるだけのものがある。メモリの診断テストによっては、コンピュータシステムがオンになる、またはリセットされることに応答して行われるものがある。しかしこのタイプのテストは、長い時間期間にわたってオンのままであり、かつリセットされないコンピュータシステムにおいてエラーを検出しない場合がある。
メモリデバイスによってはコンピュータシステムの動作中に作動するエラー訂正機能を備えるものもあるが、こういった機能は通常、特定のメモリロケーション(メモリ位置)の読み出しに応答してのみエラーを検出する。メモリの多くの領域は定期的に読み出されない可能性があるため、こういった領域において発生するエラーは、故障したメモリロケーションへのアクセスが行われるまで未検出のままであり得る。
したがって、メモリエラーがシステムの動作中に故障を引き起こす前にコンピュータシステムの主メモリのすべての領域のエラーを検出することが可能であることが望ましい。
一つの例示的な実施形態によれば、コンピュータシステムであって、プロセッサと、プロセッサに結合されたメモリコントローラと、メモリコントローラに結合されたメモリと、メモリコントローラに結合された第1の入出力(I/O)コントローラと、第1のI/Oコントローラに結合された第1の拡張スロットと、第1の拡張スロットに結合されたテストモジュールカードと、を備え、テストモジュールカードは、直接メモリアクセス(DMA:ダイレクトメモリアクセス)を使用してメモリに対するテストを実行させるように構成されることからなる、コンピュータシステムが提供される。
以下の好ましい実施形態の詳細な説明では、本明細書の一部を成す添付図面であって、本発明を実施することができる特定の実施形態を例示として示す添付図面を参照する。他の実施形態も利用することが可能であり、本発明の範囲から逸脱することなく構造的または論理的変更を行うことができることを理解されたい。したがって以下の詳細な説明は、限定の意味で解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。
本開示の一局面において、コンピュータシステムは、入出力(I/O)拡張スロットに結合されたテストモジュールカードを備える。テストモジュールカードは、コンピュータシステムの動作中に、すなわちオペレーティングシステムが起動した後で、オペレーティングシステムの実行中に、コンピュータシステムの主メモリの部分をテストするように構成される。テストモジュールカードは、I/O拡張スロットに結合されたI/Oコントローラにテストトランザクションを供給し、それによって直接メモリアクセス(DMA)を使用して主メモリに対するテストを実行させる。テストモジュールカードは、テスト中にエラーが検出されたことに応答して是正措置(すなわち、修復措置)をとらせることができる。
図1は、直接メモリアクセス(DMA)を使用して、動作中にメモリをテストするように構成されたコンピュータシステム100の1実施形態を示すブロック図である。コンピュータシステム100は、ハンドヘルド、デスクトップ、ノートブック、モバイル、ワークステーション、またはサーバコンピュータ等、任意のタイプのコンピュータシステムであってもよい。コンピュータシステム100はプロセッサ110a〜110(n)、コア電子回路複合体120、メモリ130、入出力(I/O)デバイスのセット140、およびテストモジュールカード150を備える。プロセッサ110a〜110(n)はそれぞれ、バス接続152のセットを使用してコア電子回路複合体120に結合される。バス接続152はシステムバスのセットを含む。コア電子回路複合体120は、接続154および156をそれぞれ使用してメモリ130およびI/Oデバイス140に結合される。コア電子回路複合体120はチップセットと呼ぶこともできる。
コンピュータシステム100は、1以上の任意の数のプロセッサ110を備える。本明細書では、「プロセッサ110」はプロセッサ110a〜110(n)のいずれか1つを指し、「プロセッサ110(複数)」はプロセッサ110a〜110(n)のセットを指す。
プロセッサ110aはキャッシュ112に結合され、プロセッサ110bはキャッシュ114を備える。キャッシュ112および114は、命令およびデータ等、任意のタイプの情報を記憶することができる。他のプロセッサ110は任意のタイプまたは任意の数のキャッシュを備えてもよく、また任意のタイプまたは任意の数のキャッシュとともに動作可能であってよい。
コンピュータシステム100は、プロセッサ110(複数)の1つまたは複数によって実行可能なオペレーティングシステム(図示せず)も備える。オンになること、またはリセットされることに応答して、プロセッサ110(複数)の1つまたは複数はオペレーティングシステムを起動させて実行させる。プロセッサ110(複数)は、メモリ130を使用してオペレーティングシステムおよび他のプログラムからの命令を実行する。
コア電子回路複合体120は、メモリコントローラ122、I/Oコントローラのセット124、およびバスブリッジ126を備える。メモリコントローラ122は、プロセッサ110(複数)、I/Oデバイス140およびテストモジュールカード150からの書き込みおよび読み出しトランザクションそれぞれに応答して、情報をメモリ130に記憶し、また情報をメモリ130から読み出すように構成される。メモリコントローラ122は、メモリ130からの情報の読み出しに応答して、メモリ130に対してメモリスクラビング(memory scrubbing)または他のエラー訂正機能を実行するように構成されたハードウェアおよび/またはソフトウェアを備えることができる。
I/Oコントローラ124は、1つまたは複数のI/Oデバイス140およびテストモジュールカード150を管理するように構成された任意のタイプおよび任意の数のコントローラを含むことができる。I/Oコントローラ124の例としては、IDE/ATAコントローラ、SATAコントローラ、PCIコントローラ、SCSIコントローラ、USBコントローラ、IEEE1394(ファイアワイヤ)コントローラ、PCMCIAコントローラ、パラレルポートコントローラ、およびシリアルポートコントローラが挙げられる。一実施形態では、I/Oコントローラ124は、バスブリッジ126に結合された中間バス、中間バスに結合されたPCIコントローラ、ならびにPCIコントローラに結合されたSCSI、IDE、および他のコントローラを備えた複数のマイクロチップから構成される。
メモリ130は、RAM、SRAM、DRAM、SDRAM、およびDDR SDRAM等、メモリコントローラ122によって管理される任意のタイプのメモリを含む。システムファームウェア(図示せず)またはオペレーティングシステムからのコマンドに応答して、メモリコントローラ122は、ハードドライブまたはCD−ROMドライブ等のI/Oデバイス140から情報をメモリ130にロードさせることができる。
I/Oデバイス140は、I/Oコントローラ124を使用してコンピュータシステム100と通信するように構成された任意のタイプおよび任意の数の装置を含むことができる。各I/Oデバイス140は、コンピュータシステム100の内部にあっても、また外部にあってもよく、I/Oコントローラ124に結合された拡張スロットに結合することができる。I/Oデバイス140は、コンピュータシステム100が他のコンピュータシステムおよび情報を記憶するように構成された記憶装置(図示せず)と通信できるようにするネットワーク装置(図示せず)を含むことができる。
テストモジュールカード150は、テストトランザクションを生成し、テストトランザクションをI/Oコントローラ124の1つに供給することにより、DMAを使用してコンピュータシステムの動作中にメモリ130に対するテストを実行させるように構成される。テストトランザクションは、メモリ130に対する情報の読み書きそれぞれを実行させるように構成された読み出しおよび書き込みトランザクションを含む。テストトランザクションは、メモリ130の選択されたロケーションの動作および機能を検証するように構成されたパターンテストまたは他の任意のタイプの読み出し及び書き込みトランザクション、または、それらのトランザクションの任意の組み合わせを含むことができる。
テストモジュールカード150は、コンピュータシステム100のマザーボードの拡張スロット、または拡張スロットに結合されコンピュータシステム100を収容するシャーシに搭載されたコネクタにプラグインするように構成された拡張カードを含む。拡張スロットはI/Oコントローラ124に結合する。したがって、テストモジュールカード150はコンピュータシステム100の内部にあっても、または外部にあってもよい。テストモジュールカード150がコンピュータシステム100の外部にある実施形態では、テストモジュールカード150をシャーシ内に収容することができる。
コンピュータシステム100は、テストモジュールカード150およびI/Oデバイス140がメモリ130と対話できるようにする複数のDMAチャネルを備える。DMAを使用するために、テストモジュールカード150またはI/Oデバイス140は、テストトランザクション等のDMAトランザクションをI/Oコントローラ124に送る。DMAトランザクションは、I/Oコントローラ124からバスブリッジ126に進み、バス接続152を使用して次にメモリコントローラ122に進む。メモリコントローラ122はDMAトランザクションを実行させる。
テストモジュールカード150は、メモリコントローラ122に含まれるエラー訂正機能のレベルに応じて、メモリコントローラ122に関連して動作するように合わせることができる。たとえば、メモリコントローラ122がメモリスクラビングまたはCRCコード等の他のエラー訂正メカニズムを実施する実施形態では、テストモジュールカード150を、主に読み出しトランザクションを生成するように構成することができる。読み出しトランザクションに応答して、メモリコントローラ122のメモリスクラビングまたはエラー訂正機能が、メモリ130のエラーを検出し、可能であればエラーを修正する。メモリコントローラ122がメモリスクラビングまたは他のエラー訂正メカニズムを備えない実施形態では、テストモジュールカード150を、メモリ130にパターンを書き込み、そのパターンをメモリ130から読み出してエラーを検出するように構成することができる。
以下、テストモジュールカード150の動作について図2および図3を参照して述べる。図2はコンピュータシステム100の一部分の一実施形態を示すブロック図であり、図3はコンピュータシステム100の動作中に、DMAを使用してメモリ130をテストするための方法の一実施形態を示すフローチャートである。この方法はテストモジュールカード150によって実行される。
テストモジュールカード150は、ブロック302に示すように、コンピュータシステム100の動作中にメモリ130の一部分202を選択して、その部分202へのアクセスを得る。実施態様に応じて、テストモジュールカード150は、要求をオペレーティングシステムに送ることにより、要求をメモリコントローラ122に送ることにより、メモリ130の未使用部分を割り振ることにより、または他の任意の適した方法により部分202へのアクセスを得ることができる。メモリコントローラ122がメモリスクラビングまたは他のエラー訂正メカニズムを実施する実施形態では、テストモジュールカード150は、メモリ130の一部分をテストする前にその部分へのアクセスを得るステップを省くことができる。
テストモジュールカード150は、ブロック304に示すようにテストトランザクションを生成する。テストトランザクションは、メモリ130内の部分202に対する情報の読み出しまたは書き込みそれぞれを実行させるように構成された読み出しまたは書き込みトランザクションであることができる。テストモジュールカード150は、ブロック306に示すように、DMAを使用してテストトランザクションをメモリ130に供給する。図2の実施形態では、テストモジュールカード150は、接続158を使用してテストトランザクションをI/Oコントローラ124aに供給することによってこれを達成する。I/Oコントローラ124aは、接続212を使用してトランザクションをバスブリッジ126に供給する。バスブリッジ126は、バス接続214を使用してトランザクションをメモリコントローラ122に供給する。バス接続214はバス接続152の1つを構成する。メモリコントローラ122は、メモリ130の部分202から情報を読み出すことにより、またはメモリ130の部分202に情報を記憶することにより、テストトランザクションを実行させる。読み出しトランザクションの場合、メモリコントローラ122は情報を部分202から読み出させ、接続214、212、および158を使用してテストモジュールカード150に供給させる。
ブロック308に示すように、テストモジュールカード150により、エラーが部分202において検出されたか否かについて判定される。テストモジュールカード150が部分202のエラーを検出した場合には、ブロック310に示すように是正措置がとられる。是正措置には、エラーの修正、エラーアドレスの記録、ならびに/またはオペレーティングシステム、メモリコントローラ122、および/またはシステム管理者へのエラーの通知を含むことができる。
テストモジュールカード150が部分202のエラーを検出しない場合、ブロック312に示すように、テストモジュールカード150により、部分202に対して実行すべきテストがまだあるか否かが判定される。部分202に対して実行すべきテストがまだある場合には、ブロック304における機能が繰り返される。
部分202に対して実行すべきテストがもうない場合、ブロック314に示すように、テストモジュールカード150は部分202へのアクセスを手放す。ブロック314の機能は、テストモジュールカード150がメモリ130の各部分へのアクセスを得る必要がない実施形態では省くことができる。
ブロック316に示すように、テストモジュールカード150により、メモリ130においてテストすべき別の部分があるか否かが判定される。メモリ130にテストすべき別の部分がある場合には、ブロック302の機能が繰り返される。メモリ130にテストすべき別の部分がない場合には、方法は終了する。
メモリコントローラ122が、メモリ130からの情報の読み出しに応答してメモリスクラビングまたは他のエラー訂正機能を実行するように構成される実施形態では、エラーを検出することができ、テストモジュールカード150からのテストトランザクションに応答してメモリコントローラ122が是正措置を実行することができる。是正措置には、エラーを修正し、エラーを記録することを含めることができる。
特定の実施形態では、コンピュータシステム100は、テストモジュールカード150と通信することができるソフトウェア診断機能を備える。診断機能と併せて、テストモジュールカード150はメモリ130の目的とされた読み出し、書き込み、およびパターンテストを行うことができる。メモリ130の一部分へのアクセスを得ることに応答して、テストモジュールカード150は、診断機能からの通信に応答して読み出し、書き込み、およびパターンテストの任意の組合せを通してメモリ130の特定のロケーション(位置)をテストすることができる。診断機能は、オペレーティングシステムまたは他のアプリケーションの一部として含めてもよく、また別個のプログラムであってもよい。
テストモジュールカード150を、システム管理者がオペレーティングシステムまたは別の適したインタフェースを使用してメモリ130に対するテストを構成することができるように設計することができる。オペレーティングシステムまたはインタフェースは、管理者が、たとえばテストの時間および頻度、テストするメモリの特定の部分(たとえば、頻繁に使用される部分)、および故障の場合にとるべき措置を選択できるようにすることができる。
テストモジュールカード150は、ハードウェアコンポーネントおよびソフトウェアコンポーネントの任意の適した組み合わせを含むことができる。
図4は、動作中に、DMAを使用してメモリ130をテストするように構成されたコンピュータシステム100の代替の実施形態を示すブロック図である。図4に示す実施形態では、コア電子回路複合体420がコア電子回路複合体120にとって代わっている。コア電子回路複合体420は、システムコントローラ422およびI/Oコントローラ424を備える。システムコントローラ422はメモリコントローラ428を備える。
テストモジュールカード150は、図1、図2、および図3の実施形態で動作したのと概ね同じように図4の実施形態でも動作する。図4の実施形態では、DMAトランザクションは、バス接続152を使用するのではなく、I/Oコントローラ424とシステムコントローラ422の間の接続のセット430の1つを使用して実行される。したがって、テストモジュールカード150のテストトランザクションは、接続430を使用してテストモジュールカード150からI/Oコントローラ424へ、そしてシステムコントローラ422へ進む。メモリコントローラ428はテストトランザクションを処理し、読み出しトランザクションの場合、接続430を使用して読み出しトランザクションに関連する情報をI/Oコントローラ424に提供する。
図4に示すように、テストモジュールカード150は、構成の異なるコア電子コンポーネントまたはチップセットともともに動作するように構成される。したがって、テストモジュールカード150はまた、ここに示していない他のコア電子コンポーネントまたはチップセットとも動作するように構成される。
本発明の1実施形態によるコンピュータシステムは、プロセッサ(110)、プロセッサに結合されたメモリコントローラ(122,428)、メモリコントローラに結合されたメモリ(130)、メモリコントローラに結合された第1の入力/出力(I/O)コントローラ(124,424)、第1のI/Oコントローラに結合された第1の拡張スロット(158)、及び、第1の拡張スロットに結合されたテストモジュールカード(150)を備える。テストモジュールカードは、ダイレクトメモリアクセス(DMA)を使用してメモリに対するテストを実施させるように構成される。
上記実施形態は、メモリエラーの検出にDMAを使用しないシステムに対して利点を有する。たとえば、コンピュータシステムは、他のタイプのメモリエラー検出を使用する場合よりも容易に、DMAを使用して検出されたメモリエラーを修正することができる。さらに、DMAアクセスでは、オペレーティングシステムレベルのプロセスよりもプロセッサオーバヘッドを少なくすることができる。さらに、オペレーティングシステムレベルのプロセスは、オペレーティングシステムに関連するリカバリ問題を有する場合がある。
特定の実施形態について本明細書に図示し説明したが、本発明の範囲から逸脱することなく、様々な代替および/または等価な実施態様で、図示し説明した特定の実施形態を置き換えることができることが当業者には理解されよう。本願は、本明細書に開示した特定の実施形態の任意の変更形態またはバリエーションを網羅することを意図している。したがって、本発明は特許請求の範囲およびその等価物によってのみ限定されることが意図されている。
100 コンピュータシステム
124、424 I/Oコントローラ
130 メモリ
150 テストモジュールカード
156、158 拡張スロット
124、424 I/Oコントローラ
130 メモリ
150 テストモジュールカード
156、158 拡張スロット
Claims (10)
- コンピュータシステム(100)であって、
プロセッサ(110)と、
前記プロセッサに結合されたメモリコントローラ(122、428)と、
前記メモリコントローラに結合されたメモリ(130)と、
前記メモリコントローラに結合された第1の入出力(I/O)コントローラ(124、424)と、
前記第1のI/Oコントローラに結合された第1の拡張スロット(158)と、
前記第1の拡張スロットに結合されたテストモジュールカード(150)
を備え、
前記テストモジュールは、直接メモリアクセス(DMA)を使用して前記メモリに対するテストを実行させるように構成される、コンピュータシステム。 - オペレーティングシステムをさらに備え、
前記プロセッサは、前記オペレーティングシステムを起動させるように構成され、前記テストモジュールカードは、前記オペレーティングシステムが起動した後に、第1のバスを使用して前記メモリに対するテストを実行させるように構成される、請求項1記載のコンピュータシステム。 - オペレーティングシステムをさらに備え、
前記プロセッサは、前記オペレーティングシステムを実行させるように構成され、前記テストモジュールカードは、前記オペレーティングシステムの実行中に、第1のバスを使用して前記メモリに対するテストを実行させるように構成される、請求項1記載のコンピュータシステム。 - 前記メモリコントローラに結合された第2のI/Oコントローラ(124、424)と、
前記第2のI/Oコントローラに結合された第2の拡張スロット(156)と、
前記第2の拡張スロットに結合されたI/Oデバイス(140)
をさらに備える、請求項1記載のコンピュータシステム。 - 前記テストモジュールカードは、読み出しおよび書き込みトランザクションを前記第1のI/Oコントローラに供給することにより前記メモリに対するテストを実行させるように構成される、請求項1記載のコンピュータシステム。
- 前記読み出しおよび書き込みトランザクションは直接メモリアクセス(DMA)トランザクションを含む、請求項5記載のコンピュータシステム。
- 前記プロセッサおよび前記第1のI/Oコントローラに結合されたバスブリッジ(126)をさらに備える、請求項1記載のコンピュータシステム。
- 前記メモリコントローラを有するシステムコントローラ(422)をさらに備える、請求項1記載のコンピュータシステム。
- メモリ(130)を備えるコンピュータシステム(100)において入出力(I/O)コントローラ(124、424)に結合されたテストモジュールカード(150)によって実行される方法であって、
前記コンピュータシステムの動作中に、前記メモリのテストする部分を選択するステップと、
テストトランザクションを生成するステップと、
直接メモリアクセス(DMA)を使用して前記テストトランザクションを前記部分に供給するステップ
とを含む、方法。 - 前記テストトランザクションに応答して発生するエラーを検出するステップと、
前記エラーの検出に応答して是正措置を実行するステップ
とをさらに含む、請求項9記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/714,386 US7797134B2 (en) | 2003-11-14 | 2003-11-14 | System and method for testing a memory with an expansion card using DMA |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005149501A true JP2005149501A (ja) | 2005-06-09 |
Family
ID=33541651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004327515A Withdrawn JP2005149501A (ja) | 2003-11-14 | 2004-11-11 | Dmaを使用して拡張カードでメモリをテストするためのシステムおよび方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7797134B2 (ja) |
JP (1) | JP2005149501A (ja) |
GB (1) | GB2408123B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014048744A (ja) * | 2012-08-29 | 2014-03-17 | Denso Corp | 電子制御装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7107378B1 (en) * | 2000-09-01 | 2006-09-12 | Sandisk Corporation | Cooperative interconnection and operation of a non-volatile memory card and an input-output card |
US7440774B2 (en) * | 2002-04-08 | 2008-10-21 | Socket Mobile, Inc. | Wireless enabled memory module |
US7367503B2 (en) * | 2002-11-13 | 2008-05-06 | Sandisk Corporation | Universal non-volatile memory card used with various different standard cards containing a memory controller |
US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
US7305535B2 (en) | 2003-04-17 | 2007-12-04 | Sandisk Corporation | Memory cards including a standard security function |
US7350109B2 (en) * | 2003-11-14 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | System and method for testing a memory using DMA |
US7209995B2 (en) * | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
US7430487B2 (en) * | 2006-09-06 | 2008-09-30 | International Business Machines Corporation | System and method for implementing a programmable DMA master with data checking utilizing a drone system controller |
TW201232253A (en) * | 2011-01-24 | 2012-08-01 | Hon Hai Prec Ind Co Ltd | System and method for arranging test data |
CN104598342B (zh) * | 2014-12-31 | 2018-05-01 | 曙光信息产业(北京)有限公司 | 内存的检测方法和装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4315330A (en) * | 1980-03-07 | 1982-02-09 | Ibm Corporation | Multiple data rate testing of communication equipment |
US5355489A (en) * | 1989-08-25 | 1994-10-11 | International Business Machines Corp. | Bios load for a personal computer system having a removable processor card |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
JPH04271445A (ja) | 1990-08-02 | 1992-09-28 | Internatl Business Mach Corp <Ibm> | メモリ・テスト装置 |
US5423029A (en) * | 1993-05-11 | 1995-06-06 | Dell Usa, L.P. | Circuit and method for testing direct memory access circuitry |
US5551006A (en) * | 1993-09-30 | 1996-08-27 | Intel Corporation | Low cost writethrough cache coherency apparatus and method for computer systems without a cache supporting bus |
US5619513A (en) | 1994-06-20 | 1997-04-08 | Siemens Business Communications Systems, Inc. | Fast, cost-effective method for memory testing |
US5890012A (en) * | 1995-04-25 | 1999-03-30 | Intel Corporation | System for programming peripheral with address and direction information and sending the information through data bus or control line when DMA controller asserts data knowledge line |
US5668815A (en) | 1996-08-14 | 1997-09-16 | Advanced Micro Devices, Inc. | Method for testing integrated memory using an integrated DMA controller |
US6002868A (en) * | 1996-12-31 | 1999-12-14 | Compaq Computer Corporation | Test definition tool |
AU5005999A (en) * | 1998-09-29 | 2000-04-17 | Evergreen Technologies, Inc. | Upgrade card for a computer system |
US6480982B1 (en) | 1999-06-04 | 2002-11-12 | International Business Machines Corporation | Computer RAM memory system with enhanced scrubbing and sparing |
US6421798B1 (en) * | 1999-07-14 | 2002-07-16 | Computer Service Technology, Inc. | Chipset-based memory testing for hot-pluggable memory |
US6865663B2 (en) * | 2000-02-24 | 2005-03-08 | Pts Corporation | Control processor dynamically loading shadow instruction register associated with memory entry of coprocessor in flexible coupling mode |
DE10120668A1 (de) | 2001-04-27 | 2002-11-07 | Infineon Technologies Ag | Verfahren zum Testen der Datenaustausch-Funktionsfähigkeit eines Speichers |
US6898734B2 (en) * | 2001-12-13 | 2005-05-24 | International Business Machines Corporation | I/O stress test |
DE10213009A1 (de) * | 2002-03-22 | 2003-10-09 | Infineon Technologies Ag | Verfahren zum elektronischen Testen von Speichermodulen |
US20040216018A1 (en) * | 2003-04-28 | 2004-10-28 | Cheung Kam Tim | Direct memory access controller and method |
-
2003
- 2003-11-14 US US10/714,386 patent/US7797134B2/en not_active Expired - Fee Related
-
2004
- 2004-11-11 JP JP2004327515A patent/JP2005149501A/ja not_active Withdrawn
- 2004-11-12 GB GB0425047A patent/GB2408123B/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014048744A (ja) * | 2012-08-29 | 2014-03-17 | Denso Corp | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
GB2408123B (en) | 2006-11-15 |
GB2408123A (en) | 2005-05-18 |
US7797134B2 (en) | 2010-09-14 |
GB0425047D0 (en) | 2004-12-15 |
US20050107987A1 (en) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7107493B2 (en) | System and method for testing for memory errors in a computer system | |
US6985826B2 (en) | System and method for testing a component in a computer system using voltage margining | |
US11379330B2 (en) | Information handling systems and related methods for testing memory during boot and during operating system (OS) runtime | |
US8713230B2 (en) | Method for adjusting link speed and computer system using the same | |
US7797134B2 (en) | System and method for testing a memory with an expansion card using DMA | |
US7430683B2 (en) | Method and apparatus for enabling run-time recovery of a failed platform | |
US10777296B2 (en) | Information handling system and method to dynamically detect and recover from thermally induced memory failures | |
US7350109B2 (en) | System and method for testing a memory using DMA | |
US7418367B2 (en) | System and method for testing a cell | |
US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
US8176250B2 (en) | System and method for testing a memory | |
US7353328B2 (en) | Memory testing | |
CN111258617B (zh) | 一种电子设备 | |
US7487399B2 (en) | System and method for testing a component in a computer system using frequency margining | |
TWI733964B (zh) | 記憶體整體測試之系統及其方法 | |
US7072788B2 (en) | System and method for testing an interconnect in a computer system | |
CN116244127A (zh) | 一种硬盘检测方法、装置、设备以及存储介质 | |
JP5201597B2 (ja) | メモリ初期化回路、メモリ初期化方法、及び情報処理装置 | |
CN116225442A (zh) | 用于验证程序状态的系统和方法 | |
JP5381151B2 (ja) | 情報処理装置、バス制御回路、バス制御方法及びバス制御プログラム | |
JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
JP2013020515A (ja) | メモリ冗長化装置、メモリ冗長化方法、及びプログラム | |
JP2010026980A (ja) | メモリテスト回路及びメモリテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070125 |