JP2010026980A - メモリテスト回路及びメモリテスト方法 - Google Patents
メモリテスト回路及びメモリテスト方法 Download PDFInfo
- Publication number
- JP2010026980A JP2010026980A JP2008190805A JP2008190805A JP2010026980A JP 2010026980 A JP2010026980 A JP 2010026980A JP 2008190805 A JP2008190805 A JP 2008190805A JP 2008190805 A JP2008190805 A JP 2008190805A JP 2010026980 A JP2010026980 A JP 2010026980A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- test
- area
- array
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】メモリテスト専用領域を設けずに、かつ、コンピュータシステム稼働中にメモリテストを実行することが可能なメモリテスト回路を提供する。
【解決手段】メモリテストの対象であるテスト対象メモリ領域11cを有し、アレイテスト回路20から出力される第1のテストパターンをテスト対象メモリ領域11cに書き込むメモリアレイ部11と、テスト対象メモリ領域11cに記録されているデータの退避先となるリダンダントアレイ部12と、退避領域アドレス情報及び、第1のテストパターンをメモリアレイ部11に出力し、メモリアレイ部11に書き込まれた後、メモリアレイ部11から出力される第2のテストパターンとを比較するアレイテスト回路20と、メモリテスト開始信号をアレイテスト回路20に出力する演算回路30からなることを特徴とする。
【選択図】 図1
【解決手段】メモリテストの対象であるテスト対象メモリ領域11cを有し、アレイテスト回路20から出力される第1のテストパターンをテスト対象メモリ領域11cに書き込むメモリアレイ部11と、テスト対象メモリ領域11cに記録されているデータの退避先となるリダンダントアレイ部12と、退避領域アドレス情報及び、第1のテストパターンをメモリアレイ部11に出力し、メモリアレイ部11に書き込まれた後、メモリアレイ部11から出力される第2のテストパターンとを比較するアレイテスト回路20と、メモリテスト開始信号をアレイテスト回路20に出力する演算回路30からなることを特徴とする。
【選択図】 図1
Description
本発明は、稼動中のコンピュータシステムのメモリテストを実行するメモリテスト回路及びメモリテスト方法に関する。
コンピュータシステムは一般に、1つ又は複数のプロセッサ及びメモリを備える。メモリの1つには主メモリと呼ばれる、通常、ある形態のランダムアクセスメモリ(RAM)から構成されるメモリがある。コンピュータシステムは、動作時、オペレーティングシステムや、1つ又は複数のアプリケーションなどを主メモリにロードすることで、プロセッサによるそれらのオペレーティングシステムや複数のアプリケーションの実行を可能にする。
この主メモリは、オペレーティングシステムやアプリケーションなどを収容することから、コンピュータシステムの極めて重要なコンポーネントであり、主メモリの故障は、システムにおいて広範囲の障害を発生させ、また、コンピュータシステムを破壊させる恐れがある。そのため、故障を引き起こす前に主メモリのエラーを検出することが望ましい。
メモリエラーは、既知の情報(メモリパターン)をメモリに書き込み、次にその書き込まれた情報を読み出して、その読み出された情報が正しいか否かを判定するメモリテストを行うことによって検出できる。しかし、このメモリテストは、一般に、コンピュータシステムが起動されるタイミングでのみ実行され、起動後、つまりコンピュータシステムが稼動中には実行されない。この場合、例えば、サーバなどの24時間365日常時稼動しているコンピュータシステムの場合、最初の起動時以降はメモリテストが実行されないことになる。
そこで、コンピュータシステムが稼働中でも、メモリテストできるようにしたメモリ監視装置がある(例えば、特許文献1)。
しかし、このメモリ監視装置は、退避レジスタというメモリテスト専用領域を特別に設け、その退避レジスタを用いてメモリテストを実行しなければならず、実際には使用しない無駄な資源を要するという問題があった。
特開2002−244934([0013]、図1、図2)
本発明は、メモリテスト専用領域を設けずに、かつ、コンピュータシステム稼働中にメモリテストを実行することを目的とする。
上記目的を達成するために、本発明の一態様のメモリテスト回路は、メモリテストの対象であるテスト対象メモリ領域を有する第1のメモリアレイと、第1の定義情報を出力し、前記テスト対象メモリ領域に記録されているデータの退避先となる第2のメモリアレイとを有するメモリ部と、前記第2のメモリアレイから出力される前記第1の定義情報を入力し、入力された前記第1の定義情報に基づき、第2の定義情報を生成し、前記第2の定義情報及び第1のテストパターンを前記第1のメモリアレイに出力するアレイテスト回路と、一方で前記第1のメモリアレイへの書き込み又は読み出し制御をし、他方で前記アレイテスト回路にメモリテスト開始信号を出力する演算回路を有し、前記第1のメモリアレイは、前記第2の定義情報をもとに、前記テスト対象メモリ領域に記録されているデータを前記第2のメモリアレイの空領域の一部である退避領域に退避し、前記第1のテストパターンを前記データが退避された前記テスト対象メモリ領域に書き込み、書き込み後のテストパターンである第2のテストパターンを前記アレイテスト回路に出力する手段を有し、前記アレイテスト回路は、前記第2のテストパターンと、前記第1のテストパターンとを比較する手段を有することを特徴とする。
また、本発明の一態様のメモリテスト方法は、第1のメモリアレイにアクセスするジョブがあるか否かを判断するステップと、前記第1のメモリアレイにアクセスするジョブが無い場合にメモリテストを開始するステップと、前記第1のメモリアレイに含まれるテスト対象メモリ領域に記録されているデータを、第2のメモリアレイの空領域に退避するステップと第1のテストパターンを前記テスト対象メモリ領域に書き込むステップと、前記テスト対象メモリ領域に書き込まれた前記第1のテストパターンを、第2のテストパターンとして読み出すステップと、前記第1のテストパターンと、前記第2のテストパターンとを比較するステップとを有することを特徴とする。
本発明によれば、メモリテスト専用領域を設けずに、かつ、コンピュータシステム稼働中にメモリテストを実行することが可能なメモリテスト回路及びメモリテスト方法を提供することができる。
以下本発明の実施の形態について、図面を参照して説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係るメモリテスト回路の構成を示すブロック図である。メモリテスト回路1は、テスト対象のメモリ領域を含む、第1のメモリアレイであるメモリアレイ部11と、通常時はメモリアレイ部11に異常が発生したときの代替のメモリ領域として利用され、又、メモリテスト時はメモリアレイ部11に記録されているデータの退避先のメモリ領域として使用される第2のメモリアレイであるリダンダントアレイ部12とを有するメモリ部10と、メモリアレイ部11に対してメモリテストを実行するアレイテスト回路20と、メモリアレイ部11にデータの書き込みや読み出しを実行し、かつ、メモリアレイ部11へのメモリアクセス数を判断しながら、メモリテスト回路20にメモリテスト可能か否かの信号送るなど、本メモリテスト回路1全体の制御を行う演算回路30とから構成される。
図1は本発明の第1の実施の形態に係るメモリテスト回路の構成を示すブロック図である。メモリテスト回路1は、テスト対象のメモリ領域を含む、第1のメモリアレイであるメモリアレイ部11と、通常時はメモリアレイ部11に異常が発生したときの代替のメモリ領域として利用され、又、メモリテスト時はメモリアレイ部11に記録されているデータの退避先のメモリ領域として使用される第2のメモリアレイであるリダンダントアレイ部12とを有するメモリ部10と、メモリアレイ部11に対してメモリテストを実行するアレイテスト回路20と、メモリアレイ部11にデータの書き込みや読み出しを実行し、かつ、メモリアレイ部11へのメモリアクセス数を判断しながら、メモリテスト回路20にメモリテスト可能か否かの信号送るなど、本メモリテスト回路1全体の制御を行う演算回路30とから構成される。
図2は、メモリ部10の詳細ブロック図である。
メモリ部10は、上述の通りメモリアレイ部11とリダンダントアレイ12とを有する。
メモリアレイ部11は、メモリアレイ11aと退避領域アドレス記憶部11bとを有し、メモリアレイ11aには、メモリテスト対象であるテスト対象メモリ領域11cが含まれる。リダンダントアレイ部12は、リダンダントアレイ12aとeFuse(electrical−Fuse)情報記憶部12bとを有し、リダンダントアレイ12aには、テスト対象メモリ領域11に書き込まれているデータを退避するための領域である退避領域12cが含まれる。
なお、退避領域アドレス記憶部11bは、メモリアレイ部11に含まれていてもよく、また、eFuse情報記憶部12bは、リダンダントアレイ12aに含まれていてもよい。
ここで、eFuse情報とは、出荷時又は初期状態におけるリダンダントアレイ12aの定義情報であり、具体的には、図3に示すような、メモリアレイ11aの代替のメモリ領域として使用される領域12dのアドレスと、メモリアレイ11aの代替のメモリ領域として使用されない領域(空領域)12eのアドレスとを区別して記録したアドレス情報である。なお、退避領域12cは代替のメモリ領域として使用されない領域12eの一部である。
また、一般に、代替のメモリ領域として利用される領域12dのアドレスは、出荷時に決められることが多いが、本発明では、特に出荷時に限られるものではなくてもよく、少なくともメモリテストを実行する時に決められていればよい。また、予めある程度の領域を退避領域として確保しておいてもよい。
eFuse情報記憶部12bは、アレイテスト回路20にeFuse情報(第1の定義情報)を送る。アレイテスト回路20は、そのeFuse情報をもとに、退避領域アドレス情報(第2の定義情報)を生成し、生成した退避領域アドレス情報をメモリアレイ部11の退避アドレス領域記憶部11bに送る。
メモリアレイ部11は、テスト対象メモリ領域11cに書き込まれているデータを、アレイテスト回路20から送られた退避領域アドレス情報に基づき、リダンダントアレイの退避領域12cに退避する。そして、データが退避されたテスト対象メモリ領域11cに、アレイテスト回路20から送られたテストパターンを書き込んだ後、その書き込まれたテストパターンを読み出し、アレイテスト回路20に送る。
図4は、アレイテスト回路20の詳細ブロック図である。
退避領域選択回路21は、リダンダントアレイ12から送られるeFuse情報をもとに、リダンダントアレイ12のうち、代替のメモリ領域として使用されない領域、つまり、メモリテスト時にテスト対象メモリ領域11cに記録されているデータの退避先として使用可能な領域である退避領域12cのアドレス情報を退避領域アドレス情報として生成し、その退避領域アドレス情報を退避領域アドレス情報記録部21aに記録し、その退避領域アドレス情報記録部21aに記録された退避領域アドレス情報を退避制御回路23に送る。
制御回路22は、演算回路30から出力されるメモリテスト開始信号をもとに、後述する退避制御回路23、テストパターン生成回路24及びテストパターン比較回路25に制御信号を送ることで、アレイテスト回路20全体の制御を行う。
退避制御回路23は、制御回路22からの制御信号を受信すると、退避領域選択回路21から送られてくる、退避領域アドレス情報をメモリアレイ部11に送る。
テストパターン生成回路24は、例えばPRBS(Pseudo Random Bit Stream:擬似ランダムビットストリーム)により第1のテストパターンを生成し、そのテストパターンをメモリアレイ11aのテスト対象メモリ領域11cに書き込む。メモリアレイ11aは、上述のように、テスト対象メモリ領域11cに書き込まれたテストパターンを読み出し、第2のテストパターンとしてテストパターン比較回路25に出力する。
そして、テストパターン比較回路25は、メモリアレイ11aから出力された第2のテストパターンと、もともとテストパターン生成回路24で生成された第1のテストパターンのデータとを比較し、2つのデータが一致する場合は次のテスト対象メモリ領域のテストを実行し、一致しない場合はテスト対象メモリ領域11cに異常がある旨を、制御回路22を経由して演算回路30に通知した上で、次のテスト対象メモリ領域のテストを実行する。演算回路30では、これらの結果をもとに、続けてメモリテストを実行するか、又はメモリテストを停止し、場合によってはコンピュータシステムの一部又は全体を停止するなどを判断する。
次に、図5のフローチャートを参照して本実施の形態におけるメモリテスト回路1で実行されるメモリテストの動作を説明する。
まず、ステップS1の通常稼動状態から、ステップS2で、演算回路30がメモリアレイ11aにアクセスするジョブがあるか否かを判断する。なお、このステップS2の判断は、例えば、メモリテスト回路1の通常稼動状態時に、常時実施する。そして、メモリアレイ11aにアクセスするジョブがある場合は、ステップS1に戻る。メモリアレイ11aにアクセスするジョブがある限り、以上の動作を繰り返す。一方、メモリアレイ11aにアクセスするジョブが無い場合は、ステップS3に進み、演算回路30が、メモリテスト開始信号をアレイテスト回路20に送る。
次に、メモリテスト開始信号を受信したアレイテスト回路20は、ステップS4で演算回路30に対してbusy信号を出力した後、ステップS5でテスト対象メモリ領域11cに記録されているデータを、リダンダントアレイ12aの退避領域12cに退避させる。なお、ステップS4で出力するbusy信号は、メモリテスト実施中は常に出力しており、演算回路30はこのbusy信号が出力されている間はメモリアレイへのアクセスは行わない。
次に、ステップS6でテスト対象メモリ領域11cのメモリテストを実行する。具体的には、前述のように、テストパターン生成回路24で生成した第1のテストパターンをテスト対象メモリ領域11cに書き込み、その後、テスト対象メモリ領域11cに書き込まれたテストパターンを第2のテストパターンとして読み出し、ステップS7でその読み出した第2のテストパターンと、もともとのテストパターン生成回路24で生成された第1のテストパターンとを比較して、2つのテストパターンのデータが一致するか否かを判断する。
2つのテストパターンのデータが一致しなかった場合は、ステップS8でその旨を演算回路30に通知した後、ステップS9で退避領域12cに退避したテスト対象メモリ領域のデータを、メモリアレイ11aのもとの領域に書き戻す。一方、2つのデータが一致した場合、つまりテスト対象メモリ領域に異常が無い場合は、そのままステップS9に進みリダンダントアレイ12aに退避したデータをもとのメモリアレイ11aの領域に書き戻す。そして、ステップS10で、演算回路30からメモリテスト開始信号が出力されているか否かを再度判断し、演算回路30からメモリテスト開始信号が出力されている場合はステップS11でテスト対象メモリ領域を次のテスト対象メモリ領域に移し、ステップS5に戻る。
また、ステップS10でメモリテスト開始信号が出力されていない場合は、ステップS12でアレイテスト回路20からのbusy信号出力を停止し、メモリテストを終了する。
なお、本メモリテストは、メモリアレイ11aを適当なメモリサイズに区切り、その各区切られた領域に対して、例えばメモリの配列順に順次実施することで、最終的にメモリアレイ11a全体に対してのメモリテストを完了する場合、上記の「次のテスト対象メモリ領域」とは、メモリアレイ11aの各区切られた領域のうち、まだテストが完了していない領域で、かつ、例えばメモリ配列の順番上、次にテスト対象となるメモリ領域のことをいう。
本実施の形態のメモリテスト回路によれば、電源投入後に発生するメモリアレイの異常をコンピュータシステム稼動中に検出することができるため、24時間365日稼動のサーバなどにおいても、サーバを停止せずにメモリテストを実行でき、メモリアレイに起因するコンピュータシステムの動作不良を早期に検知することができる。
また、一般に設けられているリダンダントアレイの空領域を用いてメモリテストを実行するので、メモリテストのために特別なメモリ領域などを設けずに、既存の資源を有効に利用してメモリテストを実行できる。
また、メモリテスト実行中はアレイテスト回路から演算回路にbusy信号を出力し続けることで、演算回路にメモリテスト中であることを知らせることができ、演算回路によってメモリテストを中断させられることがない。
(第2の実施の形態)
図6は、本発明の第2の実施の形態に係るメモリテスト回路の動作のフローチャートである。
図6は、本発明の第2の実施の形態に係るメモリテスト回路の動作のフローチャートである。
本実施の形態が、第1の実施の形態と異なる点は、第1の実施の形態では、図5のステップS5において、リダンダントアレイ12aのメモリ領域のうち、予めメモリテスト用に割り当てられた退避領域を用いてメモリテストを実行していたが、本実施の形態では、コンピュータシステムの初期起動時に動的に、メモリテスト用の退避領域を割り当てる点である。
図6のフローチャートを用いて、動的にメモリテスト用の領域を割り当てる動作について説明する。
まず、ステップS20でコンピュータシステムを起動し、ステップS21で、アレイテスト回路は、リダンダントアレイ部12から出力されたeFuse情報を読み込む。次に、ステップS22で、アレイテスト回路は、読み込んだeFuse情報から、リダンダントアレイ12aうち、代替のメモリ領域として使用されない領域(空領域)12eのrow本数をカウントする。そして、ステップS23で、そのrow本数が16本未満であると判断した場合、row本数を8本と定義し、ステップS28でその定義情報を退避領域アドレス情報記録部21aに記録する。また、ステップS23で、そのrow本数が16本以上であると判断された場合は、ステップS25でそのrow本数が32本未満か否かを更に判断する。その判断結果が、32本未満の場合は、ステップS26でrow本数を16本と定義し、ステップS28でその定義情報を退避領域アドレス情報記録部21aに記録する。また、ステップS25で、そのrow本数が32本未満でないと判断された場合は、ステップS27でrow本数を32本と定義し、ステップS28でその定義情報を退避領域アドレス情報記録部21aに記録する。
以上の動作により、コンピュータシステム起動時に動的に退避領域を割り当てることができる。なお、row本数のカウントに用いる閾値は上述の限りではない。
本実施の形態のメモリテスト回路によれば、コンピュータシステム起動時に動的に、かつ、最大限のrow本数を退避領域として割り当てることができるので、第1の実施の形態に比較して、より効率的にメモリテストを実行することができる。
本発明は、上述した第1、2の実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々、変更して実施しても良い。
例えば、第1の実施の形態において、図5のステップS2の判断は、メモリテスト回路1の通常稼動状態時に常時実施したが、常時実施せずに、定周期で実施しても構わない。これにより、図5のステップS2に示す演算回路30の動作を常時実施させる必要がなくなり、消費電力の削減が可能になる。
10 :メモリ部
11 :メモリアレイ部
11a:メモリアレイ
11b:退避領域アドレス記憶部
11c:テスト対象メモリ領域
12 :リダンダントアレイ部
12a:リダンダントアレイ
12b:eFuse情報記憶部
12c:代替のメモリ領域として使用される領域
12d:代替のメモリ領域として使用されない領域
20 :アレイテスト回路
21:退避領域選択回路
21a:退避領域アドレス情報記録部
22:制御回路
23:退避制御回路
24:テストパターン生成回路
25:テストパターン比較回路
30:演算回路
11 :メモリアレイ部
11a:メモリアレイ
11b:退避領域アドレス記憶部
11c:テスト対象メモリ領域
12 :リダンダントアレイ部
12a:リダンダントアレイ
12b:eFuse情報記憶部
12c:代替のメモリ領域として使用される領域
12d:代替のメモリ領域として使用されない領域
20 :アレイテスト回路
21:退避領域選択回路
21a:退避領域アドレス情報記録部
22:制御回路
23:退避制御回路
24:テストパターン生成回路
25:テストパターン比較回路
30:演算回路
Claims (8)
- メモリテストの対象であるテスト対象メモリ領域を有する第1のメモリアレイと、第1の定義情報を出力し、前記テスト対象メモリ領域に記録されているデータの退避先となる第2のメモリアレイとを有するメモリ部と、
前記第2のメモリアレイから出力される前記第1の定義情報を入力し、入力された前記第1の定義情報に基づき、第2の定義情報を生成し、前記第2の定義情報及び第1のテストパターンを前記第1のメモリアレイに出力するアレイテスト回路と、
一方で前記第1のメモリアレイへの書き込み又は読み出し制御を行う演算回路と
を有し、
前記第1のメモリアレイは、前記第2の定義情報をもとに、前記テスト対象メモリ領域に記録されているデータを前記第2のメモリアレイの空領域の一部である退避領域に退避し、前記第1のテストパターンを前記データが退避された前記テスト対象メモリ領域に書き込み、書き込み後のテストパターンである第2のテストパターンを前記アレイテスト回路に出力する手段を有し、
前記アレイテスト回路は、前記第2のテストパターンと、前記第1のテストパターンとを比較する手段を有する
ことを特徴とするメモリテスト回路。 - 前記第1の定義情報は、前記第2のメモリアレイのeFuse情報であることを特徴とする請求項1に記載のメモリテスト回路。
- 前記第2の定義情報は、前記第1の定義情報をもとに生成された退避領域アドレス情報であることを特徴とする請求項1または2に記載のメモリテスト回路。
- 前記アレイテスト回路は、
前記第2のメモリアレイの前記空領域のうち、前記退避領域の対象となる前記空領域のアドレス情報を記録する記録部を有する退避領域選択回路と、
前記記録部に記録された前記空領域のアドレス情報を前記第1のメモリアレイに出力する退避制御回路と、
前記第1のテストパターンを生成するテストパターン生成回路と、
前記第1のテストパターンと前記第2のテストパターンとを比較し、比較結果を出力するテストパターン比較回路と、
前記退避制御回路、前記第1のテストパターン生成回路及び、前記テストパターン比較回路にそれぞれ制御信号を出力する制御回路と
を有すことを特徴とする請求項1乃至3のいずれか1つに記載のメモリテスト回路。 - 前記第2のメモリアレイは、通常時は、第1のメモリアレイに異常が発生したときの代替のメモリ領域として使用され、前記メモリテスト時は、前記テスト対象メモリ領域に記録されているデータの退避先のメモリ領域として使用される、リダンダントアレイである
ことを特徴とする請求項1乃至4のいずれか1つに記載のメモリテスト回路。 - 前記演算回路は、一方で前記第1のメモリアレイへの書き込み又は読み出し制御をし、他方で前記アレイテスト回路にメモリテスト開始信号を出力し、
前記制御回路は、前記メモリテスト期間中は前記演算回路にbusy信号を出力し、
前記演算回路は、前記制御回路から出力されるbusy信号を受信中は、前記メモリアレイへの書き込み又は読み出し制御を行わない
ことを特徴とする請求項4又は5に記載のメモリテスト回路。 - 第1のメモリアレイにアクセスするジョブがあるか否かを判断するステップと、
前記第1のメモリアレイにアクセスするジョブが無い場合にメモリテストを開始するステップと、
前記第1のメモリアレイに含まれるテスト対象メモリ領域に記録されているデータを、第2のメモリアレイの空領域に退避するステップと
第1のテストパターンを前記テスト対象メモリ領域に書き込むステップと、
前記テスト対象メモリ領域に書き込まれた前記第1のテストパターンを、第2のテストパターンとして読み出すステップと、
前記第1のテストパターンと、前記第2のテストパターンとを比較するステップと
を有することを特徴とするメモリテスト方法。 - 前記第2のメモリアレイの前記空領域のうち、前記テスト対象メモリ領域の前記データを退避する領域を、動的に割り当てるステップを
更に有することを特徴とする請求項7に記載のメモリテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190805A JP2010026980A (ja) | 2008-07-24 | 2008-07-24 | メモリテスト回路及びメモリテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190805A JP2010026980A (ja) | 2008-07-24 | 2008-07-24 | メモリテスト回路及びメモリテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010026980A true JP2010026980A (ja) | 2010-02-04 |
Family
ID=41732723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008190805A Pending JP2010026980A (ja) | 2008-07-24 | 2008-07-24 | メモリテスト回路及びメモリテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010026980A (ja) |
-
2008
- 2008-07-24 JP JP2008190805A patent/JP2010026980A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
JP4044075B2 (ja) | 半導体集積回路の試験回路及び試験方法 | |
US20070174705A1 (en) | Post (power on self test) debug system and method | |
JP2005243176A (ja) | 半導体装置及び電圧制御方法 | |
JP2010092127A (ja) | コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP2008217799A (ja) | 処理システムおよび情報をram構体で読取りおよび復元する方法 | |
US8495463B2 (en) | Memory controlling apparatus and method | |
US8762926B2 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
JP2005149501A (ja) | Dmaを使用して拡張カードでメモリをテストするためのシステムおよび方法 | |
JP2010097432A (ja) | Ram診断装置、そのプログラム | |
JP2005149503A (ja) | Dmaを使用してメモリをテストするためのシステムおよび方法 | |
US8176250B2 (en) | System and method for testing a memory | |
JP2010026980A (ja) | メモリテスト回路及びメモリテスト方法 | |
JP2005196680A (ja) | コンピュータシステム | |
KR101125411B1 (ko) | 컴퓨터 장치 및 메모리 용도 설정 프로그램을 저장하는 저장 매체 | |
JP2007148536A (ja) | Ram診断装置および方法 | |
KR101539933B1 (ko) | Cpu 행업 시 로그를 생성하는 방법 및 장치 | |
JP2006260393A (ja) | Cpuシステム | |
KR20120132871A (ko) | 프로세서, 이의 데이터 처리 방법, 및 이를 포함하는 메모리 시스템 | |
JP2006039843A (ja) | Ramテスト回路、情報処理装置、及びramテスト方法 | |
JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
JP2002244934A (ja) | メモリ監視装置および方法 | |
JP5201597B2 (ja) | メモリ初期化回路、メモリ初期化方法、及び情報処理装置 | |
JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 |