JP2008217799A - 処理システムおよび情報をram構体で読取りおよび復元する方法 - Google Patents
処理システムおよび情報をram構体で読取りおよび復元する方法 Download PDFInfo
- Publication number
- JP2008217799A JP2008217799A JP2008057482A JP2008057482A JP2008217799A JP 2008217799 A JP2008217799 A JP 2008217799A JP 2008057482 A JP2008057482 A JP 2008057482A JP 2008057482 A JP2008057482 A JP 2008057482A JP 2008217799 A JP2008217799 A JP 2008217799A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- instruction
- read
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/447—Target code generation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Advance Control (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
【課題】読取られたメモリ位置にデータを再書込みしてデータを復元する必要があるが、これによるメモリの読取り可能時間の減少、特にFRAM(登録商標)における電力の消耗、また、メモリの平均寿命の減少を防ぐ。
【解決手段】プロセッサは処理ユニットと、読取り時にデータを消失する型のメモリを具える。この処理ユニットは、読取り後メモリにデータを再生せしめる第1の形式の命令と、読取り後処理ユニットによりデータ再生せしめない第2の形式の命令とを生ぜしめるようにする。コンパイラは、データを読取っている位置で(42)、その読取りがそのデータの最後の読取りであるかどうかを調べ(43)、最後の読取りである場合にはデータ再生せしめない第2形式の命令を発生し(45)、最後の読み出しである場合にはデータ再生せしめる第1形式の命令を発生する(44)。
【選択図】図4
【解決手段】プロセッサは処理ユニットと、読取り時にデータを消失する型のメモリを具える。この処理ユニットは、読取り後メモリにデータを再生せしめる第1の形式の命令と、読取り後処理ユニットによりデータ再生せしめない第2の形式の命令とを生ぜしめるようにする。コンパイラは、データを読取っている位置で(42)、その読取りがそのデータの最後の読取りであるかどうかを調べ(43)、最後の読取りである場合にはデータ再生せしめない第2形式の命令を発生し(45)、最後の読み出しである場合にはデータ再生せしめる第1形式の命令を発生する(44)。
【選択図】図4
Description
本発明は処理システム、かかるシステムの処理ユニット、かかる処理システムの命令を発生する方法およびコンパイラに関するものである。
また、かかる処理システムは、メモリからのデータをロードせしめる命令を実行し得る処理ユニットをも具える。従来、メモリはダイナミックRAMメモリ(DRAM)、またはスタティックRAMメモリ(SRAM)を含み得るが、強誘電RAM(FRAM)をも含めることができる。DRAMおよび破壊的FRAMは読取り破壊メモリである。即ち、データをDRAMおよびFRAMから読取る際にこのデータを消失する。メモリがSRAMであるかのようにDRAMまたはFRAMから再びデータを読取るために処理システムでプログラムを実行し得るようにするためには、読取られたメモリ位置にデータを再書込みすることによってデータを復元する必要がある。データを復元することによってメモリを読取り可能とする時間を減少し、特にFRAMにおいて電力を消耗する。また、データを復元することによってメモリの平均寿命も減少する。
特に、本発明の目的はデータの復元に費やされる費用を低減せしめるようにした処理システム、かかるシステムの処理ユニット、かかる処理システムの命令を発生する方法およびコンパイラを提供せんとするにある。
本発明処理システムは読取り時にデータを消失する型の少なくとも1つのメモリ位置を有するメモリと;第1の形式および第2の形式の命令を有する処理ユニットと;を具え、この処理ユニットは、各々が実行時にメモリからのデータを読取る処理ユニットによって、この処理ユニットにより読取り後メモリにデータを復元せしめる第1の形式の命令と、読取り後処理ユニットによりデータを復元せしめない第2の形式の命令とを生ぜしめるようにしたことを特徴とする。
また、本発明は読取り時にデータを消失する位置を有するメモリと、このメモリからのデータを読取る第1の形式および第2の形式の命令を有し、第1の形式および第2の形式の命令のそれぞれ実行時にメモリにデータを復元し且つ復元しないようにする処理ユニットとを具える処理システムに対するプログラムの演算を実行する命令を発生する方法において、プログラムの演算がメモリ位置からのデータを読取るかどうかを決め;この演算にプログラムの実行中前記メモリからのデータを読取る他の演算が追従するかどうかを決め;前記演算にかかる他の演算が追従し得る際に第1の形式の命令を発生するとともに前記演算にかかる他の演算が追従し得ない際に第2の形式の命令を発生するステップを具えることを特徴とする。
本発明方法によれば、データをメモリから再び読取る必要のないことがプログラム構体から既知である場合にデータの復元を省略する特定の形式のプログラムを発生させることによってプログラムの実行中数個の復元演算を必要とし得るようにする。これは、例えば、一つのメモリ位置を用いてあるプログラム変数またはこの変数の(サブ)プログラム読取りを記憶する場合に相当し、この(サブ)プログラム読取りは(サブ)プログラムの終了前、または少なくとも変数への書込みが生ずる前でない他の読取りが追従しない。 本発明方法によれば、処理システムによって読取り破壊メモリからのデータを読取る命令の実行が、データが再び必要であるかどうかがプログラム構体から既知であるか否かに従って区別することができるプログラムを実行することができる。
本発明処理システムの一例では、メモリにデータを復元することとデータを復元しないこととの選択の可能性はメモリから読取ったすべての形式の命令に対して可能となるとともに(特に、LOAD命令のように)特定の形式の命令に限定されるものではない。この選択を提供する命令の形式は直接アドレスを有する命令およびレジスタ間接アドレスを有する命令を含むことができる。また、これらはメモリからロードされたデータである論理演算または算術演算を実施するレジスタをロードする命令を含むこともできる。
図1は処理システムの一例を示す。この処理システムはデータメモリ10、処理ユニット12および命令メモリ14を備える。データメモリ10は読取り破壊メモリ部分10a(例えばFRAM)、読取り非破壊メモリ部分10bおよび復元回路11を具える。処理ユニット12はアドレス−バス,データ−バスおよび復元信号ラインを経てデータメモリ10に結合する。また、処理ユニット12はアドレスバスおよび命令バスを経て命令メモリ14に接続する。
処理システムの詳細は、例えば発明を損なうことなく、データメモリ10のアドレスバスおよびデータバスを用いて命令メモリ14をデータメモリ10の一部分とすることによって与えられる。さらに、データメモリ10のすべては読取り破壊メモリ部分10aそのものとする代りに、破壊的に読取ることができる。
作動に当たり、処理ユニット12は命令メモリ14からの順次の命令を読取る。命令の読取り後、処理ユニット12によって命令を実行する。
図2は命令Inの実行の一例のタイミングプランを示す。この例では、処理ユニット12によって命令Inを順次の連続ステージで処理する。第1ステージでは、処理ユニット12によって命令Inを復号する。命令がデータメモリ10からの読取りデータを含むことを処理ユニット12が見いだす場合には、処理ユニット12は命令Inからアドレスを取出して命令実行の第2ステージにこの命令を送る。このアドレスに応答してデータメモリ10はアドレスによりアドレス指定されたメモリ位置からのデータを読取り、このデータをデータバスを経て処理ユニット12に供給する。命令実行の第3ステージでは、処理ユニット12によってデータバスからデータを読取る。命令実行の第4ステージでは、どんな機能が命令により含まれても処理ユニット12によって実行する;例えば、処理ユニット12によってデータをレジスタにロードし、このデータをレジスタの内容に加える。
読取り破壊メモリセル、例えば、強誘電RAMセルを含むデータメモリ10の一部分10aからデータが読取られた場合およびデータメモリ10から再びデータを読取る必要がある場合には、データをデータメモリ10に復元する必要がある。命令実行の第4のステージ中どんな機能が命令により含まれても処理ユニット12によって実行する場合にはデータの復元を開始することができる。復元はデータバスを経てアドレス指定されたメモリ位置にデータを書込み戻すことによって実現できるが、この復元は、データメモリ10で内部的に、即ち、例えばDRAMおよびFRAMとして既知の復元回路を用いてバスを経てデータを戻し転送する必要なく、実現するのが好適である。
復元中、復元されるデータメモリ10の部分は読取ることはできない。その理由は、データメモリ10への他のアクセスが例えばパイプライン方式で実行される読取り命令In 後、次の命令In+1 の実行中に必要となる場合に遅延が生ずるからである(即ち、次の命令In+1 +1n+1 号は、命令In の実行の第2のステージでメモリをアドレス指定し処理ユニットによって命令In が実行される場合に次の命令In+1 に対するデータを容易に読取ることができる際に、開始することができる)。さらに、復元は処理システムが余分の電力を消費すると云うことを意味する。加うるに、あるメモリセルは失敗が予期される前の限定された回数を書込み得るだけである。これがため、データの復元はメモリの平均寿命を減少し得るようになる。
本発明によれば、処理ユニット12が復元の必要な命令の方向のもとで信号を発生する場合にのみ復元を実行する。読取り破壊メモリ部分10aを処理ユニット12とは別に集積回路に実現する場合には、この集積回路は処理ユニット12の復元イネーブル出力端子に結合されたイネーブル入力端子を含め、読取り破壊メモリ部分10aにプロセッサが復元イネーブル入力端子に復元イネーブル信号を発生する際にのみ作動する復元回路を含めるようにするのが好適である。また、この復元を処理ユニット12からデータバスを経てデータメモリ10に書込み戻すことによって達成することもできる。
読取りおよび書込みは例えばマトリックスメモリからのデータの一行(ブロック)を読取り、且つこの行に復元することによってブロック状に実行することができる。この場合には、メモリからのブロックを更に読取ることなく、ブロックから種々のデータアイテムを読取る(キャッシュメモリのような)一時的メモリに保持することができる。ブロックを復元する必要のある場合には、ブロックをマトリックスから読取る必要のある命令のみがブロックを復元すべきことを示す必要がある。
図3はデータの復元が必要であるかどうかを処理ユニット12に知らせる命令フォーマットの一例を示す。この命令30は演算符号OPC、演算数OP、および復元ビットRBを具える。復元ビットはデータメモリ10からの読取りデータを含む命令にのみ存在させる必要がある。これらの命令はデータメモリ10の全てから、即ち、読取り破壊メモリ部分10aおよび読取り非破壊メモリ部分10bの双方から読取るために用いることができる。また、読取りを実行する演算符号OPCを有する全ての命令は復元ビットPBを含むのが好適であるが、この読取りビットをある演算符号に限定することもできる。個別の復元ビットを用いる代りに、異なる演算符号を用いて夫々復元を含めるか含めないかの同一の命令の種々の異なる変形を示すことができる。或は又、全ての演算符号に復元ビットRBを含めて、この復元ビットRBがメモリからの読取りを含まないこれら演算符号OPCの実行に影響を及ぼさないようにする。
図4は命令メモリ14内での復元命令を発生するフローチャートを示す。このフローチャートの第1ステップ40では、実行を行うべき演算を特定するソースプログラムを受ける。この第1ステップ40では、メモリ位置をソースプログラムの変数に割当ててソースプログラム予備命令のリストに翻訳する。フローチャートの第2ステップ41によってステップ42、43、44、45のループを制御する。この第2ステップによって、このループが上記リスト中の全ての予備命令に対して実行されるまで、リスト中の特定の各予備命令に対して一回ループを実行する。
ループの第1ステップ42では、特定の予備命令が読取り破壊メモリ位置からのデータの読取りを含むかどうかを決めるようにする。データの読取りを含まない場合には、特定の予備命令に相当する物理的または仮想マシン命令を発生し、これによりこのマシン命令を実行する際にデータの復元を必要としないことを知らせるようにしたループの第2ステップ45を実行する。特定の予備命令が読取り破壊メモリ位置からの読取りを含む場合には、特定の予備命令の実行後の(サブ)プログラムの実行中、且つ(サブ)プログラムの実行終了前、即ち、任意の他のデータがこの(メモリ)位置に書込まれる前にこのメモリ位置からデータを読取り得るかどうかをテストするループの第3ステップ43を実行する。データを読取り得ない場合には、ループの第2ステップ45を実行し、データを斯様に読取り得る場合には、特定の予備命令に相当するマシン命令を発生し、これによりこのマシン命令を実行する際にデータの復元を必要とすることを知らせるようにしたループの第4ステップ44を実行する。ループの第3ステップ43のテストは完了させる必要はない。即ち、データが上述したように読取り得ないことを確信をもって決め得ない場合には、データが上述したように読取られることが確実でない場合でも、または、良好なテストがデータが上述したように読取り得ないことを示す場合には、データを復元せしめるマシン命令を発生することができる。
復元命令/非復元命令の選択のためのループの第3ステップ43のテストは予備命令を発生するソースプログラムからの情報を用いることによって改善することができる。メモリ位置は、これら変数に対して用いられるメモリ位置に基づくよりも、むしろプログラム変数およびプログラム構体に基づき“再び読取る”か否かを決めるのが好適である。さらに、変数の適用範囲に関する情報、即ち、メモリ位置が再び読取られるか否かを決める際に用いられるアレイに限定された指標化アドレス指定に関する情報を用いることができる(ローカル適用範囲はベースレジスタにより指向されたデータブロックを用いて実現することができる;この際“再び読取る”条件は含まれる実際のメモリ位置を知ることなく、このデータブロックに対してテストすることができる。アレイはアレイの任意の位置を指標状態で読取る場合には“読取る”をマークすることができる)。
ループの第3ステップ43のテストは次の予備命令をとり、且つこれに次の処理を適用することによって簡単に実現することができる。
a)この予備命令が予備命令のリストにおける最後のものである場合には、復元を必要としないことをレポートする。
b)この予備命令が無条件ジャンプ命令である場合には、ジャンプターゲットに対するこの手続きを繰返し実行する。
c)この予備命令が条件付ジャンプである場合には、次の予備命令およびジャンプターゲットの双方に対する手続きを実行する。何れかの実行が復元の必要性をレポートする場合には、復元が必要であることをレポートし、さもなければ復元が必要でないことをレポートする。
d)この予備命令が特定の予備命令によってアドレス指定された変数に書込まれる場合には、復元が必要でないことをレポートする。
e)この予備命令が特定の予備命令によってアドレス指定された変数から読取られる場合には、復元が必要であることをレポートする。
f)上述した予備命令の何れもがプログラム制御およびメモリ位置の何れにも影響を与える場合には、処理a)からのステップを次の予備命令に適用する。
b)この予備命令が無条件ジャンプ命令である場合には、ジャンプターゲットに対するこの手続きを繰返し実行する。
c)この予備命令が条件付ジャンプである場合には、次の予備命令およびジャンプターゲットの双方に対する手続きを実行する。何れかの実行が復元の必要性をレポートする場合には、復元が必要であることをレポートし、さもなければ復元が必要でないことをレポートする。
d)この予備命令が特定の予備命令によってアドレス指定された変数に書込まれる場合には、復元が必要でないことをレポートする。
e)この予備命令が特定の予備命令によってアドレス指定された変数から読取られる場合には、復元が必要であることをレポートする。
f)上述した予備命令の何れもがプログラム制御およびメモリ位置の何れにも影響を与える場合には、処理a)からのステップを次の予備命令に適用する。
より高度なアルゴリズムを用いて復元が必要かどうかを決める速度を改善することができる。例えば、リストを内部ジャンプターゲットまたはジャンプ命令を含まない予備命令のある“大きさ”(チャンク)に分割することができる。各大きさに対しては読取った破壊メモリの変数テーブルを作成する。
プログラム実行の終了時に終了するある“大きさ”でスタートする。かかる大きさに対しては、表には変数を再び読取らないことを示すエントリを最初に入れる。次いで、チャンクの予備命令により逆方向に作動させる。即ち、
a)予備命令が変数からデータを読取る場合にはデータをそれから読取ることを示すこの変数に対するエントリをチェックし、且つこのエントリに従ってマシン命令を発生する。この変数に対するテーブルの変更を“再び読取る”。
b)予備命令によってデータを変数変化に書込む場合にはこの位置に対するエントリは“再び読取らない”。
a)予備命令が変数からデータを読取る場合にはデータをそれから読取ることを示すこの変数に対するエントリをチェックし、且つこのエントリに従ってマシン命令を発生する。この変数に対するテーブルの変更を“再び読取る”。
b)予備命令によってデータを変数変化に書込む場合にはこの位置に対するエントリは“再び読取らない”。
(条件付)ジャンプで終了するチャンクに対しては変数に対するテーブルエントリは、ジャンプを行い得るチャンクの任意のテーブルがこの変数に対してエントリ“再び読取る”を有する場合には“再び読取る”に初期化するとともに層でない場合には“再び読取らない”に初期化する。次いで、上述したようにチャンクにより逆方向に作動させるようにする。ループの1部分であるチャンクは2回作動させる。即ち、一回目はチャンクの始端に対してテーブルエントリを決めるとともに二回目はマシン命令を発生する。ある演算システムバッファ、例えばI/Oバッファに対してはこれらバッファが一回だけ読取りを行って復元読取りをしないようにすることを特定することができる。復元ビットRBを有する命令を設定するかどうかの情報はプログラマによって与えることもできる。この目的のため、特定の変数をある命令後再び用いないことをプログラマが示す構成によってコンピュータ言語を強化することができる。この情報は図4のフローチャートの第4ステップ43で用いることができる。勿論アセンブリレベルプログラムにおいて、書込み後メモリ位置にデータを復元するかどうかの決定はプログラマに対して全体的に残すことができる。 図4のフローチャートはコンピュータ読取り可能なメモリに記憶させたコンパイラを用いて実行することができ、汎用コンピュータで、または図1のコンピュータで実行することができる。
データを復元するかどうかの指示はデータを連続時間で読取る命令に直ちに含める必要はない。メモリのデータに復元ビットを含めることができる。この場合には、データを復元する必要があることを示すデータに復元ビットを含める際にのみデータを復元するように復元回路11を構成する。コンパイラは、どの予備命令がデータをある位置から読取る直前の予備命令であることを決めるとともにこの直前の命令に対してこの位置に対する復元ビットをリセットする命令を発生する。位置を読取る他の命令は復元ビットをセットしたままとする(位置をこれに対する書込み命令後に一度だけ読取る場合には、コンパイラによって書込み命令により復元ビットをリセットする)。
Claims (2)
- 読取り時にデータを消失する性質を有する少なくとも1つのメモリ位置を有し、復元回路および復元を指示する信号を受け取る入力端子を含み、前記復元を指示する信号が前記入力端子に存在する場合に読取り後データを復元するようにし、前記復元とは、前記メモリ位置から読み出されたデータと同じ内容のデータを、該読み出しを行ったメモリ位置と同じメモリ位置に書き戻すことを意味することを特徴とするメモリ。
- 第1の形式の命令に含まれる復元ビットに応答してデータを復元する復元回路を具えることを特徴とする請求項1記載のメモリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96202700 | 1996-09-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51544198A Division JP4180115B2 (ja) | 1996-09-26 | 1997-07-07 | 処理システムおよびプログラム作成方法および処理ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008217799A true JP2008217799A (ja) | 2008-09-18 |
Family
ID=8224436
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51544198A Expired - Fee Related JP4180115B2 (ja) | 1996-09-26 | 1997-07-07 | 処理システムおよびプログラム作成方法および処理ユニット |
JP2008057482A Pending JP2008217799A (ja) | 1996-09-26 | 2008-03-07 | 処理システムおよび情報をram構体で読取りおよび復元する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51544198A Expired - Fee Related JP4180115B2 (ja) | 1996-09-26 | 1997-07-07 | 処理システムおよびプログラム作成方法および処理ユニット |
Country Status (6)
Country | Link |
---|---|
US (1) | US6012140A (ja) |
EP (1) | EP0870237B1 (ja) |
JP (2) | JP4180115B2 (ja) |
KR (1) | KR19990071604A (ja) |
DE (1) | DE69739732D1 (ja) |
WO (1) | WO1998013762A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009002031T5 (de) | 2008-08-27 | 2012-05-10 | Nissha Printing Co., Ltd. | Verzierungsfolie und Verzierungsfolien-Hinterspritzvorrichtung |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6263398B1 (en) * | 1998-02-10 | 2001-07-17 | Ramtron International Corporation | Integrated circuit memory device incorporating a non-volatile memory array and a relatively faster access time memory cache |
US6725342B1 (en) * | 2000-09-26 | 2004-04-20 | Intel Corporation | Non-volatile mass storage cache coherency apparatus |
US6785767B2 (en) | 2000-12-26 | 2004-08-31 | Intel Corporation | Hybrid mass storage system and method with two different types of storage medium |
JP2002207633A (ja) * | 2001-01-04 | 2002-07-26 | Fujitsu Ltd | 電子装置 |
US7275135B2 (en) * | 2001-08-31 | 2007-09-25 | Intel Corporation | Hardware updated metadata for non-volatile mass storage cache |
US7260672B2 (en) * | 2001-09-07 | 2007-08-21 | Intel Corporation | Using data stored in a destructive-read memory |
KR100541366B1 (ko) * | 2002-07-19 | 2006-01-16 | 주식회사 하이닉스반도체 | 고속 데이터 억세스를 위한 디램 |
US8670807B2 (en) * | 2007-08-21 | 2014-03-11 | D-Wave Systems Inc. | Systems, methods, and apparatus for controlling the elements of superconducting processors |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5459846A (en) * | 1988-12-02 | 1995-10-17 | Hyatt; Gilbert P. | Computer architecture system having an imporved memory |
US5226147A (en) * | 1987-11-06 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for simple cache system |
US5249282A (en) * | 1990-11-21 | 1993-09-28 | Benchmarq Microelectronics, Inc. | Integrated cache memory system with primary and secondary cache memories |
US5338963A (en) * | 1993-04-05 | 1994-08-16 | International Business Machines Corporation | Soft error immune CMOS static RAM cell |
US5469559A (en) * | 1993-07-06 | 1995-11-21 | Dell Usa, L.P. | Method and apparatus for refreshing a selected portion of a dynamic random access memory |
EP0793827B1 (en) | 1994-11-22 | 2002-03-06 | Monolithic System Technology, Inc. | Method and structure for utilizing a dram array as second level cache memory |
-
1997
- 1997-07-07 EP EP97927331A patent/EP0870237B1/en not_active Expired - Lifetime
- 1997-07-07 JP JP51544198A patent/JP4180115B2/ja not_active Expired - Fee Related
- 1997-07-07 WO PCT/IB1997/000843 patent/WO1998013762A1/en active IP Right Grant
- 1997-07-07 DE DE69739732T patent/DE69739732D1/de not_active Expired - Fee Related
- 1997-07-07 KR KR1019980703880A patent/KR19990071604A/ko active IP Right Grant
- 1997-09-23 US US08/935,591 patent/US6012140A/en not_active Expired - Lifetime
-
2008
- 2008-03-07 JP JP2008057482A patent/JP2008217799A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009002031T5 (de) | 2008-08-27 | 2012-05-10 | Nissha Printing Co., Ltd. | Verzierungsfolie und Verzierungsfolien-Hinterspritzvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US6012140A (en) | 2000-01-04 |
JP2000501872A (ja) | 2000-02-15 |
JP4180115B2 (ja) | 2008-11-12 |
KR19990071604A (ko) | 1999-09-27 |
EP0870237A1 (en) | 1998-10-14 |
EP0870237B1 (en) | 2010-01-06 |
DE69739732D1 (de) | 2010-02-25 |
WO1998013762A1 (en) | 1998-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008217799A (ja) | 処理システムおよび情報をram構体で読取りおよび復元する方法 | |
TW386210B (en) | Improved memory manager to allow non-volatile memory to be used to supplement main memory | |
KR20030059339A (ko) | 단일 스텝 처리 방법 및 장치 | |
JP2004095029A (ja) | 不揮発性メモリおよびその書き込み処理方法 | |
US4368532A (en) | Memory checking method | |
JP2009020696A (ja) | 情報処理装置及びシステム | |
US20030163681A1 (en) | Processor with versatile external memory interface | |
US4124892A (en) | Data processing systems | |
JP2009020695A (ja) | 情報処理装置及びシステム | |
JPH03138742A (ja) | メモリシステム | |
JP4009461B2 (ja) | 半導体装置 | |
JPS6232827B2 (ja) | ||
JP3821911B2 (ja) | メモリ初期化制御方式 | |
JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
US20060212615A1 (en) | Method and device for burst reading/writing memory data | |
JP2954666B2 (ja) | メモリチェック方式 | |
US6219757B1 (en) | Cache flush operation for a stack-based microprocessor | |
JP2000029508A (ja) | プログラマブルコントローラ | |
US7596717B2 (en) | Microcomputer and debugging method | |
JPH0233173B2 (ja) | ||
JPH08320813A (ja) | プログラムシミュレータ装置及びプログラムデバッグ方法 | |
KR100186351B1 (ko) | 비트위치검사를 이용한 데이타 저장방법 | |
KR20230142368A (ko) | 미리 결정된 수학적 연산을 수행하는 프로세서 및 컴퓨팅 유닛 | |
JPH04170647A (ja) | コンピュータシステムの診断方式 | |
JP2581057B2 (ja) | 評価用マイクロコンピユ−タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |