JP2007226640A - メモリ診断処理回路およびメモリ診断処理方法 - Google Patents
メモリ診断処理回路およびメモリ診断処理方法 Download PDFInfo
- Publication number
- JP2007226640A JP2007226640A JP2006048563A JP2006048563A JP2007226640A JP 2007226640 A JP2007226640 A JP 2007226640A JP 2006048563 A JP2006048563 A JP 2006048563A JP 2006048563 A JP2006048563 A JP 2006048563A JP 2007226640 A JP2007226640 A JP 2007226640A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory area
- spare
- saving
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】 メモリエリアの内、少なくとも一つのメモリエリアを予備メモリエリアとして確保する予備メモリエリア確保処理部と、メモリエリアの一部であるメモリエリアブロックにOSのカ−ネル部分が含まれているか否かに関わらず、システム運用中にメモリをメモリエリアブロック単位で順次予備メモリエリアへ待避するメモリ待避制御回路と、メモリエリアブロックに対するOSからのアクセスが予備メモリエリアへ待避が完了したメモリエリアブロックに対するものである場合には、待避が完了したメモリエリアブロックへのアクセスに切替えるメモリアクセス切替回路と、予備メモリエリアへの待避が完了した際に、メモリ診断を行うメモリパトロ−ル診断処理部とを備えている。
【選択図】 図1
Description
が示されている。
予備メモリエリア内の待避先のブロックアドレスを格納する待避先メモリエリアブロックアドレスレジスタ104と、OSからのアクセス時、前記メモリエリアブロック待避完了フラグ102がセットされている場合には待避先の予備メモリ領域への待避先メモリエリアブロックアドレスレジスタ104の出力を、前記メモリエリアブロック待避完了フラグ102がセットされていない場合には待避元メモリエリアブロックアドレス103の出力を選択するメモリエリアブロックアドレス切替処理部(以下、例えば、メモリエリアブロックアドレス切替回路105とする)と、このメモリエリアブロックアドレス切替回路105の出力を保持するメモリエリアブロックアドレスレジスタ106と、前記予備メモリの範囲及びパトロ−ル診断の実施間隔を任意に設定する等メモリパトロ−ル診断の制御を行うメモリパトロ−ル診断制御回路101とから構成されている。
2 ROM
3 I/O制御部
4 メモリ処理部
5 メモリ
100 予備メモリエリア確保処理部
101 メモリパトロ−ル診断制御回路
102 メモリエリアブロック待避完了フラグ
103 待避元メモリエリアブロックアドレスレジスタ
104 待避先メモリエリアブロックアドレスレジスタ
105 メモリエリアブロックアドレス切替回路
106 メモリエリアブロックアドレスレジスタ
107 メモリ待避制御回路
Claims (6)
- メモリに含まれる複数のメモリエリアの内、少なくとも一つの前記メモリエリアを予備メモリエリアとして確保する予備メモリエリア確保処理部と、
前記メモリエリアの一部であるメモリエリアブロックにオペレ−ティングシステムのカ−ネル部分が含まれているか否かに関わらず、システム運用中に前記メモリを前記メモリエリアブロック単位で順次前記予備メモリエリアへ待避するメモリ待避制御回路と、
前記メモリエリアブロックに対するオペレ−ティングシステムからのアクセスが前記予備メモリエリアへ待避が完了したメモリエリアブロックに対するものである場合には、当該待避が完了したメモリエリアブロックへのアクセスに切替え、当該アクセスが前記予備メモリエリアブロックへの待避が完了していないメモリエリアブロックに対するものである場合には、当該待避が完了していないメモリエリアブロックへアクセスさせるメモリアクセス切替回路と、
前記メモリエリア内のすべての前記メモリエリアブロックについて前記予備メモリエリアへの待避が完了した際に、当該メモリエリアに対してメモリパトロ−ル診断を実施するメモリパトロ−ル診断処理部と
を備えたことを特徴とするメモリ診断処理回路。 - メモリに含まれる複数のメモリエリアの内、少なくとも一つの前記メモリエリアを予備メモリエリアとして確保する予備メモリエリア確保処理部と、
前記メモリエリアの一部であるメモリエリアブロックにオペレ−ティングシステムのカ−ネル部分が含まれているか否かに関わらず、システム運用中に前記メモリを前記メモリエリアブロック単位で順次前記予備メモリエリアへ待避するメモリ待避制御回路と、
前記メモリエリアブロック毎に前記予備メモリエリアへの待避が完了したか否かを識別するメモリエリアブロック待避完了フラグと、
当該メモリエリアブロック待避完了フラグが前記予備メモリエリアへ待避が完了したことを示している前記メモリエリアブロックに対するオペレ−ティングシステムからのアクセスは、当該待避が完了したメモリエリアブロックへのアクセスに切替え、当該メモリエリアブロック待避完了フラグが前記予備メモリエリアへ待避が完了していないことを示している前記メモリエリアブロックに対するオペレ−ティングシステムからのアクセスは、当該待避が完了していないメモリエリアブロックへアクセスさせるメモリアクセス切替回路と、
前記メモリエリア内のすべての前記メモリエリアブロックについて前記予備メモリエリアへの待避が完了した際に、当該予備メモリエリアに対してメモリパトロ−ル診断を実施するメモリパトロ−ル診断処理部と
を備えたことを特徴とするメモリ診断処理回路。 - 前記予備メモリエリアへ待避した前記メモリエリアブロックでの実行結果をOSに返却するアクセスデ−タ返却処理部を含むことを特徴とする請求項1または2記載のメモリ診断処理回路。
- 前記メモリパトロ−ル診断処理部は、前記予備メモリエリアの範囲及びメモリパトロ−ル診断の実施間隔を任意に設定するメモリパトロ−ル診断制御部を含むことを特徴とする請求項1乃至3記載のメモリ診断処理回路。
- メモリに含まれる複数のメモリエリアの内、少なくとも一つの前記メモリエリアを予備メモリエリアとして確保する予備メモリエリア確保処理ステップと、
前記メモリエリアの一部であるメモリエリアブロックにオペレ−ティングシステムのカ−ネル部分が含まれているか否かに関わらず、システム運用中に前記メモリを前記メモリエリアブロック単位で順次前記予備メモリエリアへ待避するメモリ待避制御ステップと、
前記メモリエリアブロックに対するオペレ−ティングシステムからのアクセスが前記予備メモリエリアへ待避が完了したメモリエリアブロックに対するものである場合には、当該待避が完了したメモリエリアブロックへのアクセスに切替え、当該アクセスが前記予備メモリエリアブロックへの待避が完了していないメモリエリアブロックに対するものである場合には、当該待避が完了していないメモリエリアブロックへアクセスさせるメモリアクセス切替ステップと、
前記メモリエリア内のすべての前記メモリエリアブロックについて前記予備メモリエリアへの待避が完了した際に、当該メモリエリアに対してメモリパトロ−ル診断を実施するメモリパトロ−ル診断処理ステップと
を含むことを特徴とするメモリ診断処理方法。 - メモリに含まれる複数のメモリエリアの内、少なくとも一つの前記メモリエリアを予備メモリエリアとして確保する予備メモリエリア確保処理ステップと、
前記メモリエリアの一部であるメモリエリアブロックにオペレ−ティングシステムのカ−ネル部分が含まれているか否かに関わらず、システム運用中に前記メモリを前記メモリエリアブロック単位で順次前記予備メモリエリアへ待避するメモリ待避制御ステップと、
前記メモリエリアブロック毎に前記予備メモリエリアへの待避が完了したか否かを識別するメモリエリアブロック待避完了フラグが前記予備メモリエリアへ待避が完了したことを示している前記メモリエリアブロックに対するオペレ−ティングシステムからのアクセスは、当該待避が完了したメモリエリアブロックへのアクセスに切替え、当該メモリエリアブロック待避完了フラグが前記予備メモリエリアへ待避が完了していないことを示している前記メモリエリアブロックに対するオペレ−ティングシステムからのアクセスは、当該待避が完了していないメモリエリアブロックへアクセスさせるメモリアクセス切替ステップと、
前記メモリエリア内のすべての前記メモリエリアブロックについて前記予備メモリエリアへの待避が完了した際に、当該予備メモリエリアに対してメモリパトロ−ル診断を実施するメモリパトロ−ル診断処理ステップと
を含むことを特徴とするメモリ診断処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048563A JP2007226640A (ja) | 2006-02-24 | 2006-02-24 | メモリ診断処理回路およびメモリ診断処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048563A JP2007226640A (ja) | 2006-02-24 | 2006-02-24 | メモリ診断処理回路およびメモリ診断処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007226640A true JP2007226640A (ja) | 2007-09-06 |
Family
ID=38548390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006048563A Pending JP2007226640A (ja) | 2006-02-24 | 2006-02-24 | メモリ診断処理回路およびメモリ診断処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007226640A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011128780A (ja) * | 2009-12-16 | 2011-06-30 | Fuji Electric Co Ltd | Ram診断装置、そのプログラム |
US20110179369A1 (en) * | 2010-01-15 | 2011-07-21 | Kingston Technology Corporation | Managing and indentifying multiple memory storage devices |
JP2017097633A (ja) * | 2015-11-25 | 2017-06-01 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01279346A (ja) * | 1988-04-30 | 1989-11-09 | Fujitsu Ltd | オンラインメモリチェック方式 |
JPH04125753A (ja) * | 1990-09-17 | 1992-04-27 | Fujitsu Ltd | メモリのオンライン診断方式 |
JP2000347949A (ja) * | 1999-06-08 | 2000-12-15 | Nec Commun Syst Ltd | メモリ診断方式及びその方法 |
JP2001325155A (ja) * | 2000-05-18 | 2001-11-22 | Nec Eng Ltd | データ記憶装置の誤り訂正方法 |
JP2006039843A (ja) * | 2004-07-26 | 2006-02-09 | Nec Corp | Ramテスト回路、情報処理装置、及びramテスト方法 |
-
2006
- 2006-02-24 JP JP2006048563A patent/JP2007226640A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01279346A (ja) * | 1988-04-30 | 1989-11-09 | Fujitsu Ltd | オンラインメモリチェック方式 |
JPH04125753A (ja) * | 1990-09-17 | 1992-04-27 | Fujitsu Ltd | メモリのオンライン診断方式 |
JP2000347949A (ja) * | 1999-06-08 | 2000-12-15 | Nec Commun Syst Ltd | メモリ診断方式及びその方法 |
JP2001325155A (ja) * | 2000-05-18 | 2001-11-22 | Nec Eng Ltd | データ記憶装置の誤り訂正方法 |
JP2006039843A (ja) * | 2004-07-26 | 2006-02-09 | Nec Corp | Ramテスト回路、情報処理装置、及びramテスト方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011128780A (ja) * | 2009-12-16 | 2011-06-30 | Fuji Electric Co Ltd | Ram診断装置、そのプログラム |
US20110179369A1 (en) * | 2010-01-15 | 2011-07-21 | Kingston Technology Corporation | Managing and indentifying multiple memory storage devices |
US8667191B2 (en) * | 2010-01-15 | 2014-03-04 | Kingston Technology Corporation | Managing and indentifying multiple memory storage devices |
JP2017097633A (ja) * | 2015-11-25 | 2017-06-01 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
WO2017090364A1 (ja) * | 2015-11-25 | 2017-06-01 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
CN108351840A (zh) * | 2015-11-25 | 2018-07-31 | 日立汽车系统株式会社 | 车辆控制装置 |
EP3382562A4 (en) * | 2015-11-25 | 2019-09-04 | Hitachi Automotive Systems, Ltd. | VEHICLE CONTROL DEVICE |
US10789184B2 (en) | 2015-11-25 | 2020-09-29 | Hitachi Automotive Systems, Ltd. | Vehicle control device |
CN108351840B (zh) * | 2015-11-25 | 2022-06-10 | 日立汽车系统株式会社 | 车辆控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5509568B2 (ja) | コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム | |
US7750676B2 (en) | Embedded system and control method therefor | |
US9043806B2 (en) | Information processing device and task switching method | |
US7752496B2 (en) | Method, apparatus, and computer product for managing log data | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP2010044578A (ja) | マルチコアプロセッサ | |
US8510611B2 (en) | Computer apparatus | |
JP2007334403A (ja) | 計算機システム障害対応方式及び計算機システム障害対応方法 | |
JP2007226640A (ja) | メモリ診断処理回路およびメモリ診断処理方法 | |
KR102584651B1 (ko) | 데이터 처리 | |
US9223697B2 (en) | Computer reprogramming method, data storage medium and motor vehicle computer | |
JP2004338883A (ja) | エレベーターの制御装置 | |
CN102436405B (zh) | 一种进程上下文保存、篡改检测方法及装置 | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP2003248631A (ja) | メモリ制御回路及びメモリ制御方法 | |
JP2006172100A (ja) | オペレーティングシステムの高速切替え方式及びその方法 | |
JP2004280140A (ja) | メモリダンプ実行方式,方法,およびプログラム | |
JP2008140124A (ja) | データ処理装置 | |
JP2005284557A (ja) | 内部メモリをモニタ可能なマイクロコンピュータ | |
JP4461934B2 (ja) | キャッシュメモリ試験システム、試験方法、試験プログラム | |
JP2005338952A (ja) | プログラム分岐方法 | |
JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
JP2006039843A (ja) | Ramテスト回路、情報処理装置、及びramテスト方法 | |
JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
JP2012141721A (ja) | 組込制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090116 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |