CN108351840A - 车辆控制装置 - Google Patents

车辆控制装置 Download PDF

Info

Publication number
CN108351840A
CN108351840A CN201680055509.3A CN201680055509A CN108351840A CN 108351840 A CN108351840 A CN 108351840A CN 201680055509 A CN201680055509 A CN 201680055509A CN 108351840 A CN108351840 A CN 108351840A
Authority
CN
China
Prior art keywords
storage
diagnosis
arithmetic unit
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680055509.3A
Other languages
English (en)
Other versions
CN108351840B (zh
Inventor
月舘统宙
阿部雄介
福田毅
蛯名朋仁
成泽文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of CN108351840A publication Critical patent/CN108351840A/zh
Application granted granted Critical
Publication of CN108351840B publication Critical patent/CN108351840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3495—Performance evaluation by tracing or monitoring for systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明在采用多个运算装置的车辆控制装置中抑制诊断共享存储区域时的运算效率的降低。本发明的车辆控制装置在诊断存储装置所具有的共享存储区域的期间内变更对于该存储装置的访问目的地，由此抑制运算效率的降低。

Description

车辆控制装置
技术领域
本发明涉及一种车辆控制装置。
背景技术
近年来，汽车控制系统等之类的嵌入式系统因多功能化而导致运算量逐年增加，所需要的CPU(Central Processing Unit)的运算性能有增无减。在个人计算机中，对于这种处理量的增加，是通过增加CPU的核心数(多核心化)来加以应对。嵌入式系统也不例外，例如在像汽车导航或手机等这样运算量大、实时性的制约相对宽松的面向消费者的系统中，多核心化在不断推进。随着嵌入式系统的升级、复杂化，预料到这些运算量将会超过单核心的极限，因此，业界在探讨采用多核心。
另一方面，为了实现汽车业界内的软件品质级别的统一化和安全性认证的容易化，于2011年制定了功能安全标准ISO26262(以下记作功能安全标准)。本标准涵盖包括硬件和软件在内的整个系统，对故障率算出方法、软件设计方法等进行了规定。要遵循本标准，就必须展示安全已得到确保的依据。通常是通过归纳现有设计中的见解和实绩作为证据来遵循该标准。
在ISO26262中，要求防止安全要求不同的软件间的干扰。一般的车辆控制系统是由各种控制应用构成的，因此时间保护功能、存储器保护功能等用以防止构成系统的软件间的相互作用的机制近年来受到关注。具体而言，为如下功能：在某一软件失控的情况下，防止该失控的软件访问存储有其他软件所使用的数据的存储区域而破坏该数据。我们知道，在一般的车辆控制装置中，若运用AUTOSAR架构，则车辆控制系统会混存各种ASIL的软件。因而，现有的软件要遵循ISO26266，就需要防止软件间的干扰的机制和与其相关联的处理的高速化、轻量化、可靠性提高等。
下述专利文献1揭示了一种用以在具有多核心处理器(MPU)的汽车用电子控制装置中提高诊断处理等重要运算处理的可靠性而提高汽车控制的安全性的技术。在该文献中，将存储区域划分为控制程序用的正常控制区域(正常运算区域)和诊断程序用的高安全区域(重要运算区域)。在高安全区域内安装进行高安全区域的存储诊断的高安全区域用诊断程序以及进行全区域的存储诊断的正常诊断用程序。以双重方式对高安全区域实施存储诊断。
现有技术文献
专利文献
专利文献1：日本专利特开2015-022622号公报
发明内容
发明要解决的问题
在多核心系统中，各核心独立地进行动作，由此能够并行实施运算处理而提高运算效率。但在各核心共享存储装置(例如存储器)的情况下，在这些核心之间会发生对该共享存储装置的访问竞争。多核心系统通常以如下方式设计：当发生访问竞争时，一核心会待机直至另一核心的处理完成。因而，有可能对吞吐量产生影响。
本发明是鉴于上述那样的问题而成，其目的在于在采用多个运算装置的车辆控制装置中抑制诊断共享存储区域时的运算效率的降低。
解决问题的技术手段
本发明的车辆控制装置在诊断存储装置所具有的共享存储区域的期间内变更对该存储装置的访问目的地，由此抑制运算效率的降低。
发明的效果
根据本发明的车辆控制装置，一方面能够抑制诊断共享存储区域时的由运算装置间的访问竞争引起的运算效率的降低，另一方面能够高效地诊断存储区域。
附图说明
图1为实施方式1的车辆控制装置(ECU)1的构成图。
图2为表示存储装置5的地址空间50000的图。
图3为表示共享区域51所存储的标记管理表51100的构成和数据例的图。
图4为表示共享区域51所存储的诊断参数表51200的构成和数据例的图。
图5为表示共享区域51所存储的诊断进展管理表51300的构成和数据例的图。
图6为表示共享区域51所存储的共享区域管理表51400的构成和数据例的图。
图7为表示辅助存储区域52所存储的辅助存储区域管理表52100的构成和数据例的图。
图8为说明第1运算装置控制部401的动作的流程图。
图9为说明诊断判定部402的动作的流程图。
图10为说明诊断管理部403的动作的流程图。
图11为说明前后关系管理部404的动作的流程图。
图12为说明通知部405的动作的流程图。
图13为说明诊断执行部406的动作的流程图。
图14为说明第2运算装置控制部407的动作的流程图。
图15为说明中断执行部408的动作的流程图。
图16为说明访问目的地设定部409的动作的流程图。
图17为说明控制执行部410的动作的流程图。
具体实施方式
＜实施方式1＞
图1为本发明的实施方式1的车辆控制装置(ECU)1的构成图。ECU 1例如为发动机控制装置等这样的控制车辆的动作的装置，具备第1运算装置2、第2运算装置3、程序区域4、存储装置5及输入输出电路6。此处，作为连接有ECU 1连接的设备，例示的是节气门传感器7和执行器8，但并不限于此。
第1运算装置2和第2运算装置3是执行程序区域4所存储的程序的运算装置。第1运算装置2和第2运算装置3能够并行执行程序区域4所存储的程序，进而能够并行访问程序区域4和存储装置5。
程序区域4例如为构成于ROM(Read Only Memory)等非易失性存储装置上的存储区域。程序区域4存储第1运算装置控制部401、诊断判定部402、诊断管理部403、前后关系管理部404、通知部405、诊断执行部406、第2运算装置控制部407、中断执行部408、访问目的地设定部409及控制执行部410。
存储装置5例如为RAM(Ramdom Access Memory)等存储装置。存储装置5具有共享区域51和辅助存储区域52作为配置在相同地址空间内的存储区域。共享区域51存储控制执行部410执行控制运算所使用的数据，而且存储后文叙述的图3～图6中说明的数据表。辅助存储区域52存储后文叙述的图7中说明的数据表。这些存储区域所存储的数据的具体例将于后文叙述。
图2为表示存储装置5的地址空间50000的图。地址空间50000具有辅助存储区域地址50200和共享区域地址50100。共享区域地址50100是存储共享区域51所记录的数据的区域。辅助存储区域地址50200是存储辅助存储区域52所记录的数据的区域。
图3为表示共享区域51所存储的标记管理表51100的构成和数据例的图。标记管理表51100是存储表示后文叙述的各程序的动作状态的标记的数据表。标记管理表51100具有名称字段51101和当前值字段51102。
名称字段51101保持标记管理表51100所管理的标记的名称。当前值字段51102保持标记的当前值。图3所示的各标记及其值将与后文叙述的各程序的动作一并进行说明。
图4为表示共享区域51所存储的诊断参数表51200的构成和数据例的图。诊断参数表51200为存储与对于共享区域51的存储诊断有关的参数的数据表。诊断参数表51200具有名称字段51201和值字段51202。
名称字段51201保持诊断参数表51200所管理的参数的名称。值字段51202保持参数的值。图4所示的参数及其值将与后文叙述的各程序的动作一并进行说明。
图5为表示共享区域51所存储的诊断进展管理表51300的构成和数据例的图。诊断进展管理表51300为用以管理对于共享区域51的存储诊断的进展的数据表。诊断进展管理表51300具有名称字段51301和当前值字段51302。
名称字段51301保持诊断进展管理表51300所管理的进展参数的名称。当前值字段51302保持进展参数的值。图5所示的参数及其值将与后文叙述的各程序的动作一并进行说明。
图6为表示共享区域51所存储的共享区域管理表51400的构成和数据例的图。共享区域管理表51400为在共享区域51侧对共享区域51所存储的数据与辅助存储区域52所存储的数据之间的对应关系进行管理的数据表。共享区域管理表51400具有名称字段51401、地址字段51402、保存目的地地址字段51403、数据字段51404及诊断结果字段51405。
名称字段51401保持共享区域管理表51400所管理的数据(共享区域51所存储的数据)的名称。地址字段51402为存储共享区域管理表51400所管理的数据的共享区域51上的地址。保存目的地地址字段51403保持通过后文叙述的处理步骤将共享区域51上的数据保存至辅助存储区域52时的辅助存储区域52上的存储目的地地址。数据字段51404保持共享区域管理表51400所管理的数据的值。诊断结果字段51405保持对于地址字段51402所指定的存储区域的存储诊断的结果。
共享区域51存储与图6的各记录相对应的数据。设想图6的各记录对应于共享区域51内的1个存储区域、1个存储区域存储1个数据值。
图7为表示辅助存储区域52所存储的辅助存储区域管理表52100的构成和数据例的图。辅助存储区域管理表52100为在辅助存储区域52侧对共享区域51所存储的数据与辅助存储区域52所存储的数据之间的对应关系进行管理的数据表。辅助存储区域管理表52100具有名称字段52101、地址字段52102、保存源地址字段52103及保存源数据52104。
名称字段52101保持辅助存储区域管理表52100所管理的数据(辅助存储区域52所存储的数据)的名称。并非必须与名称字段51401所记述的名称一致。地址字段52102保持存储辅助存储区域管理表52100所管理的数据的辅助存储区域52上的地址。保存源地址字段52103保持通过后文叙述的处理步骤将共享区域51上的数据保存至辅助存储区域52时的共享区域51上的存储源地址。保存源数据52104保持辅助存储区域管理表52100所管理的数据的值。
以上，对ECU 1的构成进行了说明。下面，假定第1运算装置2实施对于共享区域51的存储诊断、第2运算装置3实施控制运算，对各程序的动作进行说明。
图8为说明第1运算装置控制部401的动作的流程图。第1运算装置2例如周期性地执行本流程图，由此实施对于共享区域51的存储诊断。下面，对图8的各步骤进行说明。
(图8：步骤S401000)
第1运算装置控制部401将存储装置5所管理的各表格(标记管理表51100、诊断进展管理表51300、共享区域管理表51400、辅助存储区域管理表52100)初始化。
(图8：步骤S401001)
第1运算装置控制部401调用诊断判定部402。诊断判定部402的动作将于后文叙述的图9中进行说明。诊断判定部402具有判定是否为应实施存储诊断的时刻的作用。
(图8：步骤S401002)
第1运算装置控制部401调用诊断管理部403。诊断管理部403的动作将于后文叙述的图10中进行说明。诊断管理部403具有控制存储诊断的整体动作的作用。
(图8：步骤S401003)
第1运算装置控制部401判定是否已满足结束条件。若已满足，则结束本流程图，若未满足，则返回至步骤S401001。结束条件例如为输入有断开ECU 1的电源的命令等。
图9为说明诊断判定部402的动作的流程图。下面，对图9的各步骤进行说明。
(图9：步骤S402000)
诊断判定部402从诊断进展管理表51300获取定时计数器的当前值字段51302。诊断判定部402对定时计数器的值进行递增，并对诊断进展管理表51300的对应的字段存储递增后的值。
(图9：步骤S402001)
诊断判定部402从诊断参数表51200获取诊断执行周期的值字段51202(图示的例子中为200)。诊断判定部402算出获取到的定时计数器除以获取到的诊断执行周期而得的余数。若算出的余数为0，则进入至步骤S402001，在其他情况下，结束本流程图。
(图9：步骤S402002)
诊断判定部402对标记管理表51100所存储的诊断开始标记的当前值字段51102存储1(表示开始存储诊断这一情况的值)。诊断管理部403在后文叙述的步骤S403000中确认该诊断开始标记的值，由此可以判定是否已到达应开始存储诊断的时刻。
图10为说明诊断管理部403的动作的流程图。下面，对图10的各步骤进行说明。
(图10：步骤S403000)
诊断管理部403从标记管理表51100获取诊断开始标记的当前值字段51102。若诊断开始标记为1，则进入至步骤S403001，在其他情况下，结束本流程图。
(图10：步骤S403001)
诊断管理部403调用前后关系管理部404。前后关系管理部404的动作将于后文叙述的图11中进行说明。前后关系管理部404具有将共享区域51所存储的数据保存至辅助存储区域52、或者将已保存的数据从辅助存储区域52送回至共享区域51的作用。在本步骤中，将数据保存至辅助存储区域52。
(图10：步骤S403002)
诊断管理部403调用通知部405。通知部405的动作将在后文叙述的图12中进行说明。通知部405具有如下作用：在任一运算装置实施对于共享区域51的存储诊断时，通过中断处理对另一运算装置通知这一情况，或者在诊断完成后通知这一情况。在本步骤中，通知诊断开始。
(图10：步骤S403003)
诊断管理部403调用诊断执行部406。诊断执行部406的动作将在后文叙述的图13中进行说明。诊断执行部406具有实际实施对于共享区域51的存储诊断的作用。
(图10：步骤S403004)
诊断管理部403重新调用前后关系管理部404。在本步骤中，将已保存到辅助存储区域52的数据回写至共享区域51。
(图10：步骤S403005)
诊断管理部403调用通知部405。在本步骤中，通知诊断完成。
图11为说明前后关系管理部404的动作的流程图。下面，对图11的各步骤进行说明。
(图11：步骤S404000)
前后关系管理部404从诊断进展管理表51300获取诊断区域地址的当前值字段51302。诊断区域地址为表示当前成为实施存储诊断的对象的诊断对象区域的地址的值。在未设置诊断区域地址的情况下，从诊断参数表51200获取开始地址的值字段51202，并将其作为诊断区域地址的当前值字段51302加以存储。开始地址是指定应诊断的存储区域的开头地址的值，例如指定共享区域51的开头地址。
(图11：步骤S404001)
前后关系管理部404从标记管理表51100获取诊断完成标记的当前值字段51102。若诊断完成标记为0，则进入至步骤S404002，在不为0的情况下，进入至步骤S404006。诊断完成标记是表示是否已完成对于共享区域51整体的存储诊断的标记。
(图11：步骤S404002)
前后关系管理部404从诊断参数表51200获取结束地址的值字段51202。结束地址是指定应诊断的存储区域的终点地址的值，例如指定共享区域51的终点地址。前后关系管理部404对当前的诊断区域地址与结束地址进行比较。在一致的情况下，进入至步骤S404003，在不一致的情况下，进入至步骤S404004。
(图11：步骤S404003)
前后关系管理部404从诊断参数表51200获取开始地址的值字段51202，作为诊断进展管理表51300的诊断区域地址的当前值字段51302加以存储。本步骤用以在完成存储诊断之后使开始地址退回至开头。
(图11：步骤S404004)
前后关系管理部404将诊断区域地址的当前值字段51302更新至下一诊断对象区域的地址。例如，使用后文叙述的诊断执行部406一次能够诊断的存储区域的个数乘以各存储区域的大小而得的数值对诊断区域地址进行递增。诊断执行部406一次能够诊断的存储区域的个数可以通过诊断参数表51200的可诊断地址数的值字段51202来指定。考虑到对辅助存储区域52保存数据这一情况，诊断执行部406一次能够诊断的存储区域的个数较理想为保存目的地的数据大小为辅助存储区域52的最大大小以下。
(图11：步骤S404005)
前后关系管理部404将诊断区域地址所存储的数据保存至辅助存储区域52。具体而言，将从诊断区域地址的当前值开始到可诊断地址数乘以各存储区域的大小而得的数值的地址为止之间的存储区域内存储的数据复制到辅助存储区域52。前后关系管理部404将保存数据的辅助存储区域52上的地址存储至保存目的地地址字段51403，而且将保存前的共享区域51上的地址和已保存的数据分别存储至保存源地址字段52103和保存源数据52104。
(图11：步骤S404006)
前后关系管理部404将保存目的地地址字段51403和保存源地址字段52103分别用作复制源地址和复制目的地地址，由此对共享区域51复制已保存在辅助存储区域52内的数据。由此，能够恢复已保存的数据。但还存在像后文所述那样控制执行部410对辅助存储区域52上的数据进行覆盖的情况，因此，复制前后的数据值未必相同。
(图11：步骤S40407)
前后关系管理部404对标记管理表51100的诊断完成标记的当前值字段51102存储0。
图12为说明通知部405的动作的流程图。下面，对图12的各步骤进行说明。
(图12：步骤S405000)
通知部405产生对第2运算装置3通知已开始共享区域51的诊断这一情况的中断处理。为了避免通知延迟，较理想为使用中断处理，但只要能预估延迟处于容许范围内，则也可使用其他方法来进行通知。
图13为说明诊断执行部406的动作的流程图。下面，对图13的各步骤进行说明。
(图13：步骤S406000)
诊断执行部406从诊断参数表51200获取诊断用测试数据的值字段51202。诊断执行部406将获取到的诊断用测试数据写入至诊断区域地址。
(图13：步骤S406001)
诊断执行部406从诊断区域地址读出数据。
(图13：步骤S406002～S406003)
诊断执行部406对步骤S406001中读出的数据与步骤S406000中写入的诊断用测试数据进行比较(S406002)。在两者一致的情况下，进入至步骤S406005，在不一致的情况下，进入至步骤S406004。
(图13：步骤S406004)
诊断执行部406对共享区域管理表51400的诊断结果字段51405记录表示该区域异常这一情况的值(例如0为正常、1为异常等)。
(图13：步骤S406000～S406004：补充)
诊断执行部406能够并行实施可诊断地址数所指定的个数程度的这些步骤。例如，能从诊断开始地址开始对32个存储区域并行实施这些步骤。由此，能够统一实施可诊断地址数的个数程度的存储诊断。通过一边以内部方式对对象地址进行递增一边反复实施这些步骤来代替并行实施，同样也能进行统一诊断。
(图13：步骤S406005)
诊断执行部406对标记管理表51100的诊断完成标记的当前值字段51102存储1。
图14为说明第2运算装置控制部407的动作的流程图。第2运算装置3例如周期性地执行本流程图，由此实施控制运算。下面，对图14的各步骤进行说明。
(图14：步骤S407000)
第2运算装置控制部407调用控制执行部410。控制执行部410的动作将在后文叙述的图17中进行说明。控制执行部410具有实施控制运算的作用。
(图14：步骤S407001)
第2运算装置控制部407判定是否已满足结束条件。若已满足，则结束本流程图，若未满足，则返回至步骤S407000。结束条件例如为输入有断开ECU 1的电源的命令等。
图15为说明中断执行部408的动作的流程图。当发生步骤S405000中说明过的中断处理时，第2运算装置3开始本流程图而执行中断执行部408。下面，对图15的各步骤进行说明。
(图15：步骤S408000)
中断执行部408调用访问目的地设定部409。访问目的地设定部409的动作将在后文叙述的图16中进行说明。访问目的地设定部409具有切换是使用共享区域51所存储的数据来实施控制运算还是使用辅助存储区域52所存储的数据来实施控制运算的作用。
图16为说明访问目的地设定部409的动作的流程图。下面，对图16的各步骤进行说明。
(图16：步骤S409000)
访问目的地设定部409从标记管理表51100获取访问目的地变更标记的当前值字段51102。若访问目的地变更标记的值为0，则进入至步骤S409001，若为1，则进入至步骤S409003。
(图16：步骤S409001)
访问目的地设定部409从诊断进展管理表51300获取诊断区域地址的当前值字段51302，而且从诊断参数表51200获取可诊断地址数的值字段51202。访问目的地设定部409针对共享区域管理表51400所管理的存储区域当中与获取到的诊断区域地址和可诊断地址数相对应的部分，以控制执行部410对辅助存储区域52的对应的存储区域读写数据的方式变更访问目的地。由于执行本流程图的是第2运算装置3，因此可由第2运算装置3自身变更访问目的地，也可将表示应访问哪一存储区域的标记等数据保持在适当的存储区域上。
(图16：步骤S409002)
访问目的地设定部409将标记管理表51100的访问目的地变更标记的当前值字段51102更新为1。
(图16：步骤S409003)
访问目的地设定部409从诊断进展管理表51300获取诊断区域地址的当前值字段51302，而且从诊断参数表51200获取可诊断地址数的值字段51202。访问目的地设定部409针对共享区域管理表51400所管理的存储区域当中与获取到的诊断区域地址和可诊断地址数相对应的部分，以控制执行部410对共享区域51的对应的存储区域读写数据的方式变更访问目的地。具体的方法与步骤S409001相同。
(图16：步骤S409004)
访问目的地设定部409将标记管理表51100的访问目的地变更标记的当前值字段51102更新为0。
图17为说明控制执行部410的动作的流程图。下面，对图17的各步骤进行说明。
(图17：步骤S410000)
控制执行部410从共享区域51或辅助存储区域52获取控制运算中需要的数据。从哪一存储区域获取数据是在步骤S409001或S409003中指定的。向辅助存储区域52保存数据的期间内的访问目的地地址可以从保存目的地地址字段51403获取。
(图17：步骤S410001)
控制执行部410使用步骤S410000中获取到的数据来实施控制运算。
(图17：步骤S410002)
控制执行部410将控制运算的结果写入至步骤S410000中获取到数据的存储区域。即便在对辅助存储区域52写入运算结果的情况下，也会通过步骤S404006而对共享区域51反映该写入的数据，因此能够保持控制运算的一致性。
＜实施方式1：总结＞
本实施方式1的ECU 1在对共享区域51实施存储诊断的期间内将诊断对象区域内的数据保存至辅助存储区域52，运算装置使用所保存的数据来实施控制运算。由此，即便在存储诊断中，也能提高运算装置的利用效率。
本实施方式1的ECU 1在对辅助存储区域52保存数据的期间内对辅助存储区域52写入控制运算的结果，当存储诊断结束时，将该写入的运算结果回写至共享区域51。由此，能够在维持运算装置的利用效率的情况下实施存储诊断，而且能在存储诊断的前后保持控制运算的一致性。
＜实施方式2＞
在实施方式1中，共享区域51和辅助存储区域52作为存储装置5的一部分而构成，但也可以将这些存储区域构成于互不相同的存储装置上。例如，可以将共享区域51构建于RAM上，并将辅助存储区域52构建于可靠性比RAM高的存储装置上。该另一存储装置可配置在ECU 1内，也可设置在ECU 1的外部而从ECU 1进行访问。
作为可靠性比RAM高的存储装置，例如考虑具备排他控制功能的寄存存储器等。在该情况下，在任一运算装置对该寄存存储器写入数据的期间内，寄存存储器自身将拒绝来自其他运算装置的数据写入(或者读取和写入双方)。由此，能够防止由数据写入的竞争引起的存储区域的破坏，与一般的RAM相比，存储区域的可靠性提高。
在将共享区域51与辅助存储区域52构成于互不相同的存储装置上的情况下，地址空间50000可以使用共通的地址空间。由此，仅通过访问目的地地址便能控制访问哪一存储装置，因此可以通过与实施方式1同样的处理来发挥同样的效果。
＜实施方式3＞
在实施方式1～2中，对第1运算装置2实施对于共享区域51的存储诊断、第2运算装置3实施控制运算的情况进行了说明，但也可为两个运算装置均实施存储诊断和控制运算，也可为任一运算装置仅实施存储诊断且另一运算装置实施存储诊断和控制运算。
例如，考虑对共享区域51内的存储区域写入数据的运算装置自行实施对于该存储区域的存储诊断。在对各存储区域写入数据的运算装置预先固定的情况下，该方法较为有用。或者，考虑对共享区域51内的存储区域写入数据的频率最高的运算装置自行实施对该存储区域的存储诊断。
＜关于本发明的变形例＞
本发明包含各种变形例，并不限定于上述实施方式。例如，上述实施方式是为了以易于理解的方式说明本发明所作的详细说明，并非一定限定于具备说明过的所有构成。此外，可以将某一实施方式的构成的一部分替换为其他实施方式的构成，此外，也可以对某一实施方式的构成加入其他实施方式的构成。此外，可以对各实施方式的构成的一部分进行进行其他构成的追加、删除、替换。
在以上的实施方式中，ECU 1具备2个运算装置，但运算装置的个数并不限于2个。在1个组件内具备3个以上的处理器或处理器核心的系统、由具有处理器核心的多个组件构成的系统也是本发明的对象。
在以上的实施方式中，作为ECU 1的构成，例示了图1，但也可以具备其他构成。例如，也可以具备用以保存数据的非易失性存储器(备份RAM)、各运算装置能够高速地访问的本地存储器、图1的示例以外的传感器等。
图2中，作为地址空间50000所管理的存储区域，例示了共享区域51和辅助存储区域52，但也可以在地址空间50000上管理其他存储区域。例如，也可以在地址空间50000上管理各运算装置的本地存储器、外部存储装置、寄存器等的地址。
共享区域51所存储的各表格所保持的数据中的至少一部分字段也可以存储在别的存储装置上。例如，也可以在各运算装置所具有的本地存储区域内存储这些字段。
在以上的实施方式中，设置保存目的地地址字段51403作为存储对辅助存储区域52保存数据时的保存目的地地址的字段，但管理保存目的地地址的方法并不限于此。例如，可以使用距平常存储数据的地址的相对地址等来管理保存目的地地址。
在以上的实施方式中，是利用例如0(正常)和1(异常)这2个值来表示存储诊断结果，但作为诊断结果加以存储的值并不限于此。例如，也可根据检测到异常的频率和累计次数而存储表示各不相同的诊断结果的值。
在步骤S405000中，是通过产生对运算装置的中断处理来通知诊断开始或结束，但通知方法并不限于此。例如，可以通过对地址空间50000内的某一存储区域存储通知诊断开始/结束的标记来进行通知。图3的第4行的标记为其示例。
在以上的实施方式中，对通过能否写入测试用数据并读出相同值来实施存储诊断的情况进行了说明，但存储诊断方法并不限于此，可以使用其他适当的方法。
符号说明
1 车辆控制装置(ECU)、2 第1运算装置、3 第2运算装置、4 程序区域、401 第1运算装置控制部、402 诊断判定部、403 诊断管理部、404 前后关系管理部、405 通知部、406诊断执行部、407 第2运算装置控制部、408 中断执行部、409 访问目的地设定部、410 控制执行部、5 存储装置、6 输入输出电路、7 节气门传感器、8 执行器。

Claims (12)

1.一种车辆控制装置，其控制车辆的动作，该车辆控制装置的特征在于，具备：
第1运算装置及第2运算装置，它们执行控制所述车辆的动作的控制运算；
存储诊断部，其诊断所述第1运算装置及第2运算装置共享的共享存储区域；
辅助存储部，其存储所述存储诊断部所诊断的诊断对象区域所存储的数据的副本；以及
访问目的地设定部，其以如下方式设定访问目的地地址，即，在所述存储诊断部诊断所述诊断对象区域的期间内，所述第1运算装置及第2运算装置使用所述辅助存储部内存储的所述副本代替所述诊断对象区域内存储的数据来执行所述控制运算。
2.根据权利要求1所述的车辆控制装置，其特征在于，
所述存储诊断部是以安装有诊断所述共享存储区域的处理的存储诊断程序的形式构成，
所述第1运算装置通过执行所述存储诊断部来诊断所述共享存储区域，
所述车辆控制装置还具备通知部，当所述第1运算装置开始执行所述存储诊断部时，所述通知部对所述访问目的地设定部通知所述共享存储区域处于诊断中这一情况，
当所述访问目的地设定部从所述通知部收到所述共享存储区域处于诊断中这一情况的通知时，以所述第2运算装置访问所述辅助存储部而不是所述诊断对象区域的方式设定访问目的地地址。
3.根据权利要求1所述的车辆控制装置，其特征在于，
所述车辆控制装置具备供所述第1运算装置及第2运算装置访问的存储装置，
所述共享存储区域和所述辅助存储部都是以所述存储装置所具有的存储区域的形式构成。
4.根据权利要求1所述的车辆控制装置，其特征在于，
所述车辆控制装置具备具有所述共享存储区域的共享存储装置，
所述辅助存储部是以存储所述副本的辅助存储区域的形式构成，
所述车辆控制装置还具备辅助存储装置，所述辅助存储装置为不同于所述共享存储装置的存储装置，具有所述辅助存储区域。
5.根据权利要求4所述的车辆控制装置，其特征在于，
所述辅助存储装置由可靠性比所述共享存储装置高的存储装置构成。
6.根据权利要求5所述的车辆控制装置，其特征在于，
所述辅助存储装置是以在某一运算装置写入数据的期间内排除来自另一运算装置的访问的排他性存储装置的形式构成，由此构成为具有比所述共享存储装置高的可靠性的存储装置。
7.根据权利要求2所述的车辆控制装置，其特征在于，
当所述第1运算装置执行完所述存储诊断部时，所述通知部对所述访问目的地设定部通知所述共享存储区域的诊断已完成这一情况，
当所述访问目的地设定部从所述通知部收到所述共享存储区域的诊断已完成这一情况的通知时，以所述第2运算装置访问所述诊断对象区域而不是所述辅助存储部的方式设定访问目的地地址。
8.根据权利要求1所述的车辆控制装置，其特征在于，
所述共享存储区域存储有诊断个数数据，所述诊断个数数据指定所述存储诊断部统一进行诊断的所述诊断对象区域的个数，
所述辅助存储部具备能够存储所述诊断个数数据所指定的所述个数以上的所述诊断对象区域的副本的存储容量，
所述存储诊断部统一诊断所述诊断个数数据所指定的所述个数的所述诊断对象区域，
所述访问目的地地址设定部以如下方式设定访问目的地地址，即，在从所述存储诊断部开始所述共享存储区域的诊断起到诊断完所述诊断个数数据所指定的所述个数的所述诊断对象区域为止的期间内，所述第1运算装置及第2运算装置使用所述辅助存储部内存储的所述副本代替所述诊断对象区域内存储的数据来执行所述控制运算。
9.根据权利要求1所述的车辆控制装置，其特征在于，
所述共享存储区域存储保存目的地地址数据，所述保存目的地地址数据记述存储有所述副本的所述辅助存储部上的地址，
所述第1运算装置及第2运算装置从所述保存目的地地址数据所记述的所述辅助存储部上的地址获取所述副本。
10.根据权利要求9所述的车辆控制装置，其特征在于，
所述辅助存储部存储保存源地址数据，所述保存源地址数据记述存储有所述诊断对象区域的所述共享存储区域上的地址，
在所述共享存储区域的诊断完成之后，所述第1运算装置获取所述保存目的地地址数据所记述的所述辅助存储部上的地址所存储的数据，并对所述保存源地址数据所记述的地址回写该获取到的数据。
11.根据权利要求1所述的车辆控制装置，其特征在于，
所述存储诊断部是以安装有诊断所述共享区域的处理的存储诊断程序的形式构成，
所述第1运算装置及第2运算装置对所述共享存储区域中的自身写入数据的区域执行所述存储诊断部，由此实施所述诊断。
12.根据权利要求1所述的车辆控制装置，其特征在于，
所述存储诊断部是以安装有诊断所述共享存储区域的处理的存储诊断程序的形式构成，
所述第1运算装置及第2运算装置对所述共享存储区域中的自身写入数据的比例高于另一运算装置的区域执行所述存储诊断部，由此实施所述诊断。
CN201680055509.3A 2015-11-25 2016-10-26 车辆控制装置 Active CN108351840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-229375 2015-11-25
JP2015229375A JP2017097633A (ja) 2015-11-25 2015-11-25 車両制御装置
PCT/JP2016/081655 WO2017090364A1 (ja) 2015-11-25 2016-10-26 車両制御装置

Publications (2)

Publication Number Publication Date
CN108351840A true CN108351840A (zh) 2018-07-31
CN108351840B CN108351840B (zh) 2022-06-10

Family

ID=58764185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680055509.3A Active CN108351840B (zh) 2015-11-25 2016-10-26 车辆控制装置

Country Status (5)

Country Link
US (1) US10789184B2 (zh)
EP (1) EP3382562B1 (zh)
JP (1) JP2017097633A (zh)
CN (1) CN108351840B (zh)
WO (1) WO2017090364A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113474220A (zh) * 2019-03-05 2021-10-01 日立安斯泰莫株式会社 车辆控制装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11197136B2 (en) * 2018-09-26 2021-12-07 Micron Technology, Inc. Accessing a memory resource at one or more physically remote entities
JP7176341B2 (ja) * 2018-10-10 2022-11-22 株式会社デンソー モータ制御用の情報処理装置
JP7235591B2 (ja) * 2019-05-28 2023-03-08 株式会社東芝 情報処理回路及び情報処理方法
JP7259666B2 (ja) * 2019-09-17 2023-04-18 株式会社デンソー 車載制御装置
EP3822786A1 (en) * 2019-11-12 2021-05-19 Visteon Global Technologies, Inc. A data processing system and a method for controlling a data processing system
CN113742795A (zh) 2020-05-27 2021-12-03 台湾积体电路制造股份有限公司 对集成电路中的半导体存储器的安全级别进行认证的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125753A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd メモリのオンライン診断方式
CN101030360A (zh) * 2006-03-03 2007-09-05 株式会社瑞萨科技 显示控制半导体集成电路
JP2007226640A (ja) * 2006-02-24 2007-09-06 Nec Corp メモリ診断処理回路およびメモリ診断処理方法
CN101681286A (zh) * 2007-06-11 2010-03-24 丰田自动车株式会社 多处理器系统及其控制方法
CN104094233A (zh) * 2012-02-23 2014-10-08 日立汽车系统株式会社 车辆用控制装置
JP2015184796A (ja) * 2014-03-20 2015-10-22 日立オートモティブシステムズ株式会社 電子制御装置及びメモリ診断方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230454B1 (ko) * 1997-05-28 1999-11-15 윤종용 다중처리 시스템의 캐시메모리 검사방법
JP2001167005A (ja) * 1999-12-08 2001-06-22 Nec Corp メモリ診断方法とメモリ診断回路および半導体記憶装置
US6763432B1 (en) * 2000-06-09 2004-07-13 International Business Machines Corporation Cache memory system for selectively storing directory information for a higher level cache in portions of a lower level cache
US8219762B1 (en) * 2004-08-13 2012-07-10 Oracle America, Inc. Computer system and method for leasing memory location to allow predictable access to memory location
FR2884629B1 (fr) * 2005-04-15 2007-06-22 Atmel Corp Dispositif d'amelioration de la bande passante pour des circuits munis de controleurs memoires multiples
JP2007066246A (ja) 2005-09-02 2007-03-15 Hitachi Ltd コントローラの自己診断システム及び方法
US8549208B2 (en) * 2008-12-08 2013-10-01 Teleputers, Llc Cache memory having enhanced performance and security features
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
WO2012095982A1 (ja) * 2011-01-13 2012-07-19 富士通株式会社 マルチコアプロセッサシステム、およびスケジューリング方法
JP5745868B2 (ja) * 2011-01-18 2015-07-08 トヨタ自動車株式会社 マルチプロセッサシステム
US20180107591A1 (en) * 2011-04-06 2018-04-19 P4tents1, LLC System, method and computer program product for fetching data between an execution of a plurality of threads
US20140310488A1 (en) * 2013-04-11 2014-10-16 Transparent Io, Inc. Logical Unit Management using Differencing
JP6145345B2 (ja) 2013-07-22 2017-06-07 日立オートモティブシステムズ株式会社 自動車用電子制御装置
US9213634B2 (en) * 2013-11-22 2015-12-15 Apple Inc. Efficient reuse of segments in nonoverwrite storage systems
US9449717B2 (en) * 2014-06-20 2016-09-20 Arm Limited Memory built-in self-test for a data processing apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125753A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd メモリのオンライン診断方式
JP2007226640A (ja) * 2006-02-24 2007-09-06 Nec Corp メモリ診断処理回路およびメモリ診断処理方法
CN101030360A (zh) * 2006-03-03 2007-09-05 株式会社瑞萨科技 显示控制半导体集成电路
CN101681286A (zh) * 2007-06-11 2010-03-24 丰田自动车株式会社 多处理器系统及其控制方法
US20100162042A1 (en) * 2007-06-11 2010-06-24 Toyota Jidosha Kabushiki Kaisha Multiprocessor system and control method thereof
CN104094233A (zh) * 2012-02-23 2014-10-08 日立汽车系统株式会社 车辆用控制装置
JP2015184796A (ja) * 2014-03-20 2015-10-22 日立オートモティブシステムズ株式会社 電子制御装置及びメモリ診断方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113474220A (zh) * 2019-03-05 2021-10-01 日立安斯泰莫株式会社 车辆控制装置
CN113474220B (zh) * 2019-03-05 2024-02-20 日立安斯泰莫株式会社 车辆控制装置

Also Published As

Publication number Publication date
US10789184B2 (en) 2020-09-29
JP2017097633A (ja) 2017-06-01
US20180253390A1 (en) 2018-09-06
EP3382562A1 (en) 2018-10-03
CN108351840B (zh) 2022-06-10
EP3382562A4 (en) 2019-09-04
EP3382562B1 (en) 2022-12-07
WO2017090364A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
CN108351840A (zh) 车辆控制装置
CN107526546B (zh) 一种Spark分布式计算数据处理方法及系统
US8549325B2 (en) Reducing information leakage between processes sharing a cache
US9003125B2 (en) Cache coherency protocol for allowing parallel data fetches and eviction to the same addressable index
DE10393727T5 (de) Prozessor-Cache-Speicher als RAM zur Ausführung von Boot-Code
US20180276133A1 (en) Locking a cache line for write operations on a bus
DE102019109357A1 (de) Selektive ausführung von cache-linien-ausräumoperationen
EP1990700A1 (en) Method for managing and controlling time of computer system and computer system
US9740636B2 (en) Information processing apparatus
CN106227674A (zh) 缓存一致性
CN101055546A (zh) 用于处理i/o地址转换高速缓存未命中的方法和系统
CN112181748A (zh) 基于环形队列的并发测试方法、装置、设备及存储介质
EP3984198A1 (en) Smart contract information redirect to updated version of smart contract
CN104460938B (zh) 利用存储器高速缓存在系统范围内节省电力的方法和系统
US20070055480A1 (en) System and method for self-diagnosis in a controller
DE202004021684U1 (de) Einrichtungen und Vorrichtungen zur Verwendung bei einem Scheduling
JP6654230B2 (ja) 車両制御装置
JP2019049928A (ja) 電子制御装置及び電子制御装置の制御方法
CN104657082A (zh) 电脑装置及其存储器管理方法
CN107111569A (zh) 支持具有混合页表使用的共享虚拟内存的内存管理方法以及相关机器可读介质
CN116257463A (zh) 混合存储方法、装置、计算机设备、存储介质
US8127082B2 (en) Method and apparatus for allowing uninterrupted address translations while performing address translation cache invalidates and other cache operations
US9626256B2 (en) Determining failure context in hardware transactional memories
DE102013109088A1 (de) Verfahren zum Schützen der Integrität von gecachten GPT-Plattendaten in einer externen Betriebssystem-Umgebung
DE102019121577A1 (de) Mindern von seitenkanalattacken unter verwendung von executable-only-speicher (xom)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant