JP7259666B2 - 車載制御装置 - Google Patents

車載制御装置 Download PDF

Info

Publication number
JP7259666B2
JP7259666B2 JP2019168338A JP2019168338A JP7259666B2 JP 7259666 B2 JP7259666 B2 JP 7259666B2 JP 2019168338 A JP2019168338 A JP 2019168338A JP 2019168338 A JP2019168338 A JP 2019168338A JP 7259666 B2 JP7259666 B2 JP 7259666B2
Authority
JP
Japan
Prior art keywords
core
diagnosis
area
read
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019168338A
Other languages
English (en)
Other versions
JP2021046799A (ja
Inventor
和也 山脇
信昭 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019168338A priority Critical patent/JP7259666B2/ja
Publication of JP2021046799A publication Critical patent/JP2021046799A/ja
Application granted granted Critical
Publication of JP7259666B2 publication Critical patent/JP7259666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、車載制御装置に関する。
車両の制御に用いられる車載制御装置においては、近年、複数のコアを設けて処理をするものがある。データの読み書きをする記憶部としてはRAMやROMを用いるが、特にRAMへのデータの読み書き処理では、1個のRAMに対して複数のコアにより読み書きを実施している。
また、このようなRAMのデータについては、重要度が高いデータが格納される領域に対して、定期的にリード・ライト診断を実施してメモリセルの不良の有無を判定している。この場合、RAMに対するアクセスが1つのコアだけである場合と異なり、複数のコアがRAMにアクセス可能な構成においては、1つのコアがリード・ライト診断を実行する際に、他のコアから診断中の診断対象領域へのアクセスを禁止するコア間排他制御をする必要がある。
このため、コア間排他制御が行われている期間中は、他のコアからのRAMの診断対象領域へのアクセスが禁止されるため、リード・ライト診断が実施される度に他のコアからの診断対象領域へのアクセスが抑制され、全体として待機時間が長くなって処理能力が低下していた。
特開2000-66965号公報
本発明は、上記事情を考慮してなされたもので、その目的は、複数のコアが設けられた構成において、記憶部の診断対象領域へのリード・ライト診断の期間におけるコア間排他制御を実行する期間を極力短縮して全体としての処理能力の低下を抑制できるようにした車載制御装置を提供することにある。
請求項1に記載の車載制御装置は、第1コア(2)およびその他のコア(3)からなる複数のコアと、前記複数のコアにより車両に関するデータの読み書き処理が行われる記憶部(4)とを有し、前記記憶部は、前記第1コアによりリード・ライト診断処理が実施される複数の単位診断領域(Bk:k=1、2、…、n)からなる診断対象領域(B)を有し、前記その他のコアは、前記診断対象領域へのデータの読み書き処理では、複数のデータが連続したアドレス領域に集約して記憶されている特定記憶領域(Bx)に対して実行し、前記第1コアは、所定の診断タイミング毎に前記診断対象領域に対して前記単位診断領域毎のリード・ライト診断処理を実施し、前記リード・ライト診断処理を実施する前記単位診断領域が前記特定記憶領域を含む場合には、コア間排他制御を行う。
上記構成を採用することにより、第1コアは、所定の診断タイミング毎にリード・ライト診断を実施する場合において、診断を行う単位診断領域毎がその他のコアによりアクセスされる特定記憶領域を含んでいない場合にはそのままリード・ライト診断処理を実行し、診断を行う単位診断領域毎がその他のコアによりアクセスされる特定記憶領域を含んでいる場合にはコア間排他制御を行った状態で実行する。
これにより、第1コアによる診断対象領域に対するリード・ライト診断処理は、そのとき診断対象となる単位診断領域が特定記憶領域を含んでいる場合だけコア間排他制御を行うことでその他のコアによるアクセスが禁止されるが、診断対象となる単位診断領域が特定記憶領域を含んでいな場合にはコア間排他制御を行わないので、その他のコアによる特定記憶領域へのアクセスが可能となる。
この結果、第1コアによるリード・ライト診断処理が実行される場合でも、コア間排他制御によるその他のコアによる特定記憶領域へのアクセスが制限される期間を最小限とすることができ、全体としてその他のコアのアクセス待機時間を減少させて処理能力の低下を抑制することができる。
第1実施形態を示すブロック図 リード・ライト診断処理の流れ図 リード・ライトチェック処理の流れ図 作用説明図 第2実施形態を示すブロック図
(第1実施形態)
以下、本発明の第1実施形態について、図1~図4を参照して説明する。
図1において、車載制御装置であるECU(Electronic Control Unit)10は、車両に設けられた各機器からの入力信号に応じて処理や判断を行い、且つ車両に設けられた制御対象機器に対して出力信号を与えるものである。ECU10は、マイコン1を主体として各種の素子が設けられている。
マイコン1は、制御動作を実行するための複数のコアとしての第1コア2および第2コア3の2個のコアを備えている。ここで、第2コア3は、その他のコアに相当している。また、マイコン1には、第1コア2や第2コア3によりアクセスされる記憶部としてRAM4を備えられるとともに、プログラムやデータなどが記憶されたROM5を備えられている。
第1コア2は、所定タイミング毎にRAM4のリード・ライト診断処理を実施するように設けられている。ここで、所定タイミングとは、一定時間間隔でも良いし、特定の処理を実行したタイミングであっても良く、第1コア2による適宜のタイミングが設定されていれば良い。
RAM4は、全体の記憶領域に対して、第1コア2あるいは第2コア3により記憶するデータに高い信頼度が要求される記憶領域が診断対象領域Bとして設定されている。診断対象領域Bは、複数の単位診断領域Bk(k=1、2、…、n)に分けられており、これら単位診断領域Bk毎にリード・ライト診断処理が実施される。
このような診断対象領域Bは、一時的に記憶するデータを格納するが、他の記憶領域と異なり、車両の制御に必要な重要なデータの格納領域として設定されている。車両においては、使用環境の温度変化幅が広くこれによって車載機器においても影響を受けやすいため、特にこのような環境でも格納したデータの信頼性を確保することが要求されている。
診断対象領域Bのうちで、第2コア3によりアクセスされる記憶領域は、複数のデータが連続したアドレス領域に集約して記憶されるように特定記憶領域Bxとして設定されている。特定記憶領域Bxは、単位診断領域Bkのいずれか1つまたは複数のものを割当てて設定することもできるし、一つの単位診断領域Bkに限らず、複数の単位診断領域Bkに跨る連続したアドレス領域に設定することもできる。
次に、上記構成における第1コア2のリード・ライト診断処理について、図2から図4も参照して説明する。
第1コア2は、内部に設定された条件に基づいて所定のタイミングで図2に示すリード・ライト診断処理を実行する。第1コア2は、リード・ライト診断処理を開始すると、まずステップS100で、割込み禁止の処理を実行し、外部からの割込み処理を排除した状態とする。
次に、第1コア2は、ステップS110で、RAM4の診断対象領域Bのうち、今回診断処理を実施する単位診断領域Bkが、コア間排他制御を必要とする記憶領域か否かを判断する。ここでは、第1コア2は、単位診断領域Bkが特定記憶領域Bxを含んでいるかどうかを判断するもので、特定記憶領域Bxを含んでいない場合には、NOと判断してステップS120に移行する。この場合には、第1コア2が診断しようとしている単位診断領域Bkに第2コア3がアクセスして競合することはないので、コア間排他制御をする必要がない。したがって、第2コア3は、第1コア2によるリード・ライト診断処理中に、RAM4の特定記憶領域Bxにアクセスすることが可能である。
第1コア2は、ステップS120で、リード・ライトチェックを実行し、終了後にステップS130に進んで割込み禁止を解除した後、リード・ライト診断処理を終了する。なお、リード・ライト診断処理については後述する。
一方、ステップS110でYESの場合すなわち、今回リード・ライト診断処理を実施する単位診断領域Bkが、コア間排他制御を必要とする記憶領域を含んでいる場合には、第1コア2は、YESと判断してステップS140に移行する。第1コア2は、ステップS140で、コア間排他制御を開始し、第2コア3による単位診断領域Bkへのアクセスができないようにする。
第1コア2は、コア間排他制御を実施した状態で、ステップS150で、リード・ライトチェックを実行し、終了後にステップS160に進んでコア間排他制御を解除する。なお、ステップS150でのリード・ライトチェックの処理は、ステップS120のリード・ライトチェックと同じ処理である。この後、第1コア2は、ステップS130に進んで割込み禁止を解除した後、リード・ライト診断処理を終了する。
これにより、第1コア2は、リード・ライト診断処理を実行している間だけコア間排他制御を行うことで、第2コア3による特定記憶領域Bxへのアクセスを最小限に制御している。
この後、第1コア2は、次の所定タイミングにて次の単位診断対象領域Bkについてリード・ライト診断処理を実行し、以下、同様にして診断対象領域Bのすべての単位診断対象領域B1~Bnについてリード・ライト診断処理を実行する。さらに、第1コア2は、所定タイミングで、再び診断対象領域Bのリード・ライト診断処理を上記したと同様にして実行する。
次に、第1コア2によるリード・ライトチェックの処理内容について図3および図4を参照して説明する。第1コア2は、リード・ライトチェックを開始すると、ステップS200とS280で挟まれたステップのチェック処理を繰り返し実行する。
ここで、ステップS200-S280間における繰り返し回数は、例えば1回のリード・ライト診断処理で実施する単位診断領域Bkのサイズに対して、1回のチェックで処理するビット数で割った数に相当する。例えば、単位診断領域Bkのサイズを128byteとすると、4byte単位でチェックを実施する場合には32回繰り返してチェックの処理を実施することになる。
図4は、上記のイメージを図で示したもので、RAM4のリード・ライト診断対象領域Bは、n個の単位診断領域Bk(k=1~n)に区分されている。この実施形態では、単位診断領域Bkのいずれかが第2コア3によりアクセスされる特定記憶領域Bxとして設定している。第1コア2による1回のリード・ライト診断処理で対象とする単位診断領域Bkは、1回のチェック処理でPバイトのRAMデータを扱う場合には、m個のチェック単位C1、C2、…、Cmについて、各データをチェックする処理を繰り返すように設定される。
第1コア2は、次のステップS210で、単位診断領域Bにおけるチェック単位Ct(t:1、2、…、m)のPバイトのRAMデータをバッファに退避させる。次に、第1コア2は、ステップS220で、バッファに退避させたチェック単位CtのPバイトのRAMデータをテンポラリにコピーし、続くステップS230で、コピーしたテンポラリデータの各ビットデータを反転させたデータに変換する。
次に、第1コア2は、ステップS240で、反転させたテンポラリデータをチェック単位CtのRAMデータとして格納する。続いて、第1コア2は、ステップS250で、反転状態のRAMデータとテンポラリデータとが一致しているか否かを判断する。ステップS210からS240までの処理が正常に行われている場合には、ステップS250でYESとなるので、第1コア2は、ステップS260に進む。
第1コア2は、このステップS260で、バッファに退避していたデータをRAM4の単位診断領域Bkにおけるチェック単位C1のRAMデータとして格納し、続くステップS270で、格納したRAMデータとバッファデータとが一致しているか否かを判断する。ここでも、ステップS210からS260までの処理が正常に行われている場合には、ステップS270でYESとなるので、第1コア2は、チェック単位CtのRAMデータのチェックを終了し、ステップS280-S200を経てステップS210に戻る。
この後、第1コア2は、上記のチェック処理をすべてのチェック単位C1~Cmについて繰り返し実行し、異常がなければリード・ライトチェックを終了する。
一方、ステップS250あるいはS270でNOと判断された場合には、第1コア2は、対象となるチェック単位Ctの診断結果NGをセットしてチェック処理を継続する。これにより、1回のリード・ライトチェックの処理で、診断対象となる単位診断領域Bk中に診断結果NGのチェック単位Ctがある場合には、これが記憶された状態でチェクの処理を終了する。
このような本実施形態においては、第1コア2による診断対象領域Bに対するリード・ライト診断処理で、そのとき診断対象となる単位診断領域Bkが特定記憶領域Bxを含んでいる場合だけコア間排他制御を行い、診断対象となる単位診断領域Bkが特定記憶領域Bxを含んでいな場合にはコア間排他制御を行わないように構成した。
これにより、第2コア3によるアクセスが禁止される期間として、第1コア2の診断対象となる単位診断領域Bkが特定記憶領域Bxを含んでいる場合だけとなるので、第2コア3による特定記憶領域Bxへのアクセスが制限される期間を最小限とすることができ、全体として第2コア3の待機時間を減少させることができる。
また、第1コア2によるコア間排他制御を実施する際に、これに先立って割込み禁止の処理を実施するので、コア間排他制御を実施してから割込み禁止を実施するまでの間に割込み処理が入る可能性がなくなり、コア間排他制御を実施する期間を最小限にして全体としての処理能力の低下を抑制できる。
(第2実施形態)
図5は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、ECU20を構成するマイコン21が、3個以上でn個のコアを有する構成の場合に適用したものである。n個のコアは、それぞれ第1コア2、第2コア3、・・・、第nコア3xとしている。第1コア2を除いた第2コア3から第nコア3xまではその他のコアとして設けられた構成である。
この実施形態においても、RAM4の診断対象領域Bは、複数の単位診断領域Bk(k=1、2、…、n)に分けられており、これら単位診断領域Bk毎にリード・ライト診断処理が実施される。診断対象領域Bのうちで、第2コア3から第nコア3xまでがアクセスする記憶領域は、複数のデータが連続したアドレス領域に記憶されるようにひとつの特定記憶領域Bxとして設定されている。特定記憶領域Bxは、単位診断領域Bkのいずれか1つまたは複数のものを割当てて設定することもできるし、単位診断領域Bkではなく複数の単位診断領域Bkに跨る連続したアドレス領域に設定することもできる。
上記構成において、第1コア2がリード・ライト診断処理を実行する場合には、図2に示した流れで同様に処理をすすめることができる。
したがって、このような第2実施形態によっても第1実施形態と同様の作用効果を得ることができる。
なお、その他のコアが第2コア3~第nコア3xのように複数存在する場合に、第1コア2がコア間排他制御を特定のコアに対して設定できる場合には、次のように処理をすることができる。
すなわち、特定記憶領域Bxが複数の単位診断領域Bkに跨って設定される場合で、診断を実施する単位診断領域Bkに特定記憶領域が含まれないコアが存在する場合には、そのコアをコア間排除制御の対象から除外することができる。これによって、さらにアクセスが禁止されるコアの待機時間を短くすることができる。
(他の実施形態)
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
上記実施形態においてRAM4の診断対象領域Bにおいて、単位診断領域Bkのサイズの設定は適宜変更設定することができるし、チェック単位Ctについてもサイズを適宜変更設定することができる。
また、単位診断領域Bkのサイズは、特定記憶領域Bxのサイズとの関係で調整することができる。最適な設定をすることで、コア間排他制御の期間を増加させるのを抑制できる。
本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
図面中、1はマイコン、2は第1コア、3は第2コア(その他のコア)、3xは第nコア(その他のコア)、4はRAM(記憶部)、5はROM、10、20はECU、Bは診断対象領域、Bxは特定記憶領域、B1~Bnは単位診断領域、C1~Cmはチェック単位である。

Claims (3)

  1. 第1コア(2)およびその他のコア(3~3x)からなる複数のコアと、
    前記複数のコアにより車両に関するデータの読み書き処理が行われる記憶部(4)とを有し、
    前記記憶部は、前記第1コアによりリード・ライト診断処理が実施される複数の単位診断領域(Bk:k=1、2、…、n)からなる診断対象領域(B)を有し、
    前記その他のコアは、前記診断対象領域へのデータの読み書き処理では、複数のデータが連続したアドレス領域に集約して記憶されている特定記憶領域(Bx)に対して実行し、
    前記第1コアは、所定の診断タイミング毎に前記診断対象領域に対して前記単位診断領域毎のリード・ライト診断処理を実施し、前記リード・ライト診断処理を実施する前記単位診断領域が前記特定記憶領域を含む場合には、コア間排他制御を行う車載制御装置。
  2. 前記その他のコアは、前記特定記憶領域を、1または複数の前記単位診断領域に割当てて設定する請求項1に記載の車載制御装置。
  3. 前記第1コアは、前記リード・ライト診断を実行する場合には、これに先立って割込禁止処理を実行し、この後前記単位診断領域が前記特定記憶領域に該当する場合にはコア間排他制御を行う請求項1または2に記載の車載制御装置。
JP2019168338A 2019-09-17 2019-09-17 車載制御装置 Active JP7259666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019168338A JP7259666B2 (ja) 2019-09-17 2019-09-17 車載制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019168338A JP7259666B2 (ja) 2019-09-17 2019-09-17 車載制御装置

Publications (2)

Publication Number Publication Date
JP2021046799A JP2021046799A (ja) 2021-03-25
JP7259666B2 true JP7259666B2 (ja) 2023-04-18

Family

ID=74878054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019168338A Active JP7259666B2 (ja) 2019-09-17 2019-09-17 車載制御装置

Country Status (1)

Country Link
JP (1) JP7259666B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015964A (ja) 2001-06-27 2003-01-17 Denso Corp マイクロコンピュータ
JP2014191389A (ja) 2013-03-26 2014-10-06 Nec Corp 情報処理装置、メモリ検査/ロード方法、およびbootプログラム
JP2015184796A (ja) 2014-03-20 2015-10-22 日立オートモティブシステムズ株式会社 電子制御装置及びメモリ診断方法
JP2017097633A (ja) 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015964A (ja) 2001-06-27 2003-01-17 Denso Corp マイクロコンピュータ
JP2014191389A (ja) 2013-03-26 2014-10-06 Nec Corp 情報処理装置、メモリ検査/ロード方法、およびbootプログラム
JP2015184796A (ja) 2014-03-20 2015-10-22 日立オートモティブシステムズ株式会社 電子制御装置及びメモリ診断方法
JP2017097633A (ja) 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置

Also Published As

Publication number Publication date
JP2021046799A (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
US9647693B2 (en) Data processing apparatus
US10540248B2 (en) Apparatus for controlling access to a memory device, and a method of performing a maintenance operation within such an apparatus
JP4312818B2 (ja) メモリ診断装置
CN107257964B (zh) Dram电路、计算机系统和访问dram电路的方法
TWI611296B (zh) 記憶體控制器與資料儲存裝置
CN114902198B (zh) 用于异构存储器系统的信令
JP4834362B2 (ja) メモリ制御装置。
JP6447167B2 (ja) 半導体デバイス、ログ取得方法及び電子機器
KR20230017865A (ko) Dram을 위한 리프레시 관리
TWI685744B (zh) 指令處理方法及使用所述方法的儲存控制器
JP6014777B2 (ja) データ経路整合性の照合
JP7259666B2 (ja) 車載制御装置
JP5986474B2 (ja) メモリ故障診断装置、メモリ故障診断方法
US11710532B2 (en) Safety and correctness data reading in non-volatile memory devices
US7596036B2 (en) Memory control circuit, microcomputer, and data rewriting method
JP6862951B2 (ja) メモリ制御装置、情報処理装置およびメモリ制御方法
US8503241B2 (en) Electronic apparatus and data reading method
KR102434821B1 (ko) 프로그램을 업데이트하기 위한 방법 및 장치
JP3845389B2 (ja) コンフィグレーション装置
TWI676104B (zh) 記憶體控制器與資料儲存裝置
JP2009223435A (ja) データ記憶方法及び装置、並びにプログラム
US7917706B1 (en) SDRAM controller
JP5924195B2 (ja) 電子装置
JP4209708B2 (ja) 半導体記憶装置
JP6645467B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R151 Written notification of patent or utility model registration

Ref document number: 7259666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151