JP2009223435A - データ記憶方法及び装置、並びにプログラム - Google Patents
データ記憶方法及び装置、並びにプログラム Download PDFInfo
- Publication number
- JP2009223435A JP2009223435A JP2008064798A JP2008064798A JP2009223435A JP 2009223435 A JP2009223435 A JP 2009223435A JP 2008064798 A JP2008064798 A JP 2008064798A JP 2008064798 A JP2008064798 A JP 2008064798A JP 2009223435 A JP2009223435 A JP 2009223435A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- flash memory
- storage
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】フラッシュメモリの2つのブロックに交互に保存データを書き込むことで保存データの記憶/更新を行うデータ記憶装置において、保存データの書き込みに要する時間を短くして、コンピュータの待ち時間を抑える。
【解決手段】通常処理の実行時に、保存データの書き込み要求が発生すると(S110:YES)、書き込み要求の発生毎に更新される管理番号に基づき、フラッシュメモリの2つのブロックの中から、書き込み対象となるブロックを特定して(S120)、保存データを書き込み(S130〜S150)、保存データの書き込みが完了すると、フラッシュメモリのコントローラに対し、前回の保存データを記憶しているブロックの消去指令を出力することで、そのブロックを消去させる(S160)。この結果、書き込み要求発生後に書き込み対象ブロックを消去して書き込みを開始する従来装置に比べ、通常処理が中断される時間を短くできる。
【選択図】図3
【解決手段】通常処理の実行時に、保存データの書き込み要求が発生すると(S110:YES)、書き込み要求の発生毎に更新される管理番号に基づき、フラッシュメモリの2つのブロックの中から、書き込み対象となるブロックを特定して(S120)、保存データを書き込み(S130〜S150)、保存データの書き込みが完了すると、フラッシュメモリのコントローラに対し、前回の保存データを記憶しているブロックの消去指令を出力することで、そのブロックを消去させる(S160)。この結果、書き込み要求発生後に書き込み対象ブロックを消去して書き込みを開始する従来装置に比べ、通常処理が中断される時間を短くできる。
【選択図】図3
Description
本発明は、コンピュータにおいて、保存データを、フラッシュメモリを用いて記憶/更新するのに好適なデータ記憶方法及び装置並びにプログラムに関する。
フラッシュメモリは、データの書き換えが可能な不揮発性メモリであることから、コンピュータにおいて、データを保存するのに使用されている。
また、フラッシュメモリは、データの書き込み及び読み出しはバイト或いはワード単位で行うことができるものの、データの消去はチップ全体を複数に分割したブロック単位でしか行うことができないことから、フラッシュメモリへ保存データを書き込む際には、チップ全体或いはブロック単位で消去した後、保存データをバイト或いはワード単位で書き込むことになる。
また、フラッシュメモリは、データの書き込み及び読み出しはバイト或いはワード単位で行うことができるものの、データの消去はチップ全体を複数に分割したブロック単位でしか行うことができないことから、フラッシュメモリへ保存データを書き込む際には、チップ全体或いはブロック単位で消去した後、保存データをバイト或いはワード単位で書き込むことになる。
このため、保存データを更新する際、例えば、フラッシュメモリの消去を行った直後或いはデータを書き込んでいるときに電源が遮断されると、更新前の保存データも最新の保存データも失われてしまうという問題があった。
そこで、従来、フラッシュメモリに保存データを書き込み、更新する際には、更新時の電源遮断等によって保存データが消滅するのを防止するために、フラッシュメモリの2つのブロックを利用し、シーケンシャル番号等を付与した最新の保存データを、各ブロックに交互に書き込むことが行われている(例えば、特許文献1等、参照)。
そして、この方法によれば、フラッシュメモリの2つのブロックに交互に保存データを書き込むことから、保存データの更新時に電源が遮断されても、フラッシュメモリには前回の保存データが必ず残ることになり、保存データが消滅するのを防止できる。
特開平10−177527号公報
しかし、上記従来方法では、保存データの書き込み要求が発生すると、各ブロックに記憶されたデータに基づき、最新の保存データを書き込むべきブロックを特定して、そのブロックを消去し、その消去後のブロックに、最新の保存データを書き込むようにされている。
このため、上記従来方法では、保存データの書き込み要求が発生してから保存データの書き込みが完了するまでに時間がかかり、その間、コンピュータは、保存データの書き込み処理を待たされ次の処理に移れない、または書き込み前の消去待ち時間中に電源が途絶した場合に、最新保存データの記録に失敗する確率が高くなる、という問題があった。
本発明は、こうした問題に鑑みなされたものであり、フラッシュメモリの2つのブロックに交互に保存データを書き込むことで保存データの記憶/更新を行うデータ記憶方法及び装置において、保存データの書き込みに要する時間を短くして、コンピュータの待ち時間を抑えることを目的とする。
かかる目的を達成するためになされた請求項1に記載の発明は、コントローラを介してブロック単位で消去可能なフラッシュメモリを備えたコンピュータにおいて、フラッシュメモリの2つのブロックに交互に保存データを書き込むことで保存データを更新する、データ記憶方法に関する発明である。
そして、この請求項1に記載のデータ記憶方法では、コンピュータにおいて保存データの書き込み要求が発生すると、
1)フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックとは異なるブロックを特定して、その特定したブロックに保存データを書き込み、
2)保存データの書き込みが終了すると、フラッシュメモリのコントローラに対し、今回保存データを書き込んだブロックとは異なるブロックの消去指令を出力して、当該ブロックを消去させる。
1)フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックとは異なるブロックを特定して、その特定したブロックに保存データを書き込み、
2)保存データの書き込みが終了すると、フラッシュメモリのコントローラに対し、今回保存データを書き込んだブロックとは異なるブロックの消去指令を出力して、当該ブロックを消去させる。
つまり、本発明方法では、従来方法のように、保存データの書き込み要求が発生してから、保存データを書き込むべきフラッシュメモリのブロックを消去するのではなく、保存データの書き込みが終了した直後に、フラッシュメモリのコントローラに消去指令を出力して、前回の保存データが書き込まれたブロックを消去させる。
このため、本発明方法によれば、保存データの更新時に、電源遮断等によって保存データが消滅するのを防止できるだけでなく、保存データの書き込み要求が発生してから書き込みが完了するまでのコンピュータの待ち時間を、フラッシュメモリの一つのブロックを消去するのに要する消去時間分だけ短くすることができる。
そして、この消去時間は、保存データを書き込むのに要する書き込み時間に比べて極めて長くなる(一般に数百ms以上)ことから、本発明方法によれば、コンピュータの待ち時間を短くして、コンピュータの処理速度を高めることができる。
よって、本発明方法は、自動車制御用のコンピュータ等、制御対象の動きに連動してリアルタイムで信頼性の高い演算処理を実行する必要のあるコンピュータにおいて、保存データを記憶/更新するのに好適なデータ記憶方法となり、この種のコンピュータの信頼性を向上することが可能となる。
ところで、本発明方法によれば、保存データの書き込み要求に従い保存データを書き込む際には、保存データを書き込むべきブロックを特定する必要がある。
そして、このブロックの特定は、従来のようにフラッシュメモリの2つのブロックからデータを読み出し、最新の保存データが記憶されていない方のブロックを選択するようにしてもよい。
そして、このブロックの特定は、従来のようにフラッシュメモリの2つのブロックからデータを読み出し、最新の保存データが記憶されていない方のブロックを選択するようにしてもよい。
しかし、このように、保存データを書き込む際にフラッシュメモリの2つのブロックからデータを読み出すようにすると、その読み出しに要する時間によって、コンピュータの待ち時間が長くなってしまう。
そこで、コンピュータの待ち時間をより短くするには、請求項2に記載のように、フラッシュメモリの2つのブロックの何れかに保存データを書き込む度に、最新の保存データが格納されたブロックを特定するための管理情報を更新し、保存データの書き込み要求に従い保存データを書き込む際には、その管理情報に基づき保存データを書き込むブロックを特定するようにするとよい。
つまり、このようにすれば、保存データの書き込み要求があったときに、フラッシュメモリの2つのブロックからデータを読み出すことなく、保存データを書き込むべきブロックを特定できることから、フラッシュメモリへの保存データの書き込みをより早く開始することができるようになり、保存データの書き込みに要する時間をより短くして、コンピュータの待ち時間を最小限に抑えることが可能となる。
一方、フラッシュメモリに保存データを書き込む際には、保存データだけを書き込むようにしてもよく、或いは、従来のように保存データにシーケンシャル番号等の管理情報を付与したものを書き込むようにしてもよいが、より好ましくは、請求項3に記載のように、保存データに加えて、保存データを反転させたミラーデータを書き込むようにするとよい。
つまり、フラッシュメモリに保存データ(或いは管理情報を付与した保存データ)だけを記憶するようにした場合、その保存データをフラッシュメモリから読み出し、使用する場合に、保存データが正常か否かを判断したり、保存データを修正したりすることはできない。
しかし、請求項3に記載のように、保存データの更新時にフラッシュメモリに保存データとミラーデータとを書き込むようにすれば、その更新時(書き込み/消去処理中)に電源が途絶して、フラッシュメモリの2つのブロックに正常な保存データと異常な保存データとが残ったとしても、所謂ミラー照合機能を用いることで、消去されるアドレスの順序や、書き込みされるデータの順序に依存することなく、正常な保存データを識別することができる。
また、何らかの原因で保存データにビット化け等の異常が生じた場合、ミラー照合機能によって保存データの異常を検出できるだけでなく、異常箇所を特定して、保存データを修復することもできる。
よって、請求項3に記載のデータ記憶方法によれば、フラッシュメモリに保存されたデータを使って各種演算処理を行うコンピュータにおいて、演算処理の信頼性を高めることができる。
次に、請求項4に記載の発明は、コントローラを介してブロック単位で消去可能なフラッシュメモリを備えたコンピュータにおいて、フラッシュメモリの2つのブロックに交互に保存データを書き込むことで保存データを更新する、データ記憶装置に関する発明である。
そして、この請求項4に記載のデータ記憶装置では、コンピュータにおいて保存データの書き込み要求が発生すると、データ書き込み手段が、フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックとは異なるブロックを特定して、その特定したブロックに保存データを書き込み、このデータ書き込み手段による保存データの書き込みが終了すると、ブロック消去手段が、フラッシュメモリのコントローラに対し、今回保存データを書き込んだブロックとは異なるブロックの消去指令を出力して、当該ブロックを消去させる。
従って、請求項4に記載のデータ記憶装置によれば、請求項1に記載のデータ記憶方法に従い、フラッシュメモリに格納される保存データを更新することができ、請求項1と同様の効果を得ることができる。
また、請求項5に記載のデータ記憶装置には、フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックを特定するための管理情報を記憶する記憶手段が設けられており、データ書き込み手段は、記憶手段に記憶された管理情報に基づき、保存データを書き込むブロックを特定する。
従って、請求項5に記載のデータ記憶装置によれば、請求項2に記載のデータ記憶方法に従い、フラッシュメモリに格納される保存データを更新することができ、請求項2と同様の効果を得ることができる。
また次に、請求項6に記載のデータ記憶装置においては、データ書き込み手段が、フラッシュメモリの2つのブロックの何れかに保存データを書き込む際には、その保存データに異常チェック用のデータを付与したデータを書き込む。
このため、請求項6に記載のデータ記憶装置によれば、請求項3に記載のデータ記憶方法に従い、フラッシュメモリに格納される保存データを更新することができ、請求項3と同様の効果を得ることができる。
一方、請求項7に記載の発明は、コンピュータのプログラムに関する発明であり、このプログラムによれば、コントローラを介してブロック単位で消去可能なフラッシュメモリを備えたコンピュータに、請求項4〜6の何れかに記載のデータ記憶装置におけるデータ書き込み手段及びブロック消去手段としての機能を実現させることができる。
従って、このプログラムを使用すれば、コンピュータに本発明方法を実現させて、上記と同様の効果を得ることができる。
以下に本発明の実施形態を図面と共に説明する。
図1は本発明が適用された実施形態のコンピュータの構成を表すブロック図である。
本実施形態のコンピュータは、エンジン等の車載装置を制御するために自動車に搭載される電子制御装置(ECU)に組み込まれ、各種制御用の演算処理を行うマイクロコンピュータであり、CPU2、フラッシュメモリ10、RAM4、各種信号の入出力部(I/O)、及び、これらを接続するバス8を中心に構成されている。
図1は本発明が適用された実施形態のコンピュータの構成を表すブロック図である。
本実施形態のコンピュータは、エンジン等の車載装置を制御するために自動車に搭載される電子制御装置(ECU)に組み込まれ、各種制御用の演算処理を行うマイクロコンピュータであり、CPU2、フラッシュメモリ10、RAM4、各種信号の入出力部(I/O)、及び、これらを接続するバス8を中心に構成されている。
フラッシュメモリ10は、CPU2に制御用の各種演算処理を実行させるためのホストプログラムや、そのホストプログラムを実行するのに必要なデータ(保存データ)を保存するのに用いられるものであり、ホストプログラムが格納された第1フラッシュメモリ領域12と、保存データの記憶及び更新に用いられる第2フラッシュメモリ領域14とを備える。
また、フラッシュメモリ10には、上記各フラッシュメモリ領域12,14を各々独立して制御するためのコントローラ16が設けられている。このため、CPU2は、第1フラッシュメモリ領域12からホストプログラムを読み出し、実行しつつ、コントローラ16を介して、第2フラッシュメモリ領域14からのデータの読み出し、書き込み、消去ができる。
また、第2フラッシュメモリ領域14は、複数(図では4つ)のブロックに分割されており、本実施形態では、このうちの2ブロック(ブロック0,ブロック1)を使って保存データの記憶/更新が行われる。
すなわち、CPU2は、ホストプログラムの実行中に、保存データの書き込み要求が発生すると、図2に示すように、保存データと、保存データの書き込み管理番号とを、RAM4の所定のデータバッファ領域に書き込む。
また、CPU2は、ホストプログラムの実行中には、車両制御用の通常処理とは別に、第2フラッシュメモリ領域14内の保存データを更新するための書き込み/消去制御処理を並行に実行する。
そして、この書き込み/消去制御処理では、通常処理にてRAM4のデータバッファ領域に保存データ及び書き込み管理番号が書き込まれると、これら各データを反転させた反転データ(ミラーデータ)を生成し、その生成したミラーデータと、元の保存データ及び書き込み管理番号とを、第2フラッシュメモリ領域14のブロック0、1に交互に書き込む。
なお、CPU2が第2フラッシュメモリ領域14に保存データを書き込むときや、第2フラッシュメモリ領域14から保存データを読み出すときには、対象となるブロックを特定する必要があるが、この特定には、RAM4のデータバッファ領域に記憶されている書き込み管理番号が使用される。
以下、このように、CPU2において保存データの更新のために実行される書き込み/消去制御処理を、図3のフローチャートに沿って詳しく説明する。
図3に示すように、書き込み/消去制御処理では、まずS110(Sはステップを表す)にて、通常処理で書き込み要求が発生してRAM4の所定のデータバッファ領域に保存データが書き込まれたか否かを判断することにより、通常処理で書き込み要求が発生するのを待つ。
図3に示すように、書き込み/消去制御処理では、まずS110(Sはステップを表す)にて、通常処理で書き込み要求が発生してRAM4の所定のデータバッファ領域に保存データが書き込まれたか否かを判断することにより、通常処理で書き込み要求が発生するのを待つ。
そして、通常処理で書き込み要求が発生すると、S120に移行して、RAM4のデータバッファ領域に保存データと共に書き込まれた書き込み管理番号から、今回保存データを書き込むべき第2フラッシュメモリ領域14のブロック(書き込み対象ブロック)を特定する。
つまり、本実施形態において、書き込み管理番号は、通常処理で書き込み要求が発生する度にカウントアップされるカウント値であり、S120では、この書き込み管理番号が奇数か偶数かによって、書き込み対象ブロックを特定する。
次に、S130では、S120にて特定した書き込み対象ブロックが消去されているか否かを判断し、消去されていなければ、この処理を繰り返し実行することにより、書き込み対象ブロックが消去されるのを待ち、書き込み対象ブロックが消去されていれば、S140に移行する。
S140では、RAM4のデータバッファ領域に書き込まれた保存データと書き込み管理番号とから、これら各データの反転データ(保存データの反転データ及び書き込み管理番号の反転データ)を生成し、フラッシュメモリ10のコントローラ16に対し書き込み指令を出力することで、保存データ、書き込み管理番号、保存データの反転データ、及び、書き込み管理番号の反転データを、書き込み対象ブロックへ書き込む。
そして、続くS150では、S140の処理によって書き込み対象ブロックへ保存データ等の全データが書き込まれたか否かを判断することにより、各データが書き込み対象ブロックに書き込まれるのを待ち、各データの書き込みが完了すると、S160に移行して、フラッシュメモリ10のコントローラ16に対し、前回の保存データを記憶しているブロック(書き込み対象ブロックとは異なるブロック)の消去指令を出力し、当該書き込み/消去制御処理を一旦終了して、再度S110に移行する。
このように、本実施形態では、書き込み/消去制御処理にて、書き込み対象ブロック(換言すれば消去済みブロック)への保存データの書き込みが完了した直後に、フラッシュメモリ10のコントローラ16に対し、前回の保存データを記憶しているブロックの消去指令を出力して、次回保存データの書き込み要求が発生したときに書き込み対象となるブロックを消去させる。
また、フラッシュメモリ10のコントローラ16は、CPU2から消去指令を受けると、その消去指令に対応したブロック(ブロック0又は1)を消去することから、CPU2は、S160にてフラッシュメモリ10のコントローラ16に消去指令を出力してから、S110にて書き込み要求の発生が判定されるまでの間は、書き込み要求の待機中となり、通常処理を連続的に実行できる。
このため、本実施形態によれば、図4に示すように、通常処理の実行中に保存データの書き込み要求が発生すると、書き込み対象ブロックへの保存データの書き込みにより、通常処理の実行が中断されるものの、書き込み要求の発生時には、通常、書き込み対象ブロックが消去されているので、通常処理の中断による待機時間は、従来よりも極めて短くなり、通常処理を高速且つ円滑に実行することができるようになる。
つまり、フラッシュメモリに保存データを書き込む従来のデータ記憶方法では、図5に示すように、書き込み要求が発生すると、まず書き込み対象ブロックを特定して、そのブロックを消去し、その後、その消去した書き込み対象ブロックに保存データを書き込むことから、通常処理が長時間中断されたり、保存データの書き込み完了までに長い時間がかかるなどし、各種データをリアルタイムで処理する必要のある制御用コンピュータでは、採用することができなかった。
これに対し、本実施形態では、フラッシュメモリへの保存データの書き込みと、書き込み対象ブロックの消去との順番を入れ換え、保存データの書き込みにより通常処理が中断または待たされる時間を最小限に抑えることができるようにしたので、高速処理が必要な制御用コンピュータでも、フラッシュメモリを使って保存データを更新できるようになる。
また、本実施形態では、保存データの書き込み要求が発生した際、書き込み管理番号に基づき書き込み対象ブロックを特定するようにされているので、書き込み対象ブロックを特定するために、第2フラッシュメモリ領域14の2つのブロック(ブロック0,1)からデータを読み出す必要はない。
よって、本実施形態によれば、保存データの書き込み要求が発生してから、書き込み対象ブロックを特定するのに要する時間を短縮することもでき、これによって、通常処理が中断される時間をより短くすることができる。
また、本実施形態では、第2フラッシュメモリ領域14の各ブロック(ブロック0、1)に保存データを書き込む際には、保存データだけでなく、書き込み管理番号、保存データの反転データ、及び、書き込み管理番号の反転データについても、一緒に格納するようにされている。
このため、通常処理の実行時に、保存データを読み出た場合、所謂ミラー照合機能によって、読み出した保存データの正否を判断したり、保存データを修正したりすることができる。よって、本実施形態によれば、コンピュータによる自動車制御の信頼性を向上することができる。
なお、本実施形態においては、CPU2において通常処理とは別に実行される書き込み/消去制御処理によって、本発明のデータ記憶方法及び装置としての機能が実現され、このうち、S110〜S150の処理が、本発明(請求項4〜6)のデータ書き込み手段に相当し、S160の処理が、本発明(請求項4〜6)のブロック消去手段に相当する。
また、最新の保存データと共に書き込み管理番号が格納される、RAM4のデータバッファ領域が、本発明(請求項5)の記憶手段に相当し、CPU2に対し通常処理とは別に書き込み/消去制御処理を実行させるために第1フラッシュメモリ領域12に格納されるホストプログラムの一部が、本発明(請求項7)のプログラムに相当する。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内にて、種々の態様をとることができる。
例えば、上記実施形態では、保存データを記憶するのに使用される第2フラッシュメモリ領域14は、通常処理や書き込み/消去制御処理を実行するためのホストプログラムが格納される第1フラッシュメモリ領域12と一緒に、一つのフラッシュメモリ10内に組み込まれているものとして説明したが、本発明は、こうした2バンク分割タイプのフラッシュメモリを搭載したコンピュータに適用できるのは勿論のこと、保存データ格納用として、外付けのフラッシュメモリを備えたコンピュータであっても、上記実施形態と同様に適用できる。
例えば、上記実施形態では、保存データを記憶するのに使用される第2フラッシュメモリ領域14は、通常処理や書き込み/消去制御処理を実行するためのホストプログラムが格納される第1フラッシュメモリ領域12と一緒に、一つのフラッシュメモリ10内に組み込まれているものとして説明したが、本発明は、こうした2バンク分割タイプのフラッシュメモリを搭載したコンピュータに適用できるのは勿論のこと、保存データ格納用として、外付けのフラッシュメモリを備えたコンピュータであっても、上記実施形態と同様に適用できる。
また、上記実施形態では、自動車に搭載される電子制御装置(ECU)に組み込まれて、各種制御用の演算処理を行うマイクロコンピュータに本発明を適用した場合について説明したが、本発明は、自動車以外の各種電子機器に組み込まれて制御用の演算処理を行うマイクロコンピュータであっても、或いは、各種情報処理用のコンピュータ(パーソナルコンピュータ、サーバ用コンピュータ、ワークステーション等)であっても、上記実施形態と同様に適用できる。
2…CPU、4…RAM、6…入出力部(I/O)、8…バス、10…フラッシュメモリ、12…第1フラッシュメモリ領域、14…第2フラッシュメモリ領域、16…コントローラ。
Claims (7)
- コントローラを介してブロック単位で消去可能なフラッシュメモリを備えたコンピュータにおいて、前記フラッシュメモリの2つのブロックに交互に保存データを書き込むことで、保存データを更新するデータ記憶方法であって、
保存データの書き込み要求が発生すると、前記フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックとは異なるブロックを特定して、該特定したブロックに保存データを書き込み、
該保存データの書き込みが終了すると、前記フラッシュメモリのコントローラに対し、今回保存データを書き込んだブロックとは異なるブロックの消去指令を出力して、当該ブロックを消去させることを特徴とするデータ記憶方法。 - 前記フラッシュメモリの2つのブロックの何れかに保存データを書き込む度に、最新の保存データが格納されたブロックを特定するための管理情報を更新し、
前記保存データの書き込み要求に従い保存データを書き込む際には、前記管理情報に基づき、保存データを書き込むブロックを特定することを特徴とする請求項1に記載のデータ記憶方法。 - 前記フラッシュメモリの2つのブロックの何れかに保存データを書き込む際には、保存データに加えて、保存データを反転させたミラーデータを書き込むことを特徴とする請求項1又は請求項2に記載のデータ記憶方法。
- コントローラを介してブロック単位で消去可能なフラッシュメモリを備えたコンピュータにおいて、前記フラッシュメモリの2つのブロックに交互に保存データを書き込むことで、保存データを更新するデータ記憶装置であって、
保存データの書き込み要求が発生すると、前記フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックとは異なるブロックを特定して、該特定したブロックに保存データを書き込むデータ書き込み手段と、
該データ書き込み手段による保存データの書き込みが終了すると、前記フラッシュメモリのコントローラに対し、今回保存データを書き込んだブロックとは異なるブロックの消去指令を出力して、当該ブロックを消去させるブロック消去手段と、
を備えたことを特徴とするデータ記憶装置。 - 前記フラッシュメモリの2つのブロックの内、最新の保存データが格納されたブロックを特定するための管理情報を記憶する記憶手段を備え、
前記データ書き込み手段は、前記記憶手段に記憶された管理情報に基づき、保存データを書き込むブロックを特定することを特徴とする請求項4に記載のデータ記憶装置。 - 前記データ書き込み手段は、前記フラッシュメモリの2つのブロックの何れかに保存データを書き込む際には、保存データに加えて、保存データを反転させたミラーデータを書き込むことを特徴とする請求項4又は請求項5に記載のデータ記憶装置。
- コントローラを介してブロック単位で消去可能なフラッシュメモリを備えたコンピュータに、請求項4〜6の何れかに記載のデータ記憶装置におけるデータ書き込み手段及びブロック消去手段としての機能を実現させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064798A JP2009223435A (ja) | 2008-03-13 | 2008-03-13 | データ記憶方法及び装置、並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064798A JP2009223435A (ja) | 2008-03-13 | 2008-03-13 | データ記憶方法及び装置、並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009223435A true JP2009223435A (ja) | 2009-10-01 |
Family
ID=41240177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008064798A Pending JP2009223435A (ja) | 2008-03-13 | 2008-03-13 | データ記憶方法及び装置、並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009223435A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014147906A1 (ja) * | 2013-03-18 | 2014-09-25 | 富士通テン株式会社 | データ記憶装置、データの記憶方法および車載用制御装置 |
WO2016046940A1 (ja) * | 2014-09-25 | 2016-03-31 | 株式会社京都ソフトウェアリサーチ | フラッシュメモリ内蔵マイコン、マイコンに内蔵されたフラッシュメモリへのデータ書込み方法、および、フラッシュメモリへのデータを書込むプログラム |
CN115561622A (zh) * | 2022-10-14 | 2023-01-03 | 安测半导体技术(江苏)有限公司 | 一种芯片测试中写入唯一id的方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1125003A (ja) * | 1997-07-09 | 1999-01-29 | Sony Corp | 情報処理方法および情報処理装置 |
WO2004066157A1 (ja) * | 2003-01-22 | 2004-08-05 | Fujitsu Limited | メモリコントローラ |
-
2008
- 2008-03-13 JP JP2008064798A patent/JP2009223435A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1125003A (ja) * | 1997-07-09 | 1999-01-29 | Sony Corp | 情報処理方法および情報処理装置 |
WO2004066157A1 (ja) * | 2003-01-22 | 2004-08-05 | Fujitsu Limited | メモリコントローラ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014147906A1 (ja) * | 2013-03-18 | 2014-09-25 | 富士通テン株式会社 | データ記憶装置、データの記憶方法および車載用制御装置 |
JP2014182438A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ten Ltd | データ記憶装置、データの記憶方法および車載用制御装置 |
CN105009096A (zh) * | 2013-03-18 | 2015-10-28 | 富士通天株式会社 | 数据存储装置、数据的存储方法以及车载用控制装置 |
US9792070B2 (en) | 2013-03-18 | 2017-10-17 | Fujitsu Ten Limited | Data storage device, method of storing data, and on-vehicle control apparatus |
WO2016046940A1 (ja) * | 2014-09-25 | 2016-03-31 | 株式会社京都ソフトウェアリサーチ | フラッシュメモリ内蔵マイコン、マイコンに内蔵されたフラッシュメモリへのデータ書込み方法、および、フラッシュメモリへのデータを書込むプログラム |
JPWO2016046940A1 (ja) * | 2014-09-25 | 2017-08-03 | 株式会社京都ソフトウェアリサーチ | フラッシュメモリ内蔵マイコン、マイコンに内蔵されたフラッシュメモリへのデータ書込み方法、および、フラッシュメモリへのデータを書込むプログラム |
CN115561622A (zh) * | 2022-10-14 | 2023-01-03 | 安测半导体技术(江苏)有限公司 | 一种芯片测试中写入唯一id的方法及系统 |
CN115561622B (zh) * | 2022-10-14 | 2023-10-03 | 安测半导体技术(江苏)有限公司 | 一种芯片测试中写入唯一id的方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8055859B2 (en) | Apparatus and method for providing atomicity with respect to request of write operation for successive sector | |
US20070101114A1 (en) | Method and apparatus for memory initializing in a computer system | |
JP2007287022A (ja) | 電子制御装置の情報記憶方法 | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
JP2005071303A (ja) | プログラム起動装置 | |
EP2977907B1 (en) | Data storage device, method for storing data, and onboard control device | |
JP2009223435A (ja) | データ記憶方法及び装置、並びにプログラム | |
JP2017097576A (ja) | 書換システム | |
JP4594944B2 (ja) | メモリ制御装置 | |
US20070297237A1 (en) | Memory control circuit, microcomputer, and data rewriting method | |
JP3178914B2 (ja) | 半導体ファイル装置 | |
CN109147847B (zh) | 半导体装置和闪存存储器控制方法 | |
JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
JP2005531842A (ja) | 不揮発性メモリへの書き込み方法およびこの方法を実現するシステム | |
JPH09259046A (ja) | フラッシュメモリへのデータ格納方法及びフラッシュメモリからのデータ読み込み方法 | |
JP5787095B2 (ja) | 不揮発性メモリへのデータ記憶方法 | |
US20230317175A1 (en) | Semiconductor device, firmware writing method, and firmware writing system | |
US11868654B2 (en) | Semiconductor device | |
US20170200503A1 (en) | Storage apparatus, flash memory control apparatus, and program | |
JPH07281962A (ja) | 電気的書換可能な不揮発性メモリのアクセス方法 | |
US7996598B2 (en) | Memory management module | |
JP2007199846A (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2022040856A (ja) | メモリ制御装置及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |