JP5986474B2 - メモリ故障診断装置、メモリ故障診断方法 - Google Patents
メモリ故障診断装置、メモリ故障診断方法 Download PDFInfo
- Publication number
- JP5986474B2 JP5986474B2 JP2012218788A JP2012218788A JP5986474B2 JP 5986474 B2 JP5986474 B2 JP 5986474B2 JP 2012218788 A JP2012218788 A JP 2012218788A JP 2012218788 A JP2012218788 A JP 2012218788A JP 5986474 B2 JP5986474 B2 JP 5986474B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- row
- diagnosis
- memory
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003745 diagnosis Methods 0.000 title claims description 235
- 230000015654 memory Effects 0.000 title claims description 186
- 238000000034 method Methods 0.000 title claims description 50
- 238000012360 testing method Methods 0.000 description 16
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012774 diagnostic algorithm Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5604—Display of error information
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
ムを制御する制御装置のメモリに対する故障診断が要求される。
リに対する故障診断は、システムの起動時だけでなく、稼働中においても行う必要がある
。
(Read/Write)エラーの他に、あるメモリセルをRead/Writeしたときに他のメモリセルの
値が変化するカップリングフォルトがある。
言う)やGALPATがある。
リセルの値をON/OFFしながら、残りのメモリ領域の値が正しいか否かを試験する方法であ
る。
込み読み出し(Read/Write)回数がメモリサイズの2乗に比例するため、診断対象のメモ
リ容量が大きくなると故障診断時間が加速度的に増大する問題がある。
故障診断領域を階層的に設定して、メモリアクセス回数を減らす手法がある(例えば、特
許文献1参照)。
リに対する書き込みを禁止する排他処理を行う必要があるメモリ領域が広いため、排他処
理時間が長くなる問題がある。
残りの全領域への影響を確認する手法を取っている。このため、残りの全領域への影響を
確認する処理が終了するまでは、当該領域への書き込みアクセスを禁止する排他処理が必
要となる。
の合間時間を使用してメモリの故障診断をする必要があるため、診断対象領域のメモリサ
イズが大きい場合、このメモリ診断のためのアクセス禁止時間が合間時間より長くなり、
制御周期の複数サイクルに渡って、診断対象領域に対する書き込みを禁止する恐れが出て
くる。
領域にコピーし、アプリケーション処理は、退避領域を使用して実行するようにしている
。
るなど、アプリケーション処理の動作を阻害する問題がある。
期内のアプリケーション実行後の合間時間を使用してメモリの故障診断が最小時間で行え
、診断対象領域のメモリ全ての故障診断時間が最小となるようにしたメモリ故障診断装置
、メモリ故障診断方法を提供することを目的とする。
周期内のアプリケーション実行後の合間時間を使用してメモリの故障を診断するメモリ故
障診断方法であって、前記メモリの領域は、予め設定される診断対象となる診断領域と、
前記アプリケーション及び前記メモリ故障診断で使用しない診断対象以外の非診断領域と
、を備え、前記診断領域は、夫々の領域が重ならない複数のRow領域に分割され、更に、
夫々の前記Row領域は、夫々が重ならない複数のCell領域に分割され、前記Cell領域は前
記メモリのデータバス幅サイズ、バイトサイズ及びワードサイズ、及び、バイトサイズ及
びワードサイズの整数倍のいずれかのサイズで構成し、前記Row領域サイズは、前記Cell
領域サイズの整数倍以上で、且つ、前記診断領域の1/2以下で、且つ、前記Row領域内
診断時間と前記Row領域間診断時間とが等しくなるようなサイズに設定し、前記メモリ故
障診断方法は、前記Row領域内の1組の前記Cell領域の全ての組み合わせについて診断す
るRow領域内診断ステップと、前記診断領域内の1組の前記Row領域の全ての組み合わせに
ついて診断するRow領域間診断ステップと、を備え、前記Row領域内診断ステップは、前記
制御周期でのアプリケーションの実行が終了したタイミングで、予め設定される1組の前
記Cell領域のデータを前記非診断領域に待避させるステップと、1組の前記Cell領域につ
いて、同じビット位置のパターンが互いに反転の関係となる組み合わせ4種を書き込んで
生成し、書き込む毎に当該Cell領域のデータを読み出して、1組の当該Cell領域の値を比
較してこの値が期待値であるか否かを判定するステップと、比較の結果が期待値である場
合、当該1組Cell領域に前記退避領域に退避させたデータを書き戻すステップと、比較の
結果が期待値で無い場合、当該1組のCell領域が「故障」と判定するステップと、とから
構成され、前記Row領域間診断ステップは、前記制御周期でのアプリケーションの実行が
終了したタイミングで、且つ、予め設定される前記Row領域の1組のデータを前記非診断
領域に待避させるステップと、1組の前記Row領域について、同じビット位置のパターン
が互いに反転の関係となる組み合わせ4種を書き込んで生成し、書き込む毎に当該Row領
域のデータを読み出し、1組の当該Row領域の値を比較してこの値が期待値であるか否か
を判定するステップと、比較の結果が期待値である場合、当該1組のRow領域に前記退避
領域に退避させたデータを書き戻すステップと、比較の結果が期待値で無い場合、当該1
組のRow領域が「故障」と判定するステップと、とから構成されることを特徴とする。
周期内のアプリケーション実行後の合間時間を使用してメモリの故障を診断するメモリ故
障診断装置において、前記メモリの領域は、予め設定される診断対象となる診断領域と、
前記アプリケーション及び前記メモリ診断で使用しない診断対象以外の非診断領域と、を
備え、前記診断領域は、夫々の領域が重ならない複数のRow領域に分割し、更に、夫々の
前記Row領域は、夫々が重ならない複数のCell領域に分割し、前記Cell領域は前記メモリ
のデータバス幅サイズ、バイトサイズ、ワードサイズ、バイトサイズ及びワードサイズの
整数倍のサイズのいずれかのサイズで構成し、前記Row領域サイズは、前記Cell領域サイ
ズの整数倍以上で、且つ、前記診断領域の1/2以下で、且つ、前記Row領域内診断時間
と前記Row領域間診断時間とが等しくなるようなサイズに設定し、前記メモリ故障診断装
置は、前記Row領域内の1組の前記Cell領域の全ての組み合わせについて診断するRow領域
内診断手段と、前記診断領域内の1組の前記Row領域の全ての組み合わせについて診断す
るRow領域間診断手段と、を備え、前記Row領域内診断手段は、前記制御周期でのアプリケ
ーションの実行が終了したタイミングで、予め設定される1組の前記Cell領域のデータを
前記非診断領域に待避させ、初期化した1組の前記Cell領域について、同じビット位置の
パターンが互いに反転の関係となる組み合わせ4種を書き込んで生成し、書き込む毎に当
該Cell領域のデータを読み出して、1組の当該Cell領域の値を比較してこの値が期待値で
あるか否かを判定し、比較の結果が期待値である場合、当該1組Cell領域に前記退避領域
に退避させたデータを書き戻し、比較の結果が期待値で無い場合、当該1組のCell領域が
「故障」と判定し、前記Row領域間診断手段は、前記制御周期でのアプリケーションの実
行が終了したタイミングで、且つ、予め設定される前記Row領域の1組のデータを前記非
診断領域に待避させ、1組の前記Row領域について、同じビット位置のパターンが互いに
反転の関係となる組み合わせ4種を書き込んで生成し、書き込む毎に当該Row領域のデー
タを読み出し、1組の当該Row領域の値を比較してこの値が期待値であるか否かを判定し
、比較の結果が期待値である場合、当該1組のRow領域に前記退避領域に退避させたデー
タを書き戻し、比較の結果が期待値で無い場合、当該1組のRow領域が「故障」と判定す
る、ようにしたことを特徴とする。
断装置は、アプリケーションを実行するCPUと、CPUが実行するプログラムやデータ
を記憶するメモリを備えているものであれば良く、アプリケーションが実行する制御対象
はいずれでも良い。
図1〜図10を参照して、第1の実施形態について説明する。図1及び図2は、第1の
実施形態を説明するブロック構成図である。メモリ故障診断装置10は、CPU20と、
メモリ40と、を備え、CPU20とメモリ40とは、CPU外部バス50で接続されて
いる。
プリケーションと言う)、及びメモリ40の故障を診断するメモリ故障診断ソフトウェア
(以後、メモリ故障診断と言う)を備えるソフトウェアを記憶するメモリ21を備える。
対象の対象とならない、診断対象領域41の故障診断のための一時退避記憶領域となる非
診断領域42とを備える。
内部メモリとがCPU内部バスで接続される構成でも良い。
部バス50で直接接続された構成でも良いし、図2のようにCPU20とメモリ40とが
メモリインタフェース部30を介して接続される構成でも良い。
(Field-Programmable Gate Array)で構成され、アプリケーションとメモリ故障診断と
をFPGAで実行するする構成であっても良い。
同一の物理メモリ上に配置されても、または、診断領域41と非診断領域42が別の物理
メモリで構成されていても構わない。
明する。図3は、CPU20が実行する予め定められる制御周期Tiと、制御周期Ti内で
実行されるアプリケーション処理時間taiと、メモリ故障診断が可能な合間時間tdiの
実行タイミングを示す。
に使用可能な許容診断時間Tavが定められる。
対象となる診断領域41と、メモリ故障診断で使用しない診断対象以外の非診断領域42
と、を備える。
診断処理s2〜s4とを繰り返し実行する。メモリ故障診断処理は、診断領域41のある
領域を非診断領域に一時退避させるData Store(s2)、当該領域について予め定めるパ
ターンデータ書き込み読み出して期待値のデータであるか否かをチェックするRead/Write
check(s3)、及び一時退避させたある診断領域のデータを書き戻すData restore(s
4)とから成る。
。
き込み読み出しが可能な揮発性メモリで、ランダムアクセスメモリ(RAM)で構成される
が、1つのトランジスタで構成されリフレッシュチャージが必要なDynamic RAM(DRAM)
や、数個のトランジスタで構成される高速アクセスが可能なStatic RAM(SRAM)が使用さ
れる。
発性のRead Only Memory(ROM)が使用される。
れるアドレスレジスタ401、メモリアレイ404の各メモリセル404iのロウアドレ
ス(Row address)、コラムアドレス(Column address)に対して、1つのメモリセル4
04iに対するアクセスを指定するロウデコーダ(Row Decoder)402とコラムデコー
ダ(Column decoder)403とを備える。
ワード線とビット線の交点の1つをアドレスと考え、夫々の物理アドレスと論理アドレス
とを対応することにより、ロウデコーダ402、コラムデコーダ403で指定されたアド
レスにアクセスすることが出来る。
障には、アドレス線、データ線が接近して配置されること、及び多数のメモリセルが接近
して配置されるために発生するカップリングフォルト(Coupling fault)の他に、縮退故
障及びパターン依存故障と呼ばれる故障も含まれる。
って、あるいは、あるメモリセルの内容が変化することによって、別のメモリセルの内容
が変化するので、GALPATと称する診断アルゴリズムを適用することで診断が可能である。
の同じビットデータの位置のメモリセルの内容を0→1(または1→0)に変化させ、そ
の後一方の内容を読み出し、1組のメモリセルの値を期待値と比較することで診断する。
の設定方法について、図6、図7を参照して説明する。図6、図7は、診断領域41がn
行k列のメモリアレイを図示している。
夫々のRow領域41−iは、夫々が重ならない複数のCell領域41−ijに分割される。
サイズ、及び、バイトサイズ及びワードサイズの整数倍のサイズのいずれかのサイズで構
成される。即ち、Cell領域41−ijは、複数ビットのメモリセルで構成される。
つ、診断領域41の1/2以下のサイズ範囲で設定される。
合わせ全てについて診断するRow領域内診断と、診断領域41内の1組のRow領域41の組
み合わせ全てについて診断するRow領域間診断と、の2階層の診断で構成される。
Cell領域41−1kとを図示し、図7には、その一組として、Row領域41−1とRow領域
41−n−1とを図示している。
予め定めるテストパターンを書き込み読み出しして1組の値が期待値であるか否かを比較
して判定する。
ついて、そのパターンが互いに反転の関係にあればどんな組み合わせでもかまわない。例
えば、図10(b)に示すように、Cell領域iの4ビットのテストパターンがオール0で
、反転テストパターンがオール1の組み合わせや、図10(c)に示すように、テストパ
ターンが55hで、このパターンの反転テストパターンがAAhの組み合わせなどの4種の組み
合わせが用いられる。
対して、メモリ故障診断処理が実施される。この診断により、各Cell領域単位でのメモリ
故障に加え、1つのRow領域内におけるCell領域単位でのカップリングフォルトを含むメ
モリ故障の全パターンが検出可能である。
施される。これにより、診断領域41中のメモリセル404i全てについて、メモリ故障
が検出でき、また各Rowの領域内におけるCell領域41−ij単位でのカップリングフォ
ルトを含むメモリ故障の全パターンが検出可能である。
予め定めるテストパターンを書き込み読み出しして1組の値が期待値であるか否かを比較
して判定する。
に、1組の領域の対応する位置のビットデータについて、そのパターンが互いに反転の関
係にあればどんな組み合わせでもかまわない。例えば、図10(b)に示すように、Cell
領域iの4ビットのテストパターンがオール0で、反転テストパターンがオール1の組み
合わせや、図10(c)に示すように、テストパターンが55hで、このパターンの反転テ
ストパターンがAAhの組み合わせなどの4種の組み合わせが用いられる。
せに対して、メモリ故障診断処理が実施される。この診断により、各Row領域単位でのメ
モリ故障に加え、診断領域41内におけるRow領域単位でのカップリングフォルトを含む
メモリ故障の全パターンが検出可能である。
施される。これにより、診断領域41中の全メモリセル404iについて、メモリ故障が
検出でき、また、診断領域41内におけるRow領域41−i単位でのカップリングフォル
トを含むメモリ故障の全パターンが検出可能である。
する。図8は、テストパターンの4種の組み合わせの内、図10(a)に示すように、そ
の領域をA、B,C,・・・と記述し、その領域の状態を代表する1ビットをテストパタ
ーンとして記述して説明したものである。
が、非診断領域42に退避処理される(Data Store)。
Aのみを(0→)1を書き込み(W1)、書き込んだ結果について、夫々の領域のデータを
読み出し(Cell領域A −R1、Cell領域B R0)、読み出した1組の領域の値を求め期待値
と比較して、読み出した値が正しいか否かを判定する。不一致の場合、この組み合わせの
領域は「故障」と判定される。一致した場合には、次のデータの書き込みに移る。
データを読み出し(Cell領域A −R1、Cell領域B R1)、読み出した1組の領域の値を求
め期待値と比較して、読み出した値が正しいか否かを判定する。不一致の場合、この組み
合わせの領域は「故障」と判定される。一致した場合には、次のデータの書き込みに移る
。
データを読み出し(Cell領域A −R0、Cell領域B R1)、読み出した1組の領域の値を求
め期待値と比較して、読み出した値が正しいか否かを判定する。不一致の場合、この組み
合わせの領域は「故障」と判定される。一致した場合には、次のデータの書き込みに移る
。
データを読み出し(Cell領域A −R0、Cell領域B R0)、読み出した1組の領域の値を求
め期待値と比較して、読み出した値が正しいか否かを判定する。不一致の場合、この組み
合わせの領域は「故障」と判定される。一致した場合には、1組のCell領域A、Cell領域B
に退避領域に記憶したデータを書き戻す(Data Restore)。
のテストデータの組み合わせに対するRead/Write check処理、Date Restore処理の3種の
処理が実行され、以後同様にして、最後の組み合わせ領域までこの診断サイクルが実行さ
れる。
その詳細を省略する。また、Row領域間診断とRow領域内診断とは、診断の順番、組み合わ
せはいずれでも良い。
ll領域、または、1組のRow領域に限定しているので、図4に記載したメモリ故障診断処
理(Data StoreからDate Restoreまで1つの診断サイクル)を1制御周期Ti内に収めるこ
とが可能となる。
定することが出来るが、合間時間tdiが可変で、1制御周期Ti内に収まらないことが想定
される場合には、合間時間tdiは、アプリケーションが終了するごとに求める。
、診断サイクルの3箇所の読み出しタイミングで可能である。即ち、WriteしたデータをR
eadし、期待値との比較処理を終了した後、メモリ故障診断処理を中断し、一次退避させ
たこの領域のデータを非診断領域42からRestoreしてアプリケーションを再開する。
診断シーケンス番号からデータをWriteして、診断サイクルを開始する。
いため、診断領域41側でアプリケーション処理を実行する必要がない。
サイズは、Cell領域41−ijサイズの設定方法について説明する。
ーして、非診断領域でアプリケーションを実行する仕組みでは、メモリ故障診断の1つの
診断サイクルに関わるメモリ領域を小さくすることが可能だが、代償としてメモリ診断の
組み合わせ数が膨大になる欠点がある。
分割した診断処理としている。
、Cell領域サイズ×2≦Row領域サイズ≦診断領域サイズ×1/2と定められるが、1組のCel
l領域の組み合わせ数は、Row領域サイズの2乗に比例する。
域内診断の処理時間が増大し、制御周期内の合間時間内にData StoreとData Restoreの処
理を終了させる事が難しくなる。
例関係にあるので、Row領域サイズを小さくするほど、診断領域41内でのRow領域数が増
える事により、Row領域間診断の組み合わせ数が急増し、Row領域間診断の総処理時間が拡
大する関係にある。
間と、診断領域サイズ、Row領域サイズ、Cell領域サイズの関係を求める。
TBrow =(A)・(B)・(C)・(D)
ここで、(A)、(B)、(C)、(D)下記で定義される値で、
(A)・・・図8のRow領域間1診断サイクル(Data Store〜Data Restore)当たりのRead
/Write回数、
(B)・・・1組のRow領域間の総組み合わせ数、
(C)・・・1つのRow領域でのメモリアクセス回数、
(D)・・・1回のメモリアクセス時間=1/クロック数、
ここで、(B)は、m=診断領域サイズ/Row領域サイズとすると、
(B)=m・(m−1)/2となる。
セスサイクル数、で示される。
TIrow =(A)・(B)・(C)・(D)・(E)
ここで、(A)、(B)、(C)、(D),(E)下記で定義される値で、
(A)・・・図8のRow領域内1診断サイクル(Data Store〜Data Restore)当たりのRead
/Write回数、
(B)・・・1組のCell領域の総組み合わせ数、
(C)・・・1つのCell領域でのメモリアクセス回数
(D)・・・1回のメモリアクセス時間=1/クロック数、
(E)・・・診断領域中のRow領域数
ここで、(B)は、n=Row領域サイズ/Cell領域サイズとすると、
(B)=n・(n−1)/2、となる。
セスサイクル数、で示される。
出来る許容診断時間Tavの目安とする場合、Row領域サイズ、Cell領域サイズ、診断領域サ
イズ、許容診断時間の間には、下記(数式3)の関係が成り立つ。
断時間Tavを下回る事が出来る。
手法では、Row領域間診断時間TBrowの(Row領域サイズ/Cell領域サイズ)倍、また、Row
領域内診断時間TIrowの(診断領域サイズ/Row領域サイズ)倍の処理時間がかかる事が分
かる。
Irowとのの合計時間となる。(数1)、(数2)に示す通り、Row領域間診断時間TBrowは
Row領域サイズと反比例関係にあり、Row領域内診断時間TIrowは、Row領域サイズと比例関
係にある。このため、メモリ診断時間が最小となるのは、Row領域間診断時間TBrow=Row
領域内診断時間TIrowとなる場合である。
い場合、(数5)の値に最も近い、Row領域の取り得る最善の値は、(数5)のRow領域サ
イズの1/2倍から2倍の間に、必ず存在する。
リの物理的(ハードウェア)構成に従った構成とする事も可能である。
スで区別されるメモリサイズと一致させる構成が可能である。
に配列されている。DRAMの外部回路がメモリ空間を読み書きする際には、読み書き対象を
アドレスで指定する。アドレス情報はDRAM内部で行アドレス、列アドレスに分割される。
アドレス領域におけるDRAMのカップリングフォルトは、その構造上、行アドレス同士、列
アドレス同士の方がより発生し易い特性を持つ。
アドレスが8ビット〜18ビット目で表現されるメモリ素子においては、Row領域サイズを25
6バイト(=28)とする事で、Row領域内診断を列アドレスの組み合わせ操作で行い、Row
領域間診断を行アドレスの組み合わせ操作で行う事が出来る。
とCell領域に分割し、Row領域内診断とRow領域間診断との2階層でメモリ故障診断を行う
事で、メモリ故障診断の1サイクルを定周期アプリケーション処理の制御周期内の合間時
間に収める事が出来る。
容易となるとともに、1組の診断領域を退避領域へコピーする時間も合間時間に収まるよ
うにすることが出来るので、アプリケーション処理の実行を阻害しないメモリ故障診断装
置を提供することが出来る。
次に、本発明に係るメモリ故障検出装置の第2の実施形態について図11を参照して説
明する。第2の実施形態の各部について第1の実施形態と同一の部分は同じ符号を付し、
その説明を省略する。
では、メモリの列方向には列幅全体を領域としていたが、第2の実施形態では、メモリの
物理アドレスにおける各行アドレスについて、列方向には先頭のCell領域の1個分のみを
領域とし、Row 領域間診断は、行方向のアクセスをRow領域サイズ/Cell領域サイズ数分
、削減するようにしたことにある。
、診断領域41の診断は、Row領域内診断において実施されるため、メモリの特定アドレ
スに対する故障は、第1の実施形態と同様に検出可能である。
いては、例えば、故障発生源がアドレス線である場合には、Row領域間診断によりRow領域
を跨ったCell領域同士で、Read/Write診断を行っているので、アドレス領域でのカップ
リングフォルトを検出する事が可能である。
ョン実行後の合間時間を使用してメモリの故障診断が最小時間で行え、診断対象領域のメ
モリ全ての故障診断時間が最小となるようにしたメモリ故障診断装置、メモリ故障診断方
法を提供することを目的とする。
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
20 CPU
21 プログラムメモリメモリ
アプリケーションプログラム
診断プログラム
30 メモリインタフェース部
40 データメモリ
41 診断領域
42 非診断領域
50 外部バス
401 アドレスレジスタ
402 Row Decoder
403 Column Decoder
404 メモリアレイ
404i メモリセル
501 アドレスバス
Claims (12)
- 予め設定される制御周期内のアプリケーション実行後の合間時間を使用してメモリの故
障を診断するメモリ故障診断方法であって、
前記メモリの領域は、予め設定される診断対象となる診断領域と、前記アプリケーション
及び前記メモリ故障診断で使用しない診断対象以外の非診断領域と、
を備え、
前記診断領域は、夫々の領域が重ならない複数のRow領域に分割され、更に、夫々の前記R
ow領域は、夫々が重ならない複数のCell領域に分割され、前記Cell領域は前記メモリのデ
ータバス幅サイズ、バイトサイズ及びワードサイズ、及び、バイトサイズ及びワードサイ
ズの整数倍のいずれかのサイズで構成し、
前記Row領域サイズは、前記Cell領域サイズの整数倍以上で、且つ、前記診断領域の1/
2以下で、且つ、前記Row領域内診断時間と前記Row領域間診断時間とが等しくなるような
サイズに設定し、
前記メモリ故障診断方法は、前記Row領域内の1組の前記Cell領域の全ての組み合わせに
ついて診断するRow領域内診断ステップと、
前記診断領域内の1組の前記Row領域の全ての組み合わせについて診断するRow領域間診断
ステップと、を備え、
前記Row領域内診断ステップは、前記制御周期でのアプリケーションの実行が終了したタ
イミングで、予め設定される1組の前記Cell領域のデータを前記非診断領域に待避させる
ステップと、
1組の前記Cell領域について、同じビット位置のパターンが互いに反転の関係となる組み
合わせ4種を書き込んで生成し、書き込む毎に当該Cell領域のデータを読み出して、1組
の当該Cell領域の値を比較してこの値が期待値であるか否かを判定するステップと、
比較の結果が期待値である場合、当該1組Cell領域に前記退避領域に退避させたデータを
書き戻すステップと、
比較の結果が期待値で無い場合、当該1組のCell領域が「故障」と判定するステップと、
とから構成され、
前記Row領域間診断ステップは、前記制御周期でのアプリケーションの実行が終了したタ
イミングで、且つ、予め設定される前記Row領域の1組のデータを前記非診断領域に待避
させるステップと、
1組の前記Row領域について、同じビット位置のパターンが互いに反転の関係となる組み
合わせ4種を書き込んで生成し、書き込む毎に当該Row領域のデータを読み出し、1組の
当該Row領域の値を比較してこの値が期待値であるか否かを判定するステップと、
比較の結果が期待値である場合、当該1組のRow領域に前記退避領域に退避させたデータ
を書き戻すステップと、
比較の結果が期待値で無い場合、当該1組のRow領域が「故障」と判定するステップと、
とから構成されることを特徴とするメモリ故障診断方法。 - 前記Row領域のサイズは、前記メモリの物理アドレスにおける行アドレスの幅サイズで
設定されることを特徴とする請求項1記載のメモリ故障診断方法。 - 前記Row領域のサイズは、前記メモリの物理アドレスにおける各行アドレスについて、列方向には先頭のCell領域の1個分のみを当該Row領域とし、前記Row 領域間診断は、行方向のアクセスを(Row領域サイズ/Cell領域サイズ)数分、削減するようにした請求項1に記載のメモリ故障診断方法。
- 前記合間時間は、アプリケーションの実行時間が固定ならば固定値として設定し、
当該アプリケーションの実行時間が可変の場合には、アプリケーションが終了する毎に求め、
さらに、前記Row 領域内診断時及び前記Row 領域間診断時には、前記4種の組み合わせのパターンデータの診断サイクルにおいて、その1つの組み合わせパターンデータでの診断が終了する毎に残りの合間時間を求め、
残合間時間が予め定める診断時間以下となった場合には、次の組み合わせでの診断を一時中断してその診断シーケンス番号を記憶し、
次の制御周期では、前記アプリケーションが終了した時点で、次の診断シーケンス番号から診断を開始するようにした請求項1に記載のメモリ故障診断方法。
- 予め設定される制御周期内のアプリケーション実行後の合間時間を使用してメモリの故
障を診断するメモリ故障診断装置において、
前記メモリの領域は、予め設定される診断対象となる診断領域と、前記アプリケーション
及び前記メモリ診断で使用しない診断対象以外の非診断領域と、
を備え、
前記診断領域は、夫々の領域が重ならない複数のRow領域に分割し、更に、夫々の前記Row
領域は、夫々が重ならない複数のCell領域に分割し、前記Cell領域は前記メモリのデータ
バス幅サイズ、バイトサイズ、ワードサイズ、バイトサイズ及びワードサイズの整数倍の
サイズのいずれかのサイズで構成し、
前記Row領域サイズは、前記Cell領域サイズの整数倍以上で、且つ、前記診断領域の1/
2以下で、且つ、前記Row領域内診断時間と前記Row領域間診断時間とが等しくなるような
サイズに設定し、
前記メモリ故障診断装置は、前記Row領域内の1組の前記Cell領域の全ての組み合わせに
ついて診断するRow領域内診断手段と、
前記診断領域内の1組の前記Row領域の全ての組み合わせについて診断するRow領域間診断
手段と、を備え、
前記Row領域内診断手段は、前記制御周期でのアプリケーションの実行が終了したタイミ
ングで、予め設定される1組の前記Cell領域のデータを前記非診断領域に待避させ、
初期化した1組の前記Cell領域について、同じビット位置のパターンが互いに反転の関係
となる組み合わせ4種を書き込んで生成し、書き込む毎に当該Cell領域のデータを読み出
して、1組の当該Cell領域の値を比較してこの値が期待値であるか否かを判定し、
比較の結果が期待値である場合、当該1組Cell領域に前記退避領域に退避させたデータを
書き戻し、
比較の結果が期待値で無い場合、当該1組のCell領域が「故障」と判定し、
前記Row領域間診断手段は、前記制御周期でのアプリケーションの実行が終了したタイミ
ングで、且つ、予め設定される前記Row領域の1組のデータを前記非診断領域に待避させ
、
1組の前記Row領域について、同じビット位置のパターンが互いに反転の関係となる組み
合わせ4種を書き込んで生成し、書き込む毎に当該Row領域のデータを読み出し、1組の
当該Row領域の値を比較してこの値が期待値であるか否かを判定し、
比較の結果が期待値である場合、当該1組のRow領域に前記退避領域に退避させたデータ
を書き戻し、
比較の結果が期待値で無い場合、当該1組のRow領域が「故障」と判定する、
ようにしたことを特徴とするメモリ故障診断装置。 - 前記Row領域のサイズは、前記メモリの物理アドレスにおける行アドレスの幅サイズで
設定されることを特徴とする請求項1記載のメモリ故障診断装置。 - 前記Row領域のサイズは、前記メモリの物理アドレスにおける各行アドレスについて、列方向には先頭のCell領域の1個分のみを当該Row領域とし、前記Row 領域間診断は、行方向のアクセスを(Row領域サイズ/Cell領域サイズ)数分、削減するようにした請求項7に記載のメモリ故障診断装置。
- 前記合間時間は、アプリケーションの実行時間が固定ならば固定値として設定し、
当該アプリケーションの実行時間が可変の場合には、アプリケーションが終了する毎に求め、
さらに、前記Row 領域内診断時及び前記Row 領域間診断時には、前記4種の組み合わせのパターンデータの診断サイクルにおいて、その1つの組み合わせパターンデータでの診断が終了する毎に残りの合間時間を求め、
残合間時間が予め定める診断時間以下となった場合には、次の組み合わせでの診断を一時中断してその診断シーケンス番号を記憶し、
次の制御周期では、前記アプリケーションが終了した時点で、次の診断シーケンス番号から診断を開始するようにした請求項1に記載のメモリ故障診断方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012218788A JP5986474B2 (ja) | 2012-09-28 | 2012-09-28 | メモリ故障診断装置、メモリ故障診断方法 |
CN201210585230.XA CN103714861B (zh) | 2012-09-28 | 2012-12-28 | 存储器故障诊断装置、存储器故障诊断方法 |
US13/754,444 US8762926B2 (en) | 2012-09-28 | 2013-01-30 | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012218788A JP5986474B2 (ja) | 2012-09-28 | 2012-09-28 | メモリ故障診断装置、メモリ故障診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014071770A JP2014071770A (ja) | 2014-04-21 |
JP5986474B2 true JP5986474B2 (ja) | 2016-09-06 |
Family
ID=50386455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012218788A Active JP5986474B2 (ja) | 2012-09-28 | 2012-09-28 | メモリ故障診断装置、メモリ故障診断方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8762926B2 (ja) |
JP (1) | JP5986474B2 (ja) |
CN (1) | CN103714861B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10438679B2 (en) | 2015-03-10 | 2019-10-08 | Mitsubishi Electric Corporation | Memory diagnosis apparatus and memory diagnosis program |
CN105788646B (zh) * | 2016-03-29 | 2019-05-03 | 杭州和利时自动化有限公司 | 一种ram检测方法及系统 |
CN107305793A (zh) * | 2016-04-25 | 2017-10-31 | 中国科学院沈阳自动化研究所 | 一种基于硬件冗余的安全仪表高可靠性存储与诊断方法 |
US11157275B2 (en) * | 2018-07-03 | 2021-10-26 | The Board Of Trustees Of The University Of Illinois | Reconfigurable crypto-processor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4597080A (en) * | 1983-11-14 | 1986-06-24 | Texas Instruments Incorporated | Architecture and method for testing VLSI processors |
US4715034A (en) * | 1985-03-04 | 1987-12-22 | John Fluke Mfg. Co., Inc. | Method of and system for fast functional testing of random access memories |
KR100354437B1 (ko) * | 2000-01-28 | 2002-09-28 | 삼성전자 주식회사 | 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법 |
US6563751B1 (en) * | 2000-12-29 | 2003-05-13 | Nortel Networks Limited | System and method for testing TDM sRAMs |
KR100946853B1 (ko) * | 2005-11-14 | 2010-03-09 | 미쓰비시덴키 가부시키가이샤 | 메모리 진단 장치 |
JP5165404B2 (ja) * | 2007-06-06 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置と半導体装置の製造方法及びテスト方法 |
US7716542B2 (en) * | 2007-11-13 | 2010-05-11 | Faraday Technology Corp. | Programmable memory built-in self-test circuit and clock switching circuit thereof |
JP5409936B2 (ja) * | 2011-02-18 | 2014-02-05 | 三菱電機株式会社 | メモリ診断装置及びメモリ診断方法及びプログラム |
-
2012
- 2012-09-28 JP JP2012218788A patent/JP5986474B2/ja active Active
- 2012-12-28 CN CN201210585230.XA patent/CN103714861B/zh active Active
-
2013
- 2013-01-30 US US13/754,444 patent/US8762926B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN103714861B (zh) | 2017-04-12 |
US8762926B2 (en) | 2014-06-24 |
CN103714861A (zh) | 2014-04-09 |
US20140095949A1 (en) | 2014-04-03 |
JP2014071770A (ja) | 2014-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4312818B2 (ja) | メモリ診断装置 | |
KR101374455B1 (ko) | 메모리 에러와 리던던시 | |
US9818492B2 (en) | Method for testing a memory and memory system | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US8862953B2 (en) | Memory testing with selective use of an error correction code decoder | |
WO2018118837A1 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
JP2012221488A (ja) | 不良ビットエラーを処理するシステムおよび方法 | |
JP5986474B2 (ja) | メモリ故障診断装置、メモリ故障診断方法 | |
US20080016415A1 (en) | Evaluation system and method | |
KR101497254B1 (ko) | 메모리 진단 장치 및 메모리 진단 방법 및 프로그램이 기록된 기록 매체 | |
CN112420114B (zh) | 一种存储芯片的故障检测方法及装置 | |
JP5462453B2 (ja) | 半導体装置 | |
JP2007041665A (ja) | Ecc機能検査回路およびecc機能検査方法 | |
JP6658417B2 (ja) | 電子制御装置 | |
JP7329568B2 (ja) | チップおよびその設計方法と故障解析方法と故障解析システム | |
US20190295678A1 (en) | Semiconductor integrated circuit | |
US20070047346A1 (en) | Semiconductor integrated circuit | |
JP6862951B2 (ja) | メモリ制御装置、情報処理装置およびメモリ制御方法 | |
JP2014049165A (ja) | 半導体装置及びメモリ試験方法 | |
JP2013037749A (ja) | 書込回路、半導体集積回路、及び書込方法 | |
US20210366566A1 (en) | Memory testing | |
JP6358122B2 (ja) | マイクロコンピュータ | |
Harutyunyan et al. | Functional Safety Compliant Test & Repair Framework for System-on-Chip Lifecycle Management | |
WO2019211927A1 (ja) | メモリ診断装置及びメモリ診断方法 | |
JP6067469B2 (ja) | 試験方法、試験装置、および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160407 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160805 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5986474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |