CN112420114B - 一种存储芯片的故障检测方法及装置 - Google Patents

Abstract

本申请提供了一种存储芯片的故障检测方法及装置，存储芯片的存储地址包括M行N列，其中，M≥2，N≥2，且均为偶数。该方法包括：在存储地址的第i行和第i列，以及第M‑i+1行和第N‑i+1列同时写入第一数据；该第i行和第i列，以及第M‑i+1行和第N‑i+1列形成封闭区域；其中，当M≥N时，i＝1，2，3，……，N/2；当M＜N时，i＝1，2，3，……，M/2；读取第i行和第i列，以及第M‑i+1行和第N‑i+1列的第二数据，若读取的第二数据和写入的第一数据不一致，则所述存储芯片发生固定故障。本申请采用的这种回字形聚集的方式能更好的增加漏电量，从而更加严格的筛选芯片的不良，并且节约了故障测试时间。

Description

一种存储芯片的故障检测方法及装置

技术领域

本申请涉及芯片检测技术领域，特别是涉及一种存储芯片的故障检测方法及装置。

背景技术

随着半导体工艺尺寸不断缩小，半导体内存芯片的体积越来越小，容量越来越大，表示一个位的存储单元在不断的缩小，内存芯片更容易受到外部因素(高温、灰尘、宇宙射线等)的影响而发生错误。这些错误中最常见的是内存单元中的一个或者多个位发生了改变，通常它们会造成操作系统和应用程序崩溃；危害更大的是静默错误，即发生错误的内存被程序使用，却没有被发觉，程序仍然继续运行，这种情况会造成程序的运行结果不确定，出错原因难以查找。

目前，芯片的检测方法主要有MSCAN算法、Checkerboard算法(棋盘法)、March算法。但是，目前存储器测试过程中的仍然存在两个关键问题为，减少测试时间和提高故障检测效率，如何处理好两者之间的关系是存储器测试的瓶颈问题。

发明内容

有鉴于此，本发明提供了一种存储芯片的故障检测方法及装置，通过行列同时进行检测的方法，在减少了测试时间的同时，提高了芯片故障的检出率。

第一方面，提供了一种存储芯片故障检测方法，该存储芯片的存储地址包括M行N列，其中，M，N均为偶数，该检测方法包括：在存储地址的第i行i列，以及第M-i+1行N-i+1列同时写入第一数据；该第i行i列，以及第M-i+1行N-i+1列形成封闭区域；其中，当M≥N时，i＝1，2，3，……，N/2；当M＜N时，i＝1，2，3，……，M/2；读取第i行i列，以及第M-i+1行N-i+1列的第一数据，若读取的数据和写入的第一数据不一致，则存储芯片发生固定故障。

第一方面提供的存储芯片的故障检测方法，通过在存储芯片地址里从首行首列和末行末列同时写入第一数据并且依次同步往里采用回字形聚集的写入方法进行测试，使得在检测时芯片电容漏电方向为同步向内进行漏电，这种回字形聚集的方式能更好的增加漏电量，从而更加严格的筛选芯片的不良。并且，采用行列同时写入的方式，节约了故障测试时间。

在第一方面可能的实现方法中，在存储地址的第i行和i列，以及第M-i+1行和N-i+1列写入第一数据之前，该方法包括：在存储地址的M行N列写入第三数据；读取该第i行和第i列，以及第M-i+1行和第N-i+1列的第四数据；当第四数据和所述第三数据不一致时，所述存储芯片发生寻址故障。在该种实现方式中，通过写入并且读取第三数据，是为了遍历所有的存储单元地址，保证能准确的确认到每个地址，不会出现一个地址内有多个存储单元，一个地址没有存储单元及多个地址共用一个存储单元等寻址故障。

在第一方面可能的实现方法中，在读取第i行和i列，以及第M-i+1行和N-i+1列的数据之后，该方法还包括：在第i行和第i列，以及第M-i+1行和第N-i+1列重新写入第一数据；当写入第一数据的个数小于第三数据的个数时，读取第i行和第i列，以及第M-i+1行和第N-i+1列的第二数据；当第二数据与第一数据不一致，则该存储芯片发生耦合故障；或者，当写入第一数据个数大于第三数据个数时，读取第四数据；当第四数据与第三数据不一致时，则所述存储芯片发生耦合故障。在该种实现方式中，在读取第三数据之后，按照从外到里的回字形写法，重新写入第一数据，在刚开始写的时候，由于第一数据的个数相比与第三数据较少，因此，可能存在写不进去的情况，即读取的第四数据和第一数据不一致，则可以判断该芯片发生耦合故障。或者，在写入的第一数据个数大于第三数据时，周围的第三数据被第一数据影响成第一数据，即当读取的第四数据和写入的第三数据不一致，则可以判断该芯片发生耦合故障。

在第一方面可能的实现方法中，在存储地址的第j行和第j列，以及第M-j+1行和第N-j+1列写入第三数据；第j行和第j列，以及第M-j+1行和第N-j+1列形成封闭区域；其中，当M≥N时，j＝N/2，……，3，2，1；当M＜N时，j＝M/2，……，3，2，1；读取第j行和第j列，以及第M-j+1行和第N-j+1列的第五数据；当第五数据和第三数据不一致，则存储芯片发生寻址故障。在该种实现方式中，通过在存储芯片地址里从回字形的中心写入第三数据并且依次从里到外采用回字形聚集的写入方法进行测试，使得在检测时芯片电容漏电方向为同步向外进行漏电，这种回字形聚集的方式能更好的降低漏电量。通过再次写入并且读取第一数据，是为了进一步判断该芯片是否存在寻址故障。并且，采用行列同时写入的方式，节约了故障测试时间。

在第一方面可能的实现方法中，在读取所述第j行和第j列，以及第M-j+1行和第N-j+1列的第五数据之后，该方法还包括：在第j行和第j列，以及第M-j+1行和第N-j+1列写入第一数据；读取第j行和第j列，以及第M-j+1行和第N-j+1列的第六数据，若第六数据和第一数据不一致，则存储芯片发生转化故障。在该种实现方式中，当在上述步骤排除固定故障后，由里到外写入第三数据时，读取写入地址中的数据，当读取的第六数据和第一数据不一致时，则可判断芯片发生了转化故障。

在第一方面可能的实现方法中，在存储地址的第j行和第j列，以及第M-j+1行和第N-j+1列写入第三数据时，该检测方法还包括：当写入第三数据个数小于第一数据个数时，读取第j行和第j列，以及第M-j+1行和第N-j+1列的第五数据；当所述第五数据与第三数据不一致，存储芯片发生耦合故障；或者，当写入第三数据的个数大于第一数据的个数时，读取第二数据；当第二数据与第一数据不一致时，则存储芯片发生耦合故障。在该种实现方式中，在刚开始写的时候，由于第三数据的个数相比与第一数据较少，因此，可能存在写不进去的情况，即读取的第五数据和第三数据不一致，则可以判断该芯片发生耦合故障。或者，在写入的第三数据个数大于第一数据时，周围的第一数据被第三数据影响成第三数据，即当读取的第二数据和写入的第一数据不一致，则可以判断该芯片发生耦合故障。通过又里到外进一步验证芯片是否发生耦合故障。

第二方面，提供了一种存储芯片故障检测装置，该存储芯片故障检测装置包括用于执行以上第一方面或者第一方面的任意一方面可能的实现方法。

第三方面，提供了一种存储芯片故障检测装置，该装置包括至少一个处理器和存储器，该至少一个处理器用于执行以上第一方面或第一方面的任意可能的实现方式中的方法。

第四方面，提供了一种存储芯片故障检测装置，该存储芯片故障检测装置包括至少一个处理器和接口电路，该至少一个处理器用于执行以上第一方面或者第一方面中的任意一方面可能的实现方式中的方法。

第五方面，提供了一种存储芯片故障检测设备，该存储芯片故障检测处理设备包括上述第二方面、第三方面或者第四方面提供的任一种存储芯片故障检测装置。

第六方面，提供了一种计算机程序产品，该计算机程序产品包括计算机程序，该计算机程序在被处理器执行时，用于执行第一方面或第一方面的任意可能的实现方式中的方法。

第七方面，提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，当该计算机程序被执行时，用于执行第一方面或第一方面的任意可能的实现方式中的方法。

第八方面，提供了一种芯片或者集成电路，该芯片或者集成电路包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有该芯片或者集成电路的设备执行第一方面或第一方面的任意可能的实现方式中的方法。

本申请提供的装置的技术效果可以参见上述第一方面或第一方面的各个实现方式的技术效果，此处不再赘述。

与现有技术相比，本发明的有益效果是：

本申请提供一种存储芯片的故障检测方法及装置，通过在存储芯片地址里从首行首列和末行末列同时写入第一数据并且依次同步往里采用回字形聚集的写入方法进行测试，使得在检测时芯片电容漏电方向为同步向内进行漏电，这种回字形聚集的方式能更好的增加漏电量，从而更加严格的筛选芯片的不良。并且，采用行列同时写入的方式，节约了故障测试时间。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供的存储芯片故障检测方法100的实现流程示意图；

图2示出了本申请实施例提供的从外到里写入数据的一例存储地址示意图；

图3示出了本申请实施例提供的从外到里写入数据的另一例存储地址示意图；

图4示出了本申请实施例提供的从里到外写入数据的一例存储地址示意图；

图5示出了本申请实施例提供的从里到外写入数据的另一例存储地址示意图；

图6示出了本申请实施例的存储芯片故障检测装置600的示意性框图；

图7示出了本申请实施例的存储芯片故障检测装置700的示意性框图。

具体实施方式

关于半导体芯片检测测试，随着半导体工艺尺寸不断缩小，对于芯片检测的难度越来越大，嵌入式存储器可能存在的故障类型原来越多，使得测试时间和测试成本都在急剧增长，合理的故障模型对于存储器的测试至关重要，每种测试方法的故障覆盖率、测试长度等质量指标与所用的故障模型有很大的直接关系，芯片中包含数量众多、结构有规律的存储单元阵列，内部具有大量的模拟器件，里面的部件并不是都能直接读取，需要间接的测试方法，由于每个存储单元都有可能存在不同的状态，在使用过程中可能出现各种问题，产生不同的故障类型，主流的故障类型有；固定故障(Stuck-at faults，SAF)，即一个存储单元的值固定在0或固定在1，不会被改变。转换故障(Transition faults，TF)，即在存储器阵列中一个储存单元不能进行0—>1或1—>0的转换。耦合故障(Coupling faults，CF)，即存储单元与存储单元之间的短路和耦合，造成对一个存储单元进行改变必然会引起另一个存储单元的状态改变。寻址故障(Adress decoder faults，AF)，即不能正确的找到对应的地址。这几类是最常见和使用最多的检测故障类型。

针对这些故障类型，人们研究了不少测试方法及算法，不断提高对不良品的筛选精准性及有效性，比如，March算法、棋盘算法及Gallop算法(奔跳法)。由于行、列的外围电路是分开的，导体存储单元的相互作用主要通过行线和列线，一般是在同行、同列间进行。因此，芯片检测时漏电只能单方向进行漏电，且在换行和换列的过程中会有所减少，降低了芯片故障的检出率。

针对上述问题本发明提供了一种存储芯片故障检测方法和装置，通过在存储芯片地址里从首行首列和末行末列同时写入第一数据并且依次同步往里采用回字形聚集的写入方法进行测试，使得在检测时芯片电容漏电方向为同步向内进行漏电，这种回字形聚集的方式能更好的增加漏电量，从而更加严格的筛选芯片的不良。并且，采用行列同时写入的方式，节约了故障测试时间。

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

首先，在介绍本申请提供的存储芯片的故障检测方法及装置的实施例之前，需要对下文中即将提及的部分术语进行说明。当本申请体积术语“第一”、“第二”等序数词时仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

下面结合具体实施例，对本申请提供的存储芯片故障检测的方法进行示例性说明。

本申请实施例中，以1个Bank为列，介绍芯片检测方法，该1个Bank包括M行N列，其中，M≥2，N≥2，且均为偶数。

参见图1，为本申请提供的一种存储芯片的故障检测方法的一个实施例的流程图。如图1所示，该方法100包括S101至S103。

S101，在存储地址的第i行和第i列，以及第M-i+1行和第N-i+1列写入第一数据；第i行和第i列，以及第M-i+1行和第N-i+1列形成封闭区域；

其中，当M≥N时，i＝1，2，3，……，N/2；

当M＜N时，i＝1，2，3，……，M/2；

S102，读取第i行和第i列，以及第M-i+1行和第N-i+1的第二数据；

S103，当第二数据和第一数据不一致时，该存储芯片发生固定故障。

本实施例中首先定义所有存储单元的地址，示例性的，以10行8列为例，即M为10，N为8，i的取值为1到4。可选的在计算机运行时，i的取值也可从0开始取，即i可取值0、1、2、3。本申请实施例中i的取值为1到4。

如图2所示，为回字形从外到里开始写入第一数据的示意图。在该存储地址的第1行和第1列，以及第10行和第8列写入第一数据，该第1行和第1列，以及第10行和第8列形成了封闭区域。依次对存储地址的第2行和第2列，以及第9行和第7列写入第一数据，同样的，该第2行和第2列，以及第9行第7列也形成封闭区域，以此类推，当i取值为4时，即第4行和第4列，以及第7行和第5列写入第一数据后，该10行8列的存储地址以回字形方式，全部写完了第一数据，如图3所示，为回字形从外到里全部写入第一数据的示意图。该第一数据可以为0或者1，示例性的，在本申请中，第一数据取为1。按照上述写入的方式读取该10行8列存储地址里面存储的第二数据，当该第二数据和写入的0不同时，则该存储地址的芯片发生了固定故障。

在本实施例中，通过在存储芯片地址里从首行首列和末行末列同时写入第一数据并且依次同步往里采用回字形聚集的写入方法进行测试，使得在检测时芯片电容漏电方向为同步向内进行漏电，这种回字形聚集的方式能更好的增加漏电量，从而更加严格的筛选芯片的不良。并且，采用行列同时写入的方式，节约了故障测试时间。

可选的，在按照回字形写入第1行和第1列，以及第10行和第8列的第一数据之前，在该10行8列的存储地址中，首地址到末地址，以第一行到最后一行首尾相接的形式写入第三数据；按照回字形方式读取该第1行和第1列，以及第10行和第8列的第四数据；当第四数据和第三数据不一致时，该存储芯片发生寻址故障。读取该第2行和第2列，以及第9行和第7列的第四数据，当第四数据和第三数据不一致时，该存储芯片发生寻址故障。以此类推，当i取值为4时，读取该第4行和第4列，以及第7行和第5列的第四数据；当第四数据和第三数据不一致时，该存储芯片发生寻址故障。通过写入并且读取第三数据，是为了遍历所有的存储单元地址，保证能准确的确认到每个地址，不会出现一个地址内有多个存储单元，一个地址没有存储单元及多个地址共用一个存储单元等寻址故障。其中，该第三数据可以为0或者1，示例性的，本申请中第三数据取0。

可选的，本申请可以通过在写入1时权重的变化进行耦合故障的检测，示例性的，当1写入个数较少时，比如，在按照回字形读取第1行和第1列，以及第10行和第8列的第四数据之后，在该第1行和第1列，以及第10行和第8列重新写入1；读取该第1行和第1列，以及第10行和第8列的第二数据；此时，由于1写入的个数远小于0的个数，因此可能由于耦合关系，1会写入失败，所以当该第二数据与1不一致时，则可判断该存储芯片发生耦合故障；

可选的，当1的写入个数大于0时，比如，在按照回字形进行到读取第3行和第3列，以及第8行和第6列的第二数据之后，在该第3行和第3列，以及第8行和第6列重新写入1；读取存储地址里面剩余的0，此时，由于1写入的个数远大于0的个数，因此可能由于耦合关系，0会被1影响，耦合成1，所以当读取的第四数据与0不一致时，则可判断该存储芯片发生耦合故障。

在本申请的另一个实施例中，还提供了一种回字形从里到外的检测方法，芯片在测试过程中，第一次可能会检测不到，重复检测有利于进一步检测出故障。采用反向的读取和写入数据是为了区别回字形的方向，使得漏电方向指向回字形四周并扩散。进一步区分是因为漏电影响的芯片故障还是写入数据时权重影响的芯片故障。

可选的，在存储地址的第j行和第j列，以及第M-j+1行和第N-j+1列写入第三数据；第j行和第j列，以及第M-j+1行和第N-j+1列形成封闭区域；其中，当M≥N时，j＝N/2，……，3，2，1；当M＜N时，j＝M/2，……，3，2，1；读取第j行和第j列，以及第M-j+1行和第N-j+1列的第五数据；当第五数据和第三数据不一致，则存储芯片发生寻址故障。

示例性的，在本申请实施例中，当M为10，N为8，j的取值为4到1。如图4所示为回字形从里到外写入第三数据的示意图。在该存储地址的第4行和第4列，以及第7行和第5列写入0，该第4行和第4列，以及第7行和第5列形成了封闭区域。依次对存储地址的第3行和第3列，以及第8行和第6列写入0，同样的，该第3行和第3列，以及第8行和第6列也形成封闭区域，以此类推，当j取值为1时，即第1行和第1列，以及第10行和第8列写入0后，该10行8列的存储地址以回字形方式，全部写完了0。此时，如图5所示，该10行8列的存储地址以回字形方式，全部写完了0。按照上述写入的方式读取该10行8列存储地址里面存储的第五数据，当该第五数据和写入的0不同时，则该存储地址的芯片发生了寻址故障。结合上述实施例从外到里进行寻址故障的检测，使得检测结果更为精确。

可选的，本申请可以通过上述写入方式写入1进行转化故障的检测，在按照回字形读取第4行和第4列，以及第7行和第5列的第五数据之后，在该第4行和第4列，以及第7行和第5列重新写入1；读取该第4行和第4列，以及第7行和第5列的第六数据；当第六数据和1不一致时，该存储芯片发生转化故障。依次在该存储地址中读取第3行和第3列，以及第8行和第6列的第五数据之后，在该第3行和第3列，以及第8行和第6列重新写入1；读取该第3行和第3列，以及第8行和第6列的第六数据，当第六数据和1不一致时，该存储芯片发生转化故障。以此类推，当j取值为1时，对存储地址的读取第1行和第1列，以及第10行和第8列的第五数据之后，在该第1行和第1列，以及第10行和第8列重新写入1；读取该第1行和第1列，以及第10行和第8列的第六数据；当第六数据和1不一致时，该存储芯片发生转化故障。

可选的，本申请可以通过在写入1时权重的变化进行耦合故障的检测，示例性的，当0写入个数较少时，比如，在按照回字形读取第4行和第4列，以及第7行和第5列的第二数据之后，在该第4行和第4列，以及第7行和第5列重新写入0；读取该第4行和第4列，以及第7行和第5列的第五数据；此时，由于0写入的个数远小于1的个数，因此可能由于耦合关系，0会写入失败，所以当该第五数据与0不一致时，则可判断该存储芯片发生耦合故障；

可选的，当0的写入个数大于1时，比如，在按照回字形进行到读取第2行和第2列，以及第9行和第7列的第二数据之后，在该第2行和第2列，以及第9行和第7列重新写入0；读取存储地址里面剩余的1；此时，由于0写入的个数远大于1的个数，因此可能由于耦合关系，1会被0耦合变成0，所以当读取的第二数据与1不一致时，则可判断该存储芯片发生耦合故障；

图6为本申请实施例提供的装置600的示意性框图，该装置600包括处理单元601。

处理单元601，用于依次在存储地址中写入第一数据、第三数据；读取存储地址里面的第二数据、第四数据、第五数据、第六数据。判断从外到里写的时候，写入的第一数据和读出的第二数据是否一致，写入的第三数据和读出的第四数据是否一致，从里到外写入时，写入的第一数据和读出的第五数据是否一致，写入的第三数据和读出的第六数据是否一致。从而判断存储芯片是否发生寻址故障、固定故障、转化故障、耦合故障。

应理解的是，本申请实施例的装置600可以通过专用集成电路(application-specific integrated circuit，ASIC)实现，或可编程逻辑器件(programmable logicdevice，PLD)实现，上述PLD可以是复杂程序逻辑器件(complex programmable logicaldevice，CPLD)，现场可编程门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(generic array logic，GAL)或其任意组合。也可以通过软件实现图2所示的存储芯片故障检测方法，当通过软件实现图2所示的存储芯片故障检测方法时，装置600及其各个模块也可以为软件模块。

图7为本申请实施例提供的一种存储芯片故障测试装置示意图。如图7所示，该装置700包括处理器701、存储器702、通信接口703和总线704。其中，处理器701、存储器702、通信接口703通过总线704进行通信，也可以通过无线传输等其他手段实现通信。该存储器702用于存储指令，该处理器701用于执行该存储器702存储的指令。该存储器702存储程序代码7021，且处理器701可以调用存储器702中存储的程序代码7021执行图1所示的存储芯片故障检测方法。

应理解，在本申请实施例中，处理器701可以是CPU，处理器701还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者是任何常规的处理器等。

该存储器702可以包括只读存储器和随机存取存储器，并向处理器701提供指令和数据。存储器702还可以包括非易失性随机存取存储器。该存储器702可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electricallyEPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double datadate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)。

该总线704除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图7中将各种总线都标为总线704。

上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质。半导体介质可以是固态硬盘(solid state drive，SSD)。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种存储芯片故障检测方法，其特征在于，所述存储芯片的存储地址包括M行N列，其中，M≥2，N≥2，且均为偶数，所述方法包括：

在所述存储地址的第i行和第i列，以及第M-i+1行和第N-i+1列写入第一数据；所述第i行和第i列，以及第M-i+1行和第N-i+1列形成封闭区域；

其中，当M≥N时，i＝1，2，3，……，N/2；

当M＜N时，i＝1，2，3，……，M/2；

读取所述第i行和第i列，以及第M-i+1行和第N-i+1列的第二数据；

当所述第一数据和所述第二数据不一致时，所述存储芯片发生固定故障。

2.根据权利要求1所述的故障检测方法，其特征在于，所述在所述存储地址的第i行和第i列，以及第M-i+1行和第N-i+1列写入第一数据之前，所述方法还包括：

在所述存储地址的M行N列写入第三数据；

读取所述第i行和第i列，以及第M-i+1行和第N-i+1列的第四数据；

当所述第四数据和所述第三数据不一致时，所述存储芯片发生寻址故障。

3.根据权利要求2所述的故障检测方法，其特征在于，在所述读取所述第i行和i列，以及第M-i+1行和N-i+1列的所述数据之后，所述方法还包括：

在所述第i行和第i列，以及第M-i+1行和第N-i+1列写入所述第一数据；

当写入所述第一数据的个数小于所述第三数据的个数时，读取所述第i行和第i列，以及第M-i+1行和第N-i+1列的第二数据；

当所述第二数据与所述第一数据不一致，则所述存储芯片发生耦合故障；

或者，

当写入所述第一数据的个数大于所述第三数据的个数时，读取所述第四数据；

当所述第四数据与所述第三数据不一致时，则所述存储芯片发生耦合故障。

4.根据权利要求1所述的故障检测方法，其特征在于，所述方法还包括：

在所述存储地址的第j行和第j列，以及第M-j+1行和第N-j+1列写入第三数据；所述第j行和第j列，以及第M-j+1行和第N-j+1列形成封闭区域；

其中，当M≥N时，j＝N/2，……，3，2，1；

当M＜N时，j＝M/2，……，3，2，1；

读取所述第j行和第j列，以及第M-j+1行和第N-j+1列的第五数据；

当所述第五数据和所述第三数据不一致，则所述存储芯片发生寻址故障。

5.根据权利要求4所述的故障检测方法，其特征在于，在所述读取所述第j行和第j列，以及第M-j+1行和第N-j+1列的所述第五数据之后，所述方法还包括：

在所述第j行和第j列，以及第M-j+1行和第N-j+1列写入所述第一数据；

读取所述第j行和第j列，以及第M-j+1行和第N-j+1列的第六数据，若所述第六数据和所述第一数据不一致，则所述存储芯片发生转化故障。

6.根据权利要求4所述的故障检测方法，其特征在于，所述在所述存储地址的第j行和第j列，以及第M-j+1行和第N-j+1列写入所述第三数据时，所述方法还包括：

当写入所述第三数据个数小于所述第一数据个数时，读取所述第j行和第j列，以及第M-j+1行和第N-j+1列的所述第五数据；

当所述第五数据与所述第三数据不一致，所述存储芯片发生耦合故障；

或者，

当写入所述第三数据的个数大于所述第一数据的个数时，读取所述第二数据；

当所述第二数据与所述第一数据不一致时，则所述存储芯片发生所述耦合故障。

7.一种存储芯片故障检测装置，其特征在于，包括用于执行如权利要求1至6中任一项所述的存储芯片故障检测方法的单元。

8.一种存储芯片故障检测装置，其特征在于，所述装置包括至少一个处理器，所述至少一个处理器与至少一个存储器耦合；

所述至少一个处理器，用于执行所述至少一个存储器中存储的计算机程序或指令，以使得所述装置执行如权利要求1至6中任一项所述的存储芯片故障检测方法。

9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述方法的步骤。

10.一种芯片，其特征在于，包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有所述芯片的存储芯片故障检测执行如权利要求1至6中任一项所述的方法。