CN114863985A - 一种聚集扩散式芯片检测方法、装置、控制器及介质 - Google Patents
一种聚集扩散式芯片检测方法、装置、控制器及介质 Download PDFInfo
- Publication number
- CN114863985A CN114863985A CN202210424928.7A CN202210424928A CN114863985A CN 114863985 A CN114863985 A CN 114863985A CN 202210424928 A CN202210424928 A CN 202210424928A CN 114863985 A CN114863985 A CN 114863985A
- Authority
- CN
- China
- Prior art keywords
- data
- storage unit
- coordinate
- unit group
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 46
- 230000002776 aggregation Effects 0.000 title description 6
- 238000004220 aggregation Methods 0.000 title description 6
- 238000009792 diffusion process Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000011159 matrix material Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000004891 communication Methods 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 8
- 238000007689 inspection Methods 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 19
- 230000008859 change Effects 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 230000009471 action Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000013024 troubleshooting Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种聚集扩散式芯片检测方法、装置、控制器及介质，涉及半导体芯片测试技术领域，该方法包括：往半导体芯片的所有存储单元中写入第一数据；获得半导体芯片的第一地址信息矩阵；由第一始坐标以及第一末坐标得到第一标签数据；由第一标签数据以及第一地址信息矩阵得到第一口字存储单元组以及第一矩形存储单元组；判断所述第一矩形存储单元组是否为空；若第一矩形存储单元组不为空，往第一口字存储单元组的存储单元写入第二数据，将第一矩形存储单元组的地址矩阵作为第一地址信息矩阵，并转到根据第一始坐标以及第一末坐标，得到第一标签数据的步骤；否则判定半导体芯片为合格芯片。以解决传统芯片测试方法不全面，权重变化效率低的问题。
Description
技术领域
本发明涉及半导体芯片测试技术领域，尤其涉及一种聚集扩散式芯片检测方法、装置、控制器及介质。
背景技术
在芯片检测的测试手段中，除了常规的读写算法，在写入数据的过程中，写入数据的权重会更加容易让一些不合格的芯片暴露出来，使得在对该类不良芯片的拦截更加有效和严谨。如何加大对芯片检测的检测力度，如何完善芯片检测的测试流程，是半导体芯片测试长久以来的问题。
随着半导体工艺尺寸不断缩小，对于芯片检测的难度越来越大，嵌入式存储器可能存在的故障类型原来越多，使得测试时间和测试成本都在急剧增长，合理的故障模型对于存储器的测试至关重要，每种测试方法的故障覆盖率、测试长度等质量指标与所用的故障模型有很大的直接关系，芯片中包含数量众多、结构有规律的存储单元阵列，内部具有大量的模拟器件，里面的部件并不是都能直接读取，需要间接的测试方法，由于每个存储单元都有可能存在不同的状态，在使用过程中可能出现各种问题，产生不同的故障类型。主流的故障类型有；固定故障(Stuck-at faults，SAF)——一个存储单元的值固定在0或固定在1，不会被改变。转换故障(Transition faults，TF)——在存储器阵列中一个储存单元不能进行0—>1或1—>0的转换。耦合故障(Coupling faults，CF)——存储单元与存储单元之间的短路和耦合，造成对一个存储单元进行改变必然会引起另一个存储单元的状态改变。寻址故障(Adress decoder faults，AF)——不能正确的找到对应的地址。
其中，权重既是耦合故障影响最大的原因，又直接影响着芯片体质的强弱，如何变换权重将是对芯片体质进行考验和检测，决定测试出来的芯片是否稳定可靠的关键。
发明内容
本发明提供了一种聚集扩散式芯片检测方法、装置、控制器及介质，以解决传统芯片测试方法不全面，权重变化效率低的问题。
第一方面，本发明提供了一种聚集式芯片检测方法，应用于半导体芯片，所述半导体芯片包括成方形阵列设置的多个存储单元，所述方法包括：
往所述半导体芯片的所有存储单元中写入第一数据；
获得所述半导体芯片的第一地址信息矩阵，所述第一地址信息矩阵包括第一始坐标以及第一末坐标；
根据所述第一始坐标以及所述第一末坐标，得到第一标签数据；
由所述第一标签数据以及所述第一地址信息矩阵，得到位于所述半导体芯片外围的第一口字存储单元组以及由所述第一口字存储单元组所包围的第一矩形存储单元组；
判断所述第一矩形存储单元组是否为空；
若所述第一矩形存储单元组不为空，则往所述第一口字存储单元组的存储单元写入第二数据，将所述第一矩形存储单元组的地址矩阵作为所述第一地址信息矩阵，并转到所述根据所述第一始坐标以及所述第一末坐标，得到第一标签数据的步骤；
若所述第一矩形存储单元组为空，则判定所述半导体芯片为合格芯片。
第二方面，本发明提供了一种扩散式芯片检测方法，应用于半导体芯片，所述半导体芯片包括成方形阵列设置的多个存储单元，所述方法包括：
往所述半导体芯片的所有存储单元中写入第三数据；
获得所述半导体芯片的第二地址信息矩阵，所述第二地址信息矩阵包括第二始坐标以及第二末坐标；
根据所述第二始坐标以及所述第二末坐标，得到第二标签数据；
由所述第二标签数据以及所述第二地址信息矩阵，得到位于所述半导体芯片外围的第二口字存储单元组以及由所述第二口字存储单元组所包围的第二矩形存储单元组；
判断所述第二口字存储单元组是否为空；
若所述第二口字存储单元组不为空，则往所述第二矩形存储单元组的存储单元写入第四数据，将所述第二口字存储单元组的地址矩阵作为所述第二地址信息矩阵，并转到所述根据所述第二始坐标以及所述第二末坐标，得到第二标签数据的步骤；
若所述第二口字存储单元组为空，则判定所述半导体芯片为合格芯片。
第三方面，提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现第一方面任一项实施例所述的一种聚集式芯片检测方法的步骤；或实现第二方面任一实施例所述的一种扩散式芯片检测方法方法的步骤。
第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项实施例所述的一种聚集式芯片检测方法的步骤；或实现如第二方面任一项实施例所述的一种扩散式芯片检测方法的步骤。
本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
本发明实施例提供的该方法，测试方法更全面，权重变化效率更高。主要针对芯片中写入数据值的权重，通过口字形递增式不断增加权重，聚集式漏电测试，都是不断对芯片体质进行考验和检测，使得这样测试出来的芯片更加稳定及可靠。整个测试方法覆盖了固定故障、转换故障、耦合故障以及寻址故障的排查，由此可以对不良的芯片进行更全面、更精确拦截。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种聚集式芯片检测方法的流程示意图；
图2为本发明实施例提供的一种聚集式芯片检测方法的子流程示意图；
图3为本发明实施例提供的一种聚集式芯片检测方法的子流程示意图；
图4为本发明实施例提供的一种聚集式芯片检测方法的子流程示意图；
图5为本发明实施例提供的一种扩散式芯片检测方法的流程示意图；
图6为本发明实施例提供的一种扩散式芯片检测方法的子流程示意图；
图7为本发明实施例提供的一种扩散式芯片检测方法的子流程示意图；
图8为本发明实施例提供的一种聚集式芯片检测装置的结构示意图；
图9为本发明实施例提供的一种扩散式芯片检测装置的结构示意图；
图10为本发明实施例提供的一种电子设备的结构示意图；
图11为本发明实施例提供的一种聚集式芯片检测方法示例图；
图12为本发明实施例提供的一种聚集式芯片检测方法示例图；
图13为本发明实施例提供的一种扩散式芯片检测方法示例图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
图1为本发明实施例提供的一种聚集式芯片检测方法的流程示意图。本发明实施例提出了一种聚集式芯片检测方法，具体地，参见图1，该聚集式芯片检测方法包括如下步骤S101-S107。
S101，往所述半导体芯片的所有存储单元中写入第一数据。
具体实施中，先对所有存储单元进行写入第一数据，所述第一数据包括数据0。在一实施例中，首先定义所有存储单元的地址，对所有存储单元进行写入数据0。
在一实施例中，参见图2，图2为本发明实施例提供的一种聚集式芯片检测方法的子流程示意图。以上步骤S101包括步骤S201-S203：
具体实施中，在写入第一数据的过程中，会有一个寻址的动作，检测地址是否存在及能对应每个存储单元地址。
S201，判断所述存储单元的物理地址以及访问地址是否对应。
具体实施中，寻址的动作指判断所述存储单元的物理地址以及访问地址是否对应，即判断写入数据是否正确写入预设存储单元的地址，通过两者比较检测写入是否正常，输出一寻址状态，所述寻址状态可以为寻址故障状态或寻址正常状态。
S202，若所述物理地址与所述访问地址不是对应，则停止写入所述第一数据。
具体实施中，若步骤S201中通过存储单元的物理地址以及访问地址两者比较，得出物理地址与所述访问地址不是对应，则停止写入所述第一数据，并输出所述寻址故障状态，即检测出半导体芯片存在寻址故障。由此可排查半导体芯片是否存在寻址故障，寻址故障(Adress decoder faults，AF)指不能正确的找到对应的地址的故障类型。
S203，若所述物理地址与所述访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第一数据。
具体实施中，若步骤S201中通过存储单元的物理地址以及访问地址两者比较，得出物理地址与所述访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第一数据，并输出所述寻址正常状态，即检测出半导体芯片不存在寻址故障，可进行之后的检测步骤。
S102，获得所述半导体芯片的第一地址信息矩阵，所述第一地址信息矩阵包括第一始坐标以及第一末坐标。
具体实施中，将所述半导体芯片的所有存储单元的地址列为所述第一地址信息矩阵，第一地址信息矩阵包括所有存储单元的坐标，坐标均包括行坐标以及列坐标，第一始坐标指行坐标最小以及纵坐标最小的存储单元的坐标，第一末坐标指行坐标最大以及纵坐标最大的存储单元的坐标。
S103，根据所述第一始坐标以及所述第一末坐标，得到第一标签数据。
具体实施中，第一标签数据指包括行坐标以及列坐标的数据，由第一始坐标以及所述第一末坐标，可以得到第一始坐标的始行坐标、第一始坐标的始列坐标、第一末坐标的末行坐标以及第一末坐标的末列坐标，所述第一标签数据为所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标组成。
在一实施例中，参见图3，图3为本发明实施例提供的一种聚集式芯片检测方法的子流程示意图。以上步骤S103包括步骤S301-S303：
S301，获取所述第一始坐标的始行坐标以及始列坐标。
具体实施中，通过第一始坐标获取得坐标包括的行坐标以及列坐标，得到始行坐标以及始列坐标。
S302，获取所述第一末坐标的末行坐标以及末列坐标。
具体实施中，通过第一末坐标获取得坐标包括的行坐标以及列坐标，得到末行坐标以及末列坐标。
S303，所述第一标签数据为所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标。
具体实施中，第一标签数据包括所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标。
S104，由所述第一标签数据以及所述第一地址信息矩阵，得到位于所述半导体芯片外围的第一口字存储单元组以及由所述第一口字存储单元组所包围的第一矩形存储单元组。
具体实施中，第一标签数据包括所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标，于第一地址信息矩阵中对比，若第一地址信息矩阵中的存储单元的坐标包含所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标任意一个，则将该存储单元记录到所述第一口字存储单元组，若第一地址信息矩阵中的存储单元的坐标不包含所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标任意一个，则将该存储单元记录到所述第一矩形存储单元组。
S105，判断所述第一矩形存储单元组是否为空。
具体实施中，对所述第一矩形存储单元组判断是否为空，并进行相对应的处理步骤。
S106，若所述第一矩形存储单元组不为空，则往所述第一口字存储单元组的存储单元写入第二数据，将所述第一矩形存储单元组的地址矩阵作为所述第一地址信息矩阵，并转到所述根据所述第一始坐标以及所述第一末坐标，得到第一标签数据的步骤。
具体实施中，判断第一矩形存储单元组是否为空，若第一矩形存储单元组不为空，则往所述第一口字存储单元组的存储单元写入第二数据，所述第二数据与所述第一数据不同，将第一地址信息矩阵的记录清空，把第一矩形存储单元组的地址矩阵的记录复制为所述第一地址信息矩阵。
循环步骤S103-S106，循环过程中，执行S103前，将循环前的第一始坐标的行坐标以及列坐标均增加一得到新的坐标作为第一始坐标，将循环前的第一末坐标的行坐标以及列坐标均减少一得到新的坐标作为第一末坐标，再执行S103步骤。执行步骤S104前，先将所述第一矩形存储单元组清空，保证执行步骤S104前所述第一矩形存储单元组不存在记录。
参见图11，图11展示了本实施例的方法在执行了第1次循环步骤S103-S106后的结果。
继续参见图12，图12展示了本实施例的方法在执行了第7次循环步骤S103-S106后的结果，其中，图中的箭头所指的数字为执行循环的次数。
在一实施例中，参见图4，图4为本发明实施例提供的一种聚集式芯片检测方法的子流程示意图。以上步骤S106包括步骤S401-S403：
S401，判断所述口字存储单元组的数据是否均为所述第二数据且所述矩形存储单元组的数据是否均为所述第一数据。
具体实施中，判断之后会输出权重状态，所述权重状态包括权重故障状态以及权重正常状态。所述第二数据包括数据1，在往所述第一口字存储单元组的存储单元写入第二数据过程中，同时判断口字存储单元组的数据是否均为所述第二数据，判断所述矩形存储单元组的数据是否均为所述第一数据，考虑到存储单元之间的相互影响，也就是耦合故障的出现，因此形成一个口字存储单元组，使得第一数据的外部全是第二数据,第二数据的内部全是第一数据，当第一数据的权重过大时，第二数据就有可能因为权重的关系写入失败，或者是即使写入后也会被耦合成第一数据，因此权重也会严重影响到不良芯片发生此类不良。检测每进行一次写第二数据的动作是否会对内部的第一数据造成耦合的可能。如果出现耦合故障，读取第一数据的操作就会报错输出权重故障状态，达到检测的目的。随着写入第二数据的权重加重，第一数据的权重对应减少，当第二数据多于第一数据时，就会开始形成反耦合，原本是第一数据会耦合第二数据，现在是第二数据耦合第一数据，部分存储的第一数据就有可能在没有写入第二数据时就已经被周围的第二数据耦合成第一数据。因此，先判断口字存储单元组的数据是否均为所述第二数据以及判断所述矩形存储单元组的数据是否均为所述第一数据的动作是很有必要的。
S402，若判断所述第一口字存储单元组的数据均为所述第二数据，且所述第一矩形存储单元组的数据均为所述第一数据，则进行往所述第一口字存储单元组的存储单元写入所述第二数据。
具体实施中，若判断所述第一口字存储单元组的数据均为所述第二数据，且所述第一矩形存储单元组的数据均为所述第一数据，则输出权重正常状态，继续进行后续步骤。
S403，若判断所述第一口字存储单元组的数据不为所述第二数据，或所述第一矩形存储单元组的数据不为所述第一数据，则停止写入所述第二数据。
具体实施中，若出现判断所述第一口字存储单元组的数据不为所述第二数据，或所述第一矩形存储单元组的数据不为所述第一数据，则为出现耦合故障，报错输出权重故障状态，达到检测的目的。
S107，若所述第一矩形存储单元组为空，则判定所述半导体芯片为合格芯片。
具体实施中，判断第一矩形存储单元组是否为空，若所述第一矩形存储单元组为空，则判定所述半导体芯片为合格芯片。通过了对半导体芯片的固定故障、转换故障及耦合故障的检测，则证明该半导体芯片为合格芯片。
主要针对芯片中写入数据值的权重，通过口字形递增式不断增加权重，聚集式漏电测试，都是不断对芯片体质进行考验和检测，使得这样测试出来的芯片更加稳定及可靠。整个测试方法覆盖了固定故障、转换故障、耦合故障以及寻址故障的排查，由此可以对不良的芯片进行更全面、更精确拦截。
实施例2
图5为本发明实施例提供的一种扩散式芯片检测方法的流程示意图。本发明实施例提出了一种扩散式芯片检测方法，具体地，参见图5，该扩散式芯片检测方法包括如下步骤S501-S507。
S501，往所述半导体芯片的所有存储单元中写入第三数据。
具体实施中，先对所有存储单元进行写入第三数据，所述第三数据包括数据0。在一实施例中，首先定义所有存储单元的地址，对所有存储单元进行写入数据0。
在一实施例中，参见图6，图6为本发明实施例提供的一种扩散式芯片检测方法的子流程示意图。以上步骤S501包括步骤S601-S603：
具体实施中，在写入第一数据的过程中，会有一个寻址的动作，检测地址是否存在及能对应每个存储单元地址。
S601，判断所述存储单元的物理地址以及访问地址是否对应。
具体实施中，寻址的动作指判断所述存储单元的物理地址以及访问地址是否对应，即判断写入数据是否正确写入预设存储单元的地址，通过两者比较检测写入是否正常，输出一寻址状态，所述寻址状态可以为寻址故障状态或寻址正常状态。
S602，若所述存储单元的物理地址以及访问地址不对应，则停止写入所述第三数据。
具体实施中，若步骤S601中通过存储单元的物理地址以及访问地址两者比较，得出物理地址与所述访问地址不是对应，则停止写入所述第三数据，并输出所述寻址故障状态，即检测出半导体芯片存在寻址故障。由此可排查半导体芯片是否存在寻址故障，寻址故障(Adress decoder faults，AF)指不能正确的找到对应的地址的故障类型。
S603，若所述存储单元的物理地址以及访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第三数据。
具体实施中，若步骤S601中通过存储单元的物理地址以及访问地址两者比较，得出物理地址与所述访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第三数据，并输出所述寻址正常状态，即检测出半导体芯片不存在寻址故障，可进行之后的检测步骤。
S502，获得所述半导体芯片的第二地址信息矩阵，所述第二地址信息矩阵包括第二始坐标以及第二末坐标。
具体实施中，将所述半导体芯片的所有存储单元的地址列为所述第二地址信息矩阵，第二地址信息矩阵包括所有存储单元的坐标，坐标均包括行坐标以及列坐标，第二始坐标的行坐标为(第二地址信息矩阵的行数)/2向下取整，第二始坐标的列坐标为(第二地址信息矩阵的列数)/2向下取整，第二末坐标的行坐标为(第二地址信息矩阵的行数)/2向上取整，第二末坐标的列坐标为(第二地址信息矩阵的列数1)/2向上取整。例如，第二地址信息矩阵有16行以及10列，则得到第二始坐标的行坐标为8，第二始坐标的列坐标为5，第二末坐标的行坐标为8，第二末坐标的列坐标为5。再例如，第二地址信息矩阵有15行以及11列，则得到第二始坐标的行坐标为7，第二始坐标的列坐标为5，第二末坐标的行坐标为8，第二末坐标的列坐标为6。
S503，根据所述第二始坐标以及所述第二末坐标，得到第二标签数据。
具体实施中，第二标签数据指包括行坐标以及列坐标的数据，由第二始坐标以及所述第二末坐标，可以得到第二始坐标的始行坐标、第二始坐标的始列坐标、第二末坐标的末行坐标以及第二末坐标的末列坐标，所述第二标签数据为所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标组成。通过第二始坐标获取得坐标包括的行坐标以及列坐标，得到始行坐标以及始列坐标。通过第二末坐标获取得坐标包括的行坐标以及列坐标，得到末行坐标以及末列坐标。所述第二标签数据为所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标。
S504，由所述第二标签数据以及所述第二地址信息矩阵，得到位于所述半导体芯片外围的第二口字存储单元组以及由所述第二口字存储单元组所包围的第二矩形存储单元组。
具体实施中，第二标签数据包括所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标，于第二地址信息矩阵中对比，若第二地址信息矩阵中的存储单元的坐标包含所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标任意一个，则将该存储单元记录到所述第二矩形存储单元组，若第二地址信息矩阵中的存储单元的坐标不包含所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标任意一个，则将该存储单元记录到所述第二口字存储单元组。
S505，判断所述第二口字存储单元组是否为空。
具体实施中，对所述第二口字存储单元组判断是否为空，并进行相对应的处理步骤。
S506，若所述第二口字存储单元组不为空，则往所述第二矩形存储单元组的存储单元写入第四数据，将所述第二口字存储单元组的地址矩阵作为所述第二地址信息矩阵，并转到所述根据所述第二始坐标以及所述第二末坐标，得到第二标签数据的步骤。
具体实施中，判断第二口字存储单元组是否为空，若第二口字存储单元组不为空，则往所述第二矩形存储单元组的存储单元写入第四数据，所述第四数据与所述第三数据不同，将第二地址信息矩阵的记录清空，把第二口字存储单元组的地址矩阵的记录复制为所述第二地址信息矩阵。
参见图13，图13展示了本实施例的方法在执行了第7次循环步骤S503-S506后的结果，其中，图中的箭头以及所指的数字为执行循环的次数。
循环步骤S503-S506，循环过程中，执行S503前，将循环前的第二始坐标的行坐标以及列坐标均减少一得到新的坐标作为第二始坐标，将循环前的第二末坐标的行坐标以及列坐标均增加一得到新的坐标作为第二末坐标，再执行S503步骤。执行步骤S504前，先将所述第二口字存储单元组清空，保证执行步骤S504前所述第二口字存储单元组不存在记录。
在一实施例中，参见图7，图7为本发明实施例提供的一种扩散式芯片检测方法的子流程示意图。以上步骤S506包括步骤S701-S703：
S701，判断所述第二矩形存储单元组的数据是否均为所述第四数据且所述第二口字存储单元组的数据是否均为所述第三数据。
具体实施中，判断之后会输出权重状态，所述权重状态包括权重故障状态以及权重正常状态。所述第四数据包括数据1，在往所述第二矩形存储单元组的存储单元写入第四数据过程中，同时判断第二矩形存储单元组的数据是否均为所述第四数据，判断所述第二口字存储单元组的数据是否均为所述第三数据，考虑到存储单元之间的相互影响，也就是耦合故障的出现，因此形成第二口字存储单元组，使得第四数据的外部全是第三数据,第三数据的内部全是第四数据，当第三数据的权重过大时，第四数据就有可能因为权重的关系写入失败，或者是即使写入后也会被耦合成第三数据，因此权重也会严重影响到不良芯片发生此类不良。检测每进行一次写第四数据的动作是否会对外部的第三数据造成耦合的可能。如果出现耦合故障，读取第四数据的操作就会报错输出权重故障状态，达到检测的目的。随着写入第四数据的权重加重，第三数据的权重对应减少，当第四数据多于第三数据时，就会开始形成反耦合，原本是第三数据会耦合第四数据，现在是第四数据耦合第三数据，部分存储的第三数据就有可能在没有写入第四数据时就已经被周围的第四数据耦合成第三数据。因此，先判断第二矩形存储单元组的数据是否均为所述第四数据以及判断所述第二口字存储单元组的数据是否均为所述第三数据的动作是很有必要的。
S702，若判断所述第二矩形存储单元组的数据均为所述第四数据，且所述第二口字存储单元组的数据均为所述第三数据，则进行往所述第二矩形存储单元组的存储单元写入第四数据。
具体实施中，若判断所述第二矩形存储单元组的数据均为所述第四数据，且所述第二口字存储单元组的数据均为所述第三数据，则输出权重正常状态，继续进行后续步骤。
S703，若判断所述第二矩形存储单元组的数据不为所述第四数据，或所述第二口字存储单元组的数据不为所述第三数据，则停止写入所述第四数据。
具体实施中，若判断所述第二矩形存储单元组的数据不为所述第四数据，或所述第二口字存储单元组的数据不为所述第三数据，则为出现耦合故障，报错输出权重故障状态，达到检测的目的。
S507，若所述第二口字存储单元组为空，则判定所述半导体芯片为合格芯片。
具体实施中，判断第二口字存储单元组是否为空，若所述第二口字存储单元组为空，则判定所述半导体芯片为合格芯片。通过了对半导体芯片的固定故障、转换故障及耦合故障的检测，则证明该半导体芯片为合格芯片。
主要针对芯片中写入数据值的权重，通过口字形递增式不断增加权重，扩散式漏电测试，都是不断对芯片体质进行考验和检测，使得这样测试出来的芯片更加稳定及可靠。整个测试方法覆盖了固定故障、转换故障、耦合故障以及寻址故障的排查，由此可以对不良的芯片进行更全面、更精确拦截。
实施例3
参见图8，本发明实施例还提供了一种聚集式芯片检测装置800，该聚集式芯片检测装置包括第一写入单元801、第一获取单元802、第二获取单元803、第三获取单元804、第一判断单元805、第二写入单元806以及第一判定单元807。
第一写入单元801,用于往所述半导体芯片的所有存储单元中写入第一数据。
在一实施例中，以上第一写入单元801具体包括：
判断所述存储单元的物理地址以及访问地址是否对应；
若所述存储单元的物理地址以及访问地址不对应，则停止写入所述第一数据，并输出所述寻址故障状态；
若所述存储单元的物理地址以及访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第一数据。
第一获取单元802,用于获得所述半导体芯片的第一地址信息矩阵，所述第一地址信息矩阵包括第一始坐标以及第一末坐标。
第二获取单元803,用于根据所述第一始坐标以及所述第一末坐标，得到第一标签数据。
在一实施例中，以上第二获取单元803具体包括：
获取所述第一始坐标的始行坐标以及始列坐标；
获取所述第一末坐标的末行坐标以及末列坐标；
所述第一标签数据为所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标。
第三获取单元804,用于由所述第一标签数据以及所述第一地址信息矩阵，得到位于所述半导体芯片外围的第一口字存储单元组以及由所述第一口字存储单元组所包围的第一矩形存储单元组。
第一判断单元805,用于判断所述第一矩形存储单元组是否为空。
第二写入单元806，用于若所述第一矩形存储单元组不为空，则往所述第一口字存储单元组的存储单元写入第二数据，将所述第一矩形存储单元组的地址矩阵作为所述第一地址信息矩阵，并转到所述根据所述第一始坐标以及所述第一末坐标，得到第一标签数据的步骤。
在一实施例中，以上第二写入单元806具体包括：
判断所述第一口字存储单元组的数据是否均为所述第二数据且所述第一矩形存储单元组的数据是否均为所述第一数据；
若判断所述第一口字存储单元组的数据均为所述第二数据，且所述第一矩形存储单元组的数据均为所述第一数据，则停止写入所述第二数据；
若判断所述第一口字存储单元组的数据不为所述第二数据，或所述第一矩形存储单元组的数据不为所述第一数据，则进行往所述第一口字存储单元组的存储单元写入所述第二数据。
第一判定单元807,用于若所述第一矩形存储单元组为空，则判定所述半导体芯片为合格芯片。
实施例4
参见图9，本发明实施例还提供了一种扩散式芯片检测装置900，该扩散式芯片检测装置包括第三写入单元901、第四获取单元902、第五获取单元903、第六获取单元904、第二判断单元905、第四写入单元906以及第二判定单元907。
第三写入单元901,用于往所述半导体芯片的所有存储单元中写入第三数据。
在一实施例中，以上第三写入单元901具体包括：
判断所述存储单元的物理地址以及访问地址是否对应；
若所述存储单元的物理地址以及访问地址不对应，则停止写入所述第三数据；
若所述存储单元的物理地址以及访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第三数据。
第四获取单元902,用于获得所述半导体芯片的第二地址信息矩阵，所述第二地址信息矩阵包括第二始坐标以及第二末坐标。
第五获取单元903,用于根据所述第二始坐标以及所述第二末坐标，得到第二标签数据。
第六获取单元904,用于由所述第二标签数据以及所述第二地址信息矩阵，得到位于所述半导体芯片外围的第二口字存储单元组以及由所述第二口字存储单元组所包围的第二矩形存储单元组。
第二判断单元905，用于判断所述第二口字存储单元组是否为空。
第四写入单元906，用于若所述第二口字存储单元组不为空，则往所述第二矩形存储单元组的存储单元写入第四数据，将所述第二口字存储单元组的地址矩阵作为所述第二地址信息矩阵，并转到所述根据所述第二始坐标以及所述第二末坐标，得到第二标签数据的步骤。
在一实施例中，以上单元906具体包括：
判断所述第二矩形存储单元组的数据是否均为所述第四数据且所述第二口字存储单元组的数据是否均为所述第三数据；
若判断所述第二矩形存储单元组的数据均为所述第四数据，且所述第二口字存储单元组的数据均为所述第三数据，则进行往所述第二矩形存储单元组的存储单元写入第四数据；
若判断所述第二矩形存储单元组的数据不为所述第四数据，或所述第二口字存储单元组的数据不为所述第三数据，则停止写入所述第四数据；
第二判定单元907,用于若所述第二口字存储单元组为空，则判定所述半导体芯片为合格芯片。
如图10所示，本发明实施例提供了一种电子设备，包括处理器111、通信接口112、存储器113和通信总线114，其中，处理器111，通信接口112，存储器113通过通信总线114完成相互间的通信；
存储器113，用于存放计算机程序；
在本发明一个实施例中，处理器111，用于执行存储器113上所存放的程序时，实现前述任意一个方法实施例提供的聚集式芯片检测方法；或实现前述任意一个方法实施例提供的扩散式芯片检测方法。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述任意一个方法实施例提供的聚集式芯片检测方法的步骤；或实现前述任意一个方法实施例提供的扩散式芯片检测方法。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种聚集式芯片检测方法，其特征在于，应用于半导体芯片，所述半导体芯片包括成矩形阵列设置的多个存储单元，所述方法包括：
往所述半导体芯片的所有存储单元中写入第一数据；
获得所述半导体芯片的第一地址信息矩阵，所述第一地址信息矩阵包括第一始坐标以及第一末坐标；
根据所述第一始坐标以及所述第一末坐标，得到第一标签数据；
由所述第一标签数据以及所述第一地址信息矩阵，得到位于所述半导体芯片外围的第一口字存储单元组以及由所述第一口字存储单元组所包围的第一矩形存储单元组；
判断所述第一矩形存储单元组是否为空；
若所述第一矩形存储单元组不为空，则往所述第一口字存储单元组的存储单元写入第二数据，将所述第一矩形存储单元组的地址矩阵作为所述第一地址信息矩阵，并转到所述根据所述第一始坐标以及所述第一末坐标，得到第一标签数据的步骤；
若所述第一矩形存储单元组为空，则判定所述半导体芯片为合格芯片。
2.根据权利要求1所述的方法，其特征在于，根据所述第一始坐标以及所述第一末坐标，得到第一标签数据，包括：
获取所述第一始坐标的始行坐标以及始列坐标；
获取所述第一末坐标的末行坐标以及末列坐标；
所述第一标签数据为所述始行坐标、所述始列坐标、所述末行坐标以及所述末列坐标。
3.根据权利要求1所述的方法，其特征在于，所述往所述半导体芯片的所有存储单元中写入第一数据，包括：
判断所述存储单元的物理地址以及访问地址是否对应；
若所述存储单元的物理地址以及访问地址不对应，则停止写入所述第一数据；
若所述存储单元的物理地址以及访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第一数据。
4.根据权利要求1所述的方法，其特征在于，所述往所述第一口字存储单元组的存储单元写入第二数据，包括：
判断所述第一口字存储单元组的数据是否均为所述第二数据且所述第一矩形存储单元组的数据是否均为所述第一数据；
若判断所述第一口字存储单元组的数据均为所述第二数据，且所述第一矩形存储单元组的数据均为所述第一数据，则停止写入所述第二数据；
若判断所述第一口字存储单元组的数据不为所述第二数据，或所述第一矩形存储单元组的数据不为所述第一数据，则进行往所述第一口字存储单元组的存储单元写入所述第二数据。
5.一种扩散式芯片检测方法，其特征在于，应用于半导体芯片，所述半导体芯片包括成矩形阵列设置的多个存储单元，所述方法包括：
往所述半导体芯片的所有存储单元中写入第三数据；
获得所述半导体芯片的第二地址信息矩阵，所述第二地址信息矩阵包括第二始坐标以及第二末坐标；
根据所述第二始坐标以及所述第二末坐标，得到第二标签数据；
由所述第二标签数据以及所述第二地址信息矩阵，得到位于所述半导体芯片外围的第二口字存储单元组以及由所述第二口字存储单元组所包围的第二矩形存储单元组；
判断所述第二口字存储单元组是否为空；
若所述第二口字存储单元组不为空，则往所述第二矩形存储单元组的存储单元写入第四数据，将所述第二口字存储单元组的地址矩阵作为所述第二地址信息矩阵，并转到所述根据所述第二始坐标以及所述第二末坐标，得到第二标签数据的步骤；
若所述第二口字存储单元组为空，则判定所述半导体芯片为合格芯片。
6.根据权利要求5所述的方法，其特征在于，所述往所述半导体芯片的所有存储单元中写入第三数据，包括：
判断所述存储单元的物理地址以及访问地址是否对应；
若所述存储单元的物理地址以及访问地址不对应，则停止写入所述第三数据；
若所述存储单元的物理地址以及访问地址是对应，则进行往所述半导体芯片的所有存储单元中写入所述第三数据。
7.根据权利要求5所述的方法，其特征在于，所述往所述第二矩形存储单元组的存储单元写入第四数据，包括：
判断所述第二矩形存储单元组的数据是否均为所述第四数据且所述第二口字存储单元组的数据是否均为所述第三数据；
若判断所述第二矩形存储单元组的数据均为所述第四数据，且所述第二口字存储单元组的数据均为所述第三数据，则进行往所述第二矩形存储单元组的存储单元写入第四数据；
若判断所述第二矩形存储单元组的数据不为所述第四数据，或所述第二口字存储单元组的数据不为所述第三数据，则停止写入所述第四数据。
8.一种检测装置，其特征在于，包括用于执行如权利要求1-4任一项所述方法的单元；或者包括用于执行如权利要求5-7任一项所述方法的单元。
9.一种控制器，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1-4任一项所述的方法的步骤；或者实现权利要求5-7任一项所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-4任一项所述的方法的步骤；或者所述计算机程序被处理器执行时实现如权利要求5-7任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210424928.7A CN114863985A (zh) | 2022-04-21 | 2022-04-21 | 一种聚集扩散式芯片检测方法、装置、控制器及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210424928.7A CN114863985A (zh) | 2022-04-21 | 2022-04-21 | 一种聚集扩散式芯片检测方法、装置、控制器及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114863985A true CN114863985A (zh) | 2022-08-05 |
Family
ID=82632741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210424928.7A Pending CN114863985A (zh) | 2022-04-21 | 2022-04-21 | 一种聚集扩散式芯片检测方法、装置、控制器及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114863985A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187595A (ja) * | 2001-12-14 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路、半導体集積装置およびテストパターン生成方法 |
| KR20110010381A (ko) * | 2009-07-24 | 2011-02-01 | 연세대학교 산학협력단 | 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 |
| US20110239080A1 (en) * | 2010-03-26 | 2011-09-29 | Kabushiki Kaisha Toshiba | Error detection/correction circuit, memory controller and semiconductor memory apparatus |
| JP2012004219A (ja) * | 2010-06-15 | 2012-01-05 | Seiko Epson Corp | 半導体装置の検査方法及び、半導体装置の検査システム |
| US20140298120A1 (en) * | 2013-03-29 | 2014-10-02 | Integrated Silicon Solution (Shanghai), Inc. | Circuit and Method for Testing Memory Devices |
| CN105745623A (zh) * | 2013-12-26 | 2016-07-06 | 英特尔公司 | 集成电路缺陷检测和修复 |
| CN112098770A (zh) * | 2020-08-20 | 2020-12-18 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
| CN112420114A (zh) * | 2020-11-04 | 2021-02-26 | 深圳市宏旺微电子有限公司 | 一种存储芯片的故障检测方法及装置 |
| CN112802532A (zh) * | 2021-02-20 | 2021-05-14 | 深圳佰维存储科技股份有限公司 | Dram测试方法、装置、可读存储介质及电子设备 |
| CN112885399A (zh) * | 2021-01-22 | 2021-06-01 | 深圳佰维存储科技股份有限公司 | Dram测试方法、装置、可读存储介质及电子设备 |
| CN113223597A (zh) * | 2021-05-28 | 2021-08-06 | 北京集创北方科技股份有限公司 | 闪存测试方法、装置、存储介质和终端设备 |
| CN113434330A (zh) * | 2020-03-23 | 2021-09-24 | 英特尔公司 | 行可寻址且列可寻址的存储器中的动态数据的错误纠正 |
| US20220399068A1 (en) * | 2020-07-13 | 2022-12-15 | Changxin Memory Technologies, Inc. | Testing method, testing system, and testing apparatus for semiconductor chip |
-
2022
- 2022-04-21 CN CN202210424928.7A patent/CN114863985A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187595A (ja) * | 2001-12-14 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路、半導体集積装置およびテストパターン生成方法 |
| KR20110010381A (ko) * | 2009-07-24 | 2011-02-01 | 연세대학교 산학협력단 | 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 |
| US20110239080A1 (en) * | 2010-03-26 | 2011-09-29 | Kabushiki Kaisha Toshiba | Error detection/correction circuit, memory controller and semiconductor memory apparatus |
| JP2012004219A (ja) * | 2010-06-15 | 2012-01-05 | Seiko Epson Corp | 半導体装置の検査方法及び、半導体装置の検査システム |
| US20140298120A1 (en) * | 2013-03-29 | 2014-10-02 | Integrated Silicon Solution (Shanghai), Inc. | Circuit and Method for Testing Memory Devices |
| CN105745623A (zh) * | 2013-12-26 | 2016-07-06 | 英特尔公司 | 集成电路缺陷检测和修复 |
| CN113434330A (zh) * | 2020-03-23 | 2021-09-24 | 英特尔公司 | 行可寻址且列可寻址的存储器中的动态数据的错误纠正 |
| US20220399068A1 (en) * | 2020-07-13 | 2022-12-15 | Changxin Memory Technologies, Inc. | Testing method, testing system, and testing apparatus for semiconductor chip |
| CN112098770A (zh) * | 2020-08-20 | 2020-12-18 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
| CN112420114A (zh) * | 2020-11-04 | 2021-02-26 | 深圳市宏旺微电子有限公司 | 一种存储芯片的故障检测方法及装置 |
| CN112885399A (zh) * | 2021-01-22 | 2021-06-01 | 深圳佰维存储科技股份有限公司 | Dram测试方法、装置、可读存储介质及电子设备 |
| CN112802532A (zh) * | 2021-02-20 | 2021-05-14 | 深圳佰维存储科技股份有限公司 | Dram测试方法、装置、可读存储介质及电子设备 |
| CN113223597A (zh) * | 2021-05-28 | 2021-08-06 | 北京集创北方科技股份有限公司 | 闪存测试方法、装置、存储介质和终端设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337218B1 (ko) | 스크루빙 및 스페어링을 향상시킨 컴퓨터 램 메모리 시스템 | |
| TW451473B (en) | Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory | |
| CN101599305B (zh) | 具有数据修复功能的储存系统及其数据修复方法 | |
| US11461038B2 (en) | Method, device and terminal for testing memory chip | |
| US7490276B1 (en) | Testing self-repairing memory of a device | |
| TW200947450A (en) | Storage system capable of data recovery and method thereof | |
| CN105760268A (zh) | 一种片上随机存取存储器内建自测试方法和装置 | |
| CN112420114B (zh) | 一种存储芯片的故障检测方法及装置 | |
| US8516315B2 (en) | Testing of non stuck-at faults in memory | |
| US11823756B2 (en) | Method and device for testing memory array structure, and storage medium | |
| CN112053732A (zh) | 基于March算法优化的DRAM检测故障方法、装置及系统 | |
| CN112927751B (zh) | 存储器失效地址的输出方法及相关设备 | |
| CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 | |
| JP3223817B2 (ja) | 半導体メモリ装置及びその駆動方法 | |
| US7596728B2 (en) | Built-in self repair circuit for a multi-port memory and method thereof | |
| JP5545771B2 (ja) | 診断装置、診断方法および診断プログラム診断方法 | |
| CN114863985A (zh) | 一种聚集扩散式芯片检测方法、装置、控制器及介质 | |
| CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| JP2005050393A (ja) | 半導体装置およびその故障検出方法 | |
| US20100031096A1 (en) | Internal fail bit or byte counter | |
| CN105405468B (zh) | 存储器测试方法 | |
| CN114898795B (zh) | 一种芯片读写检测方法、装置、控制器及介质 | |
| JP4678994B2 (ja) | メモリの不良救済解析方法・メモリ試験装置 | |
| CN118262773A (zh) | 一种存储器故障测试电路及方法 | |
| US20240134735A1 (en) | Memory address generation device, method and testing device for test mode and memory apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |