CN105304144B - 存储器错误检测方法及装置 - Google Patents

存储器错误检测方法及装置 Download PDF

Info

Publication number
CN105304144B
CN105304144B CN201510729616.7A CN201510729616A CN105304144B CN 105304144 B CN105304144 B CN 105304144B CN 201510729616 A CN201510729616 A CN 201510729616A CN 105304144 B CN105304144 B CN 105304144B
Authority
CN
China
Prior art keywords
error detection
error
register
memory
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510729616.7A
Other languages
English (en)
Other versions
CN105304144A (zh
Inventor
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510729616.7A priority Critical patent/CN105304144B/zh
Publication of CN105304144A publication Critical patent/CN105304144A/zh
Application granted granted Critical
Publication of CN105304144B publication Critical patent/CN105304144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器错误检测装置，在同一个芯片上包括控制装置、存储器单元阵列、页缓冲器、错误检测单元以及IO缓冲器，错误检测单元位于页缓冲器与IO缓冲器之间用于在控制装置的控制下对存储器单元阵列中的错误进行检测。依照本发明的存储器错误检测方法及装置，在页缓冲器和IO缓冲器之间插入错误检测单元，在存储器进行编程和擦除操作之后实现内部错误检测操作，获取错误存储单元信息，简易快速并低成本实现了错误检测。

Description

存储器错误检测方法及装置
技术领域
本发明涉及一种非易失性存储器操作方法及装置，特别是涉及一种存储器错误检测方法及装置。
背景技术
随着NAND Flash存储器的存储密度和制造进程的不断升级，存储单元的可靠性问题受到越来越多的挑战，目前研究实践表明合理使用错误纠正码(ECC)能够有效提高器件可靠性以及延长使用寿命。对于一定长度的序列，其中错误单元的总位数是ECC能否成功纠错的重要参数，因此如何快速获取该参数十分重要。
另一方面，在载有NAND Flash裸片的晶圆制造过程中，由于工艺流程十分复杂，不可避免的导致某些芯片中的存储单元存在缺陷。芯片中失效单元的数目是衡量其品质的一个关键参数，因此为了实现高效筛选芯片的目的，必须快速获取存储数据出错的总位数。
此外，在NAND Flash单芯片价格(Average Selling Price,ASP)降低的同时，不断增长的芯片存储密度却使测试成本变得越来越高。因此缩减测试成本成为亟待解决的问题。在芯片内以较小的代价实现芯片的可测性设计，可以有效地优化测试流程、缩短测试时间、减少测试资源消耗。
如图1所示为一种存储器错误检测装置，包括电压发生器、解码器、存储器单元阵列、控制器、页缓冲器以及输入/输出(I/O)缓冲器，其中控制器包括寄存器和指令接口。I/O缓冲器从装置外获取指令经过指令接口输送至控制器内的寄存器，在控制器向电压发生器发送的控制信号VG_signal、以及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号以与WL结合而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中，最后输出至IO缓冲器。图2示出了其错误检测方法：首先装载测试数据并编程到待测存储单元，例如经由IO缓冲器、页缓冲器将数据编程到存储器单元阵列中；然后如图1前述过程，读取测试单元中所存储的数据；最后对测试数据与读出数据进行片外比较，获得测试结果。
为了获得测试结果，必须在图1所示的芯片外部比较测试数据以及读取的数据，这样存在两个基本问题：1)外部测试结构除了执行编程、读取操作外，还必须包含特定的比较功能模块，以便将两者数据进行比较，增加了测试的复杂度；2)错误检测流程包括编程、读取、比较三个基本操作，其中基于外部测试结构的比较分析，速度难以保证。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种能够简易、快速进行错误检测的存储器错误检测方法及装置。
为此，本发明提供了一种存储器错误检测装置，在同一个芯片上包括控制装置、存储器单元阵列、页缓冲器、错误检测单元以及IO缓冲器，错误检测单元位于页缓冲器与IO缓冲器之间用于在控制装置的控制下对存储器单元阵列中的错误进行检测。
其中，控制装置包括电压发生器、解码器、控制器，在控制器的控制下解码器将来自电压发生器的信号转变为存储器单元阵列的字线控制信号；优选地，控制装置的控制器进一步包括用于存储错误检测单元检测结果的错误检测单元寄存器，以及用于接收指令或测试指令的指令/测试接口。
其中，错误检测单元包括组合逻辑运算模块、加法器、累加器、触发器、比较器、选择器，寄存器包括错误码计数寄存器、错误位计数寄存器、故障阈值寄存器、通过/故障状态寄存器、通过/故障标记寄存器、包含错误位地址的其他错误信息寄存器。
其中，页缓冲器中的数据与IO缓冲器输入的参考数据通过异或门存入错误码计数寄存器，错误码计数寄存器与复位信号输入累加器与触发器构成的反馈回路，反馈回路的输出一路连接至比较器、在比较器处与来自故障阈值寄存器的阈值作比较，比较的结果经过选择器选择之后存入通过/故障状态寄存器，反馈回路的输出另一路连接至错误位计数寄存器阵列。
其中，页缓冲器分为S个区段，错误位计数寄存器阵列包括对应的S个错误位计数寄存器，S大于等于1。
本发明还提供了一种存储器错误检测方法，采用如前所述的任一种存储器错误检测装置，在控制装置的控制下通过位于页缓冲器与IO缓冲器之间的错误检测单元对存储器单元阵列中的错误进行检测，其中，所述方法包括步骤：
a、通过IO缓冲器装载测试数据并编程到存储器单元阵列；
b、根据指令，对存储器单元阵列执行错误检测操作，将错误数据位的总数以及错误数据位的地址存储到控制器中的寄存器；
c、通过读取控制器中的寄存器的数值，直接获得错误检测结果。
其中，步骤b进一步包括：
b1、从存储器单元向页缓冲器读取测试数据；
b2、从页缓冲器向错误检测单元读取测试数据，并且同时从IO缓冲器向错误检测单元加载参考数据；
b3、在错误检测单元中将测试数据与参考数据作比较；
b4、对比较的结果进行计数处理。
其中，步骤b4进一步包括：对错误位计数，列地址递增，以及判定列地址是否超过当前区段，如果否则返回至步骤b2，如果是则前进至后续步骤。
其中，步骤b4之后进一步包括：判定错误是否大于阈值，如果是则设置故障标记，如果否则设置通过标记；存储故障信息；计数器复位；区段递增；判定是否超过最后区段，如果是则结束，如果否则返回至步骤b2。
其中，步骤b1之前进一步包括：判定是否存在错误检测指令，如果是则继续执行步骤b1，如果否则空载等待。
依照本发明的存储器错误检测方法及装置，在页缓冲器和IO缓冲器之间插入错误检测单元，在存储器进行编程和擦除操作之后实现内部错误检测操作，获取错误存储单元信息，简易快速并低成本实现了错误检测。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1为一种存储器错误检测结构示意图；
图2为图1所示的错误检测方法的流程图；
图3为本发明存储器错误检测架构示意图；
图4为图3所示的错误检测方法的整体流程图；
图5为图3中页缓冲器的分段示意图；
图6为图3中寄存器的示意图；
图7为图4所示整体流程图对应的具体各个步骤；
图8为图3所示架构工作时的时序图；
图9为图3所示架构的具体电路结构。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能够简易、快速进行错误检测的存储器错误检测方法及装置。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
本发明的存储器错误检测装置的整体架构如图3所示，包括电压发生器、解码器、存储器单元阵列、控制器、页缓冲器、输入/输出(I/O)缓冲器、以及本发明特有的错误检测单元(EDU)，其中控制器包括EDU寄存器和指令/测试接口。I/O缓冲器从装置外获取测试指令并输送至指令/测试接口，在控制器向电压发生器发送的控制信号VG_signal、以及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号以与WL结合而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中，EDU在控制器发送的EDU_signal控制信号的控制下对页缓冲器进行错误检测并将检测是否通过以及哪些数据位有错误等结果以信号EDU_feedback(可包含对应不同信息的多个数值)返回至控制器，如果检测通过，控制器中EDU寄存器数据可通过I/O缓冲器输出结果。
图4示出了图3所示架构的错误检测方法的整体流程：首先装载测试数据并编程到待测存储单元，例如经由IO缓冲器、页缓冲器将测试数据编程到存储器单元阵列中；然后如图3前述过程，在图3所示架构的芯片上，接收到错误检测指令后，对存储器内部执行一系列错误检测操作，将错误数据位的总数以及错误数据位的地址存储到控制器中的特定(例如EDU)存储器中；最后读取EDU寄存器，通过读取控制器中相关寄存器(例如通过/故障状态寄存器)的数值，直接获取错误检测结果。
由于检测单元设计在芯片架构中，可以在内部完成测试数据的比较任务，外部测试结构直接读取相应寄存器值，即可获得错误检测的结果。因此该方法具有较明显的优点：
1)由于错误检测单元在芯片内部完成测试任务，外部测试结构可以直接读取寄存器值，快速获取检测结果。该结果不仅可以包含错误的位数，也能通过预先设定错误位数上限，直接在内部判断是否超过错误上限。
2)由于涉及到的错误检测操作在芯片中实现，因此能够有效提高测试效率，完成快速芯片筛选。
3)基于ECC对一定长度的序列纠错的特点，可以在Page中以该长度为基本段长度，划分区域进行检测，提高检测结果的实用性。
4)错误检测单元是独立于芯片读写通路的设计，不会对芯片的其他读写操作带来影响。
图5示出了根据ECC纠错及筛选具体需求，将图3中页缓存器分为了区段0至区段S--1共S个区段(例如S＝32，64，128，256…)。对应的，图6示出了图3中EDU寄存器的具体结构，包括多个错误位计数寄存器，由至少一个故障阈值寄存器、至少一个通过/故障状态寄存器、至少一个通过/故障标记寄存器共同构成的检测状态寄存器，以及其他错误信息寄存器。其中，错误位计数寄存器总数目与图5所示的页缓冲器的分段数目相同均为S，并且每个错误位计数寄存器与区段依次对应。例如，第M个寄存器对应区段M页缓冲器出错位数的统计结果。故障阈值寄存器用于存储各个页缓冲器各个区段可接受的出错位数的上/下限值(阈值)，以便稍后用于比较确定是否发生故障。通过/故障状态寄存器、通过/故障标记寄存器记录了该页、该区段是否通过检测。例如第M个区段的错误位数统计完成后，与故障阈值的值比较，结果存储到通过/故障标记寄存器的第M位。其他错误信息寄存器至少包含错误位地址的信息等。
图7示出了依照本发明一个优选实施例的、用于执行图4所示整体流程的具体步骤。
首先，等待接收或判断是否接收到错误检测指令。如果否，进入空闲循环等待，直至(通过图3所示的I/O缓冲器和指令/测试接口)接收到错误检测指令。
如果是，则接着从存储单元向页缓冲器读取测试数据。例如在控制器向电压发生器发送的控制信号VG_signal、以及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号以与WL结合而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中。
接着，从页缓冲器向错误检测单元(EDU)读取测试数据，并且同时从输入/输出缓冲器向错误检测单元加载标准参考数据。
随后，在EDU中进行比较，判定读取的测试数据与加载的标准参考数据是否一致，并且对结果进行计数处理，例如错误位计数。此后，列地址递增，并判断是否超过了当前区段，如果没有，则返回至读取/加载步骤，循环直至列地址超过了当前区段。也即，上述步骤以WEB(写使能信号)为周期，每次完成m位数据的比较和结果处理。通过循环执行，直到完成每个区段中所有数据的比较。
判定超过当前区段、也即完成了当前区段中所有数据的比较之后，判定错误是否大于(故障阈值寄存器中所存储的)阈值，如果是则设置故障标记，如果否则设置通过标记，也即改写通过/故障标记寄存器。随后，存储故障信息、计数器复位、区段编号递增。判定是否超过最后区段(S--1)，如果是则流程结束，如果否则返回至读取/加载步骤以循环执行，直至所有区段中所有数据均比较完成。
图8示出了图7所示流程中各个信号对应的时序图，其中WEB为写使能信号，ALE地址锁存使能信号，CLE指令锁存使能信号，I/O表示输入/输出缓冲器的信号，DO表示数据输出总线，R/B表示存储器是否空闲的状态信号。
图9示出了图3所示架构的具体电路图。其中，核心单元对应于图3中存储器阵列中的各个单元，页缓冲器包括PB1、PB2……PBi+1等多个子缓冲器或子页面，页缓冲器的M路输出在列选择信号Dec_signal的控制下由列选择器(对应于图3中的解码器的一部分)而控制输出，列选择器输出信号DO的m位数据与来自I/O缓冲器的信号DI进行组合逻辑运算(采用组合逻辑模块进行运算，例如异或运算)，将一次比较结果输出至错误计数器进行错误位数的求和，计数器结果与复位控制信号Reset一起输送至由累加器(用于对每次比较结果进行求和)和延迟触发器DFF构成的反馈回路，反馈回路的输出信号在比较器(用于比较错误位总数和错误阈值)处与来自故障阈值寄存器的存储数值作比较，比较结果经过多路选择器(用于选择分段区域通过或者失败标志位)而送至通过/故障状态寄存器，反馈回路的输出信号还同时输出至错误位计数的寄存器阵列。通过图7所示工序判定得到最终的结果，通过I/O缓冲器最终输出。
依照本发明的存储器错误检测方法及装置，在页缓冲器和IO缓冲器之间插入错误检测单元，在存储器进行编程和擦除操作之后实现内部错误检测操作，获取错误存储单元信息，简易快速并低成本实现了错误检测。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构或方法流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (8)

1.一种存储器错误检测装置，在同一个芯片上包括控制装置、存储器单元阵列、页缓冲器、错误检测单元以及IO缓冲器，错误检测单元位于页缓冲器与IO缓冲器之间用于在控制装置的控制下对存储器单元阵列中的错误进行检测，其中错误检测单元包括组合逻辑运算模块、加法器、累加器、触发器、比较器、选择器，寄存器包括错误码计数寄存器、错误位计数寄存器、故障阈值寄存器、通过/故障状态寄存器、通过/故障标记寄存器、包含错误位地址的其他错误信息寄存器；以及其中，页缓冲器中的数据与IO缓冲器输入的参考数据通过异或门存入错误码计数寄存器，错误码计数寄存器与复位信号输入累加器与触发器构成反馈回路，反馈回路的输出一路连接至比较器、在比较器处与来自故障阈值寄存器的阈值作比较，比较的结果经过选择器选择之后存入通过/故障状态寄存器，反馈回路的输出另一路连接至错误位计数寄存器阵列。
2.如权利要求1的存储器错误检测装置，其中，控制装置包括电压发生器、解码器、控制器，在控制器的控制下解码器将来自电压发生器的信号转变为存储器单元阵列的字线控制信号；优选地，控制装置的控制器进一步包括用于存储错误检测单元检测结果的错误检测单元寄存器，以及用于接收指令或测试指令的指令/测试接口。
3.如权利要求1的存储器错误检测装置，其中，页缓冲器分为S个区段，错误位计数寄存器阵列包括对应的S个错误位计数寄存器，S大于等于1。
4.一种存储器错误检测方法，采用如权利要求1至3任一项所述的存储器错误检测装置，在控制装置的控制下通过位于页缓冲器与IO缓冲器之间的错误检测单元对存储器单元阵列中的错误进行检测，其中，所述方法包括步骤：
a、通过IO缓冲器装载测试数据并编程到存储器单元阵列；
b、根据指令，对存储器单元阵列执行错误检测操作，将错误数据位的总数以及错误数据位的地址存储到控制器中的寄存器；
c、通过读取控制器中的寄存器的数值，直接获得错误检测结果。
5.如权利要求4的存储器错误检测方法，其中，步骤b进一步包括：
b1、从存储器单元读出测试数据并写入至页缓冲器；
b2、从页缓冲器读出测试数据并写入至错误检测单元，并且同时从IO缓冲器向错误检测单元加载参考数据；
b3、在错误检测单元中将测试数据与参考数据作比较；
b4、对比较的结果进行计数处理。
6.如权利要求5的存储器错误检测方法，其中，步骤b4进一步包括：对错误位计数，列地址递增，以及判定列地址是否超过当前区段，如果否则返回至步骤b2，如果是则前进至后续步骤。
7.如权利要求5的存储器错误检测方法，其中，步骤b4之后进一步包括：判定错误是否大于阈值，如果是则设置故障标记，如果否则设置通过标记；存储故障信息；计数器复位；区段递增；判定是否超过最后区段，如果是则结束，如果否则返回至步骤b2。
8.如权利要求5的存储器错误检测方法，其中，步骤b1之前进一步包括：判定是否存在错误检测指令，如果是则继续执行步骤b1，如果否则空载等待。
CN201510729616.7A 2015-10-30 2015-10-30 存储器错误检测方法及装置 Active CN105304144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510729616.7A CN105304144B (zh) 2015-10-30 2015-10-30 存储器错误检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510729616.7A CN105304144B (zh) 2015-10-30 2015-10-30 存储器错误检测方法及装置

Publications (2)

Publication Number Publication Date
CN105304144A CN105304144A (zh) 2016-02-03
CN105304144B true CN105304144B (zh) 2018-05-15

Family

ID=55201294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510729616.7A Active CN105304144B (zh) 2015-10-30 2015-10-30 存储器错误检测方法及装置

Country Status (1)

Country Link
CN (1) CN105304144B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141059B2 (en) * 2016-11-30 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Failure detection circuitry for address decoder for a data storage device
CN109684137A (zh) * 2017-10-19 2019-04-26 航天信息股份有限公司 一种用于对目标设备进行检测的方法及系统
US11636014B2 (en) 2017-10-31 2023-04-25 SK Hynix Inc. Memory system and data processing system including the same
KR102455880B1 (ko) * 2018-01-12 2022-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11074126B2 (en) 2018-07-12 2021-07-27 Micron Technology, Inc. Methods for error count reporting with scaled error count information, and memory devices employing the same
CN109522051B (zh) * 2018-11-22 2023-07-18 中国电子科技集团公司第四十七研究所 一种可自我修复的控制寄存器单元
CN109743631A (zh) * 2019-01-16 2019-05-10 四川长虹电器股份有限公司 实现电视ddr存储自动诊断的系统及方法
KR20200121179A (ko) * 2019-04-15 2020-10-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
CN112331255B (zh) * 2020-10-21 2022-01-25 长江存储科技有限责任公司 3d nand存储器的验证统计电路、方法及3d nand存储器
CN112582017A (zh) * 2020-12-30 2021-03-30 东芯半导体股份有限公司 半导体存储装置及其测试方法
CN114566203B (zh) * 2022-02-21 2023-05-05 华中科技大学 一种Flash的快速检测装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466150A (zh) * 2002-06-05 2004-01-07 力旺电子股份有限公司 快闪存储器的分页缓冲器
CN101079322A (zh) * 2006-03-31 2007-11-28 三星电子株式会社 多位存储装置和存储系统
CN101246738A (zh) * 2007-01-03 2008-08-20 三星电子株式会社 具有备份电路的存储系统及编程方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5657079B1 (ja) * 2013-10-24 2015-01-21 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466150A (zh) * 2002-06-05 2004-01-07 力旺电子股份有限公司 快闪存储器的分页缓冲器
CN101079322A (zh) * 2006-03-31 2007-11-28 三星电子株式会社 多位存储装置和存储系统
CN101246738A (zh) * 2007-01-03 2008-08-20 三星电子株式会社 具有备份电路的存储系统及编程方法

Also Published As

Publication number Publication date
CN105304144A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
CN105304144B (zh) 存储器错误检测方法及装置
EP3637421B1 (en) Storage device and operating method of storage device
CN105719702A (zh) 改进型存储器错误检测方法及装置
US8775880B2 (en) Shared fuse wrapper architecture for memory repair
US9824770B1 (en) Apparatuses and methods for flexible fuse transmission
Su et al. An integrated ECC and redundancy repair scheme for memory reliability enhancement
KR20180124568A (ko) 리페어 회로 및 이를 포함하는 메모리 장치
US20060048031A1 (en) Built-in self test for memory arrays using error correction coding
US6898776B1 (en) Method for concurrently programming a plurality of in-system-programmable logic devices by grouping devices to achieve minimum configuration time
EP1447813A1 (en) Memory built-in self repair (MBISR) circuits / devices and method for repairing a memory comprising a memory built-in self repair (MBISR) structure
JP2002025292A (ja) 半導体集積回路
US8995202B2 (en) Test flow to detect a latent leaky bit of a non-volatile memory
US20120072806A1 (en) Semiconductor memory device
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
JP2002093193A (ja) メモリ試験方法・メモリ試験装置
US8250418B2 (en) Test mode for parallel load of address dependent data to enable loading of desired data backgrounds
US9564245B2 (en) Integrated circuit defect detection and repair
US20030072204A1 (en) Semiconductor device
US7088627B1 (en) Column redundancy scheme for non-volatile flash memory using JTAG input protocol
CN112420114B (zh) 一种存储芯片的故障检测方法及装置
US11461623B2 (en) Method and apparatus for defect-tolerant memory-based artificial neural network
US20020184557A1 (en) System and method for memory segment relocation
US20080229008A1 (en) Sharing physical memory locations in memory devices
US7051242B2 (en) Method and apparatus for improving yield by decommissioning optional units on a CPU due to manufacturing defects
EP1724788A1 (en) Improved built-in self-test method and system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant