CN105405468B - 存储器测试方法 - Google Patents
存储器测试方法 Download PDFInfo
- Publication number
- CN105405468B CN105405468B CN201410385623.5A CN201410385623A CN105405468B CN 105405468 B CN105405468 B CN 105405468B CN 201410385623 A CN201410385623 A CN 201410385623A CN 105405468 B CN105405468 B CN 105405468B
- Authority
- CN
- China
- Prior art keywords
- test
- symmetric
- wordline
- memory
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种存储器测试方法,用以测试存储器装置。该存储器装置包括存储器阵列,该存储器阵列包括多个对称存储器单元、多条字线与多条位线。于测试第一字线时,充电第一位线以测试该第一位线的相邻第一对称存储器单元的第一半边的单一位;以及充电第二位线以测试该第二位线的相邻一第二对称存储器单元的第二半边的单一位。于测试第二字线时,充电该第一位线以测试该第一位线的相邻一第三对称存储器单元的该第二半边的单一位;以及充电该第二位线以测试该第二位线的相邻一第四对称存储器单元的该第一半边的单一位。于测试各这些字线时,各这些位线被充电一次。
Description
技术领域
本发明是有关于一种存储器的测试方法,且特别是有关于一种利用半页读取(half page read)的存储器的测试方法。
背景技术
闪存在电子装置中扮演重要角色。比如,包括闪存的记忆卡可用于扩充移动装置的储存空间。于存储器芯片生产后,会对该批存储器芯片进行测试。故而,如何能快速完成存储器测试,乃是努力方向之一。
发明内容
本发明是有关于一种存储器的测试方法,其利用半页读取,以缩短测试时间。其中,于半页读取时,各存储器单元被读取与测试单一半边。
根据本发明一实施例,提出一种测试方法,用以测试一存储器装置,该存储器装置包括一存储器阵列,该存储器阵列包括多个对称存储器单元、多条字线与多条位线,该测试方法包括下列步骤。于测试这些字线的第一字线时,充电这些位线的第一位线以测试该第一位线的相邻一第一对称存储器单元的第一半边的单一位;充电这些位线的第二位线以测试该第二位线的相邻一第二对称存储器单元的第二半边的单一位。于测试这些字线的第二字线时,充电这些位线的该第一位线以测试该第一位线的相邻一第三对称存储器单元的该第二半边的单一位;以及充电这些位线的该第二位线以测试该第二位线的相邻一第四对称存储器单元的该第一半边的单一位。于测试各这些字线时,各这些位线被充电一次。
根据本发明另一实施例,提出一种测试方法,用以测试存储器装置,该存储器装置包括存储器阵列,该存储器阵列包括多个对称存储器单元、多条位线与多条字线。对该存储器阵列进行半页读取,于半页读取过程中所找出的该存储器阵列的至少一坏线的数量为第一数量,其中,于进行半页读取时,对每一这些对称存储器单元的第一半边与第二半边中择一读取。修补于半页读取过程中所找出的该至少一坏线。对修补后的该存储器阵列进行全页读取,并记录缺陷状态,于全页读取过程中所找出的至少一坏线的数量为第二数量,其中,于进行全页读取时,对每一这些对称存储器单元读取该第一半边与该第二半边。根据该缺陷状态,以及该第一数量与该第二数量之间的关系,决定该存储器装置是否通过测试。
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合所附图式,作详细说明如下:
附图说明
图1显示一存储器装置的方块示意图。
图2显示存储器阵列。
图3A~图3B显示根据本发明实施例的测试示意图。
图4显示根据本发明另一实施例的量产前的测试流程图。
图5显示根据本发明另一实施例的量产测试流程图。
【符号说明】
100:存储器装置 110:存储器阵列
120:第一冗余电路 130:第二冗余电路
140:错误校正电路
WL0、WL1:字线
210_0_0~210_1_(N+2):存储器单元
BL0~BL(N+3):位线
410~455:步骤
510~540:步骤
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释是以本说明书的说明或定义为准。
本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下,本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征,或者选择性地将这些实施例中部分或全部的技术特征加以组合。
图1显示一存储器装置的方块示意图。如图1所示,存储器装置100至少包括:存储器阵列110、第一冗余(redundancy)电路120、第二冗余电路130与错误校正电路(ECC,ErrorCorrection Circuit)140。
存储器阵列110包括多个存储器单元、多条字线与多条位线。这些存储器单元排列成阵列。各存储器单元为一对称性存储器单元。此对称性存储器单元包括左半部与右半部,各半部可以储存至少一位,且左半部与右半部的位数是相同的。
于存储器阵列110中,字线的方向比如为x方向(水平方向),而位线的方向比如为y方向(垂直方向)。
第一冗余电路120比如为x方向(水平方向)冗余电路。于测试后,如果在该字线上的缺陷存储器单元的数量达到一第一门限值,则可以利用第一冗余电路120来替换(修补)这条字线上的所有存储器单元。
第二冗余电路130比如为y方向(垂直方向)冗余电路。于测试后,如果在该位在线的缺陷存储器单元的数量达到一第二门限值,则可以利用第二冗余电路130来替换(修补)这条位在线的所有存储器单元。
于测试后,如果一条位线或一条字线上的缺陷存储器单元的数量少于第一/第二门限,则可利用错误校正电路140来替换(修补)之。
图2显示存储器阵列110的示意图。如图2所示,于存储器阵列110中,字线WL0耦接至存储器单元210_0_0、210_0_1、210-0_2、...、210_0_N、210_0_(N+1)、210_0_(N+2)...。N为正整数。相似地,字线WL1耦接至存储器单元210-1_0、210_1_1、210_1_2、...、210_1_N、210_1_(N+1)、210_1_(N+2)...。为方便显示,图2显示出2条字线WL0与WL1,但当知,存储器阵列110并不受限于此。
存储器单元210_0_0的栅极耦接至字线WL0,其漏极与源极之一耦接至位线BL0,其漏极与源极之另一耦接至位线BL1。其余存储器单元的耦接关系可依此类推。
耦接至同一字线的这些存储器单元可被分组为多个页(page)。更进一步说,同一存储器单元的左半边位与右半边位可属不同页。以图2为例,存储器单元210_0_0的左半边位属于页0,右半边位属于页32。在图2中,显示于存储器单元的半边位内的数字代表此存储器单元的此半边位的页编号。
现将说明本发明实施例如何进行存储器测试。为方便说明,在底下,乃是对字线WL0、WL1...依序测试,但当知本发明并不受限于此种测试顺序。
在本发明实施例中,于进行半页读取时,乃是读取每一存储器单元的单一半边(可能是左半边或右半边)(也就是说,此存储器单元的左右半边不会皆被读取与测试),且于测试同一条字线时,每一条位线只被充电/感应一次。另外,于测试时,同一位在线的约一半存储器单元被读取与测试其左半边位,而同一位在线的约有另一半存储器单元被读取与测试其右半边位。同样地,于测试时,同一字线上的约有一半存储器单元被读取与测试其左半边位,而同一字线上的约有另一半存储器单元被读取与测试其右半边位。
图3A~图3B显示根据本发明实施例的测试示意图。为简化起见,于测试时,如果字线有被施加测试电压的话,则此字线将被标示为(+V);相反地,如果字线被施加接地电压的话,则此字线将被标示(GND)。此外,当在测试字线时,属于同一页的这些存储器单元会被一起读取与测试。
如图3A所示,于测试字线WL0的页0时,位线BL1与BLN会被同时充电以分别测试存储器单元210_0_0的左半边位与存储器单元210_0_N的右半边位。于图3A中,以虚线箭头来代表,利用被充电的位线来测试/读取存储器单元的左/右半边位。
同样地,于测试字线WL0的页48时,位线BL2与BL(N+1)会被同时充电以分别测试存储器单元210_0_1的左半边位与存储器单元210_0_(N+1)的右半边位。于测试字线WL0的页8时,位线BL3与BL(N+2)会被同时充电以分别测试存储器单元210_0_2的左半边位与存储器单元210_0_(N+2)的右半边位。
另外,请注意,在测试该字线时,同一位线的同一页的位会被同时测试。直到同一位线的这一页被测试完之后,才会换测试同一位线的下一页。比如,以图3A为例,在测试字线WL0时,页的测试顺序可能为:页0、页2(未示出)...。
亦即,在图3A中,位线BL1与BLN...被同时充电,以测试字线WL0的页0的位。当要测试字线WL0的页8时,位线BL3与BL(N+2)...被同时充电,以测试字线WL0的页8的位。当要测试字线WL0的页48时,位线BL2与BL(N+1)...被同时充电,以测试字线WL0的页48的位。
同样地,于图3B中,于测试字线WL1的页32时,位线BL0与BL(N+1)会被同时充电以分别测试存储器单元210_1_0的右半边位与存储器单元210_1_N的左半边位。同样地,为测试字线WL1的页16,位线BL1与BL(N+2)会被同时充电以分别测试存储器单元210_1_1的右半边位与存储器单元210_1_(N+1)的左半边位。为测试字线WL1的页40,位线BL2与BL(N+3)会被同时充电以分别测试存储器单元210_1_2的右半边位与存储器单元210_1_(N+2)的左半边位。
甚至,于测试同一条字线的同一页时,位于同一字线上的属同一页的约一半存储器单元是被同时读取并测试其左半边位,而位于同一字线上的属同一页的另一半存储器单元是被同时读取并测试其右半边位,此亦在本发明的精神范围内。
另外,在本实施例中,为缩短测试时间,所以,在测试同一条字线时,各位线被充电/感应一次,所以,在测试同一条字线时,未必所有页都会被读取与测试。当然,在测试整个存储器阵列时,所有页会被读取与测试。比如,在测试字线WL0时,其页0会被读取与测试,但其页32则未被读取与测试。同样地,在测试字线WL1时,其页32会被读取与测试,但其页0则未被读取与测试。
另外,由上述可知,在本发明实施例中,在测试同一字线时,约有一半的位线(可称为第一位线群组)被同时充电以读取与测试其左边存储器单元的左半边位,而约另一半的位线(可称为第二位线群组)被同时充电以读取与测试其右边存储器单元的右半边位。但在测试下一字线时,第一位线群组的这些位线被同时充电以读取与测试其右边存储器单元的右半边位,而第二位线群组的这些位线被同时充电以读取与测试其左边存储器单元的左半边位。此即所谓反向读取(reverse read)。
在本发明实施例中,半页读取(half page read)的定义乃是,对于每个存储器单元,如果读取与测试其中一个半边的位,则不读取与测试另一半边的位。
在本说明书中,全页读取(whole page read)的定义乃是,对每个存储器单元的左半边位与右半边位都要读取与测试。
由上述可知,在已知测试中,每一存储器单元的左半边位与右半边位都要被读取与测试,所以,在测试同一条字线时,每一条位线要被充电2次。导致已知测试需要花费相当多的测试时间。但在本发明实施例中,每一存储器单元原则上只有单半边位会被读取/测试;且在测试同一条字线时,每一位线原则上被充电1次,所以,本发明实施例的测试时间可节省约一半左右。
而且,为让测试结果较为均匀,在本发明实施例中,对同一条位线而言,当在测试该字线时,这条位线可能是测试其左边存储器单元的左半边位;但在测试下一条字线时,这条位线可能是测试其右边存储器单元的右半边位。这种测试方式能对多个待测存储器单元进行均匀测试,以保证测试质量与可靠度。
图4显示根据本发明另一实施例的量产前的测试流程图。于步骤410中,对存储器阵列110进行半页读取,以找出所有的坏线。比如,如果沿着字线WL0上的这些存储器单元的缺陷数量达到上述第一门限值,则将此字线WL0视为坏线。步骤410乃是要找出字线方向与位线方向上的所有坏线。找出所有坏线后,对之进行修补。比如,利用第一冗余电路120修补/替代坏的字线(整条字线被第一冗余电路120中的冗余字线所替换);以及,利用第二冗余电路130来修补/替代坏的位线(整条位线被第二冗余电路130中的冗余位线所替换)。记录于步骤410中所找出的这些坏线的数量(R1)。
于步骤415中,对修补后的整个存储器阵列进行全页读取以得到ECC状态(ECCstatus)。在此,「ECC状态」是指,为了修补整个存储器阵列及ECC阵列,所要用掉的ECC位量。ECC状态是由错误校正电路140所输出。ECC阵列位于错误校正电路140之中,且ECC阵列当中的存储器单元也可能会有缺陷。亦即,ECC状态可视为是存储器阵列及ECC阵列的缺陷状态。
如上所述,如果某一条字线/位在线的缺陷存储器单元数量达到第一/第二门限的话,则此条字线/位线会被第一/第二冗余电路120/130所取代;相反地,如果某一条字线/位在线的缺陷存储器单元数量未达到第一/第二门限的话,则这些缺陷存储器单元可由错误校正电路140来加以修补。
于步骤420中,对存储器阵列110进行全页读取,以找出坏线的数量(R2)。
于步骤425中,检查「ECC状态」是否小于等于1位。如果「ECC状态」小于等于1位的话,则代表于此存储器阵列当中,坏掉的存储器单元的数量甚少。所以,此存储器装置可以通过测试。不过,在本发明实施例中,对通过测试的存储器装置更进一步分析。
于步骤430中,判断R2是否等于R1。如果R2=R1,则代表,半页读取所找出的坏线数量等于全页读取所找出的坏线数量。也就是说,于存储器阵列110当中,存储器单元的缺陷情况甚轻,所以,在进行全页读取时,才没有找到新的坏线。所以,决定存储器装置为「通过测试」(步骤435)。
相反地,如果在步骤430中,R2不等于R1,也就是说,于全页读取时,虽找到新的坏线,但此存储器装置仍可通过错误校正电路来加以修补,因此存储器装置的缺陷存储器单元并不多。所以,此存储器装置仍可通过测试(步骤440)。
相反地,如果步骤425的检查结果为否的话,则代表此存储器装置的缺陷情况较为严重(因为其ECC状态大于2位)。对这种存储器装置,本发明实施例将之决定为「测试失败」。不过,本发明实施例仍可更进一步分析。
于步骤445中,检查R2是否等于R1。如果R2等于R1,代表,于全页读取时,并未找出新的坏线,但本发明实施例判断此存储器装置的错误校正电路有严重缺陷(才会导致ECC状态大于2位)。故而,此存储器装置会被决定为「测试失败」(步骤450)。
如果于步骤445中,R2不等于R1的话,则代表此存储器装置的存储器阵列有严重缺陷(所以,才会在全页读取时,找到新的坏线),所以,本发明实施例将存储器装置决定为「测试失败」(步骤455)。
图5显示根据本发明另一实施例的量产测试流程图。于步骤510中,将所有存储器单元的所有位都设为位1;以及对存储器阵列进行半页读取,以找出存储器阵列的所有坏线并对之进行修补。
于步骤520中,对于修补后的坏线再次读取,以确认修补是否成功。
于步骤530中,对存储器阵列的所有字线进行分群测试,并检查各群组的ECC状态。比如,以每32条字线(在此为举例,本发明并不受限于此)为一个字线群组,对每个字线群组分别进行全页读取以进行测试,并检查各字线群组的ECC状态。如果目前字线群组的全页读取结果显示,ECC状态小于或等于3位,则进行下一字线群组的全页读取;反之,如果目前字线群组的全页读取结果显示,ECC状态大于3位,则将此存储器装置决定为「测试失败」。也就是说,只要有一个字线群组未能通过测试,此存储器装置就会被决定为「测试失败」。重复进行步骤530,直到此存储器阵列的所有字线群组皆通过测试,则将此存储器阵列决定为「通过测试」。
于步骤540中,输出测试结果。
另外,于测试时,可以结合本发明上述实施例。比如,于进行图4或图5的测试流程时,图4或图5的半页读取可以利用图2的半页读取来加以实施。
更甚者,于测试时,可先执行图4的测试流程。之后,对通过图4测试的存储器装置执行图5的测试流程。
由上述可知,本发明图4~图5的测试流程应用了图3A与图3B的测试方法,所以,其测试时间较为缩短。另外,更利用ECC状态来确保测试的正确性。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种测试方法,用以测试一存储器装置,该存储器装置包括一存储器阵列,该存储器阵列包括多个对称存储器单元、多条字线与多条位线,该测试方法包括:
于测试这些字线的一第一字线时,
充电这些位线的一第一位线以测试该第一位线的一相邻一第一对称存储器单元的一第一半边的单一位;以及
充电这些位线的一第二位线以测试该第二位线的一相邻一第二对称存储器单元的一第二半边的单一位;以及
于测试这些字线的一第二字线时,
充电这些位线的该第一位线以测试该第一位线的一相邻一第三对称存储器单元的该第二半边的单一位;以及
充电这些位线的该第二位线以测试该第二位线的一相邻一第四对称存储器单元的该第一半边的单一位,
其中,于测试各这些字线时,各这些位线被充电一次。
2.根据权利要求1所述的测试方法,其中,
于测试该第一字线时,
该第一字线上的每一这些对称存储器单元的该第一半边与该第二半边之一被读取与测试;以及
位于该第一字线上的这些对称存储器单元的一半被读取与测试该第一半边,位于该第一字线上的这些对称存储器单元的另一半被读取与测试该第二半边。
3.根据权利要求1所述的测试方法,其中,于测试时,位于该第一位线上的这些对称存储器单元的一半被读取与测试该第一半边,位于该第一位线上的这些对称存储器单元的另一半被读取与测试该第二半边。
4.根据权利要求1所述的测试方法,其中,
所有这些对称存储器单元被分组为多个页;
于测试时,耦接至同一页的这些位线被同时充电以同时读取与测试属于同一页的这些对称存储器单元;
属于同一页的这些对称存储器单元的一半被同时读取与测试其第一半边;以及
属于同一页的这些对称存储器单元的另一半被同时读取与测试其第二半边。
5.一种测试方法,用以测试一存储器装置,该存储器装置包括一存储器阵列,该存储器阵列包括多个对称存储器单元、多条位线与多条字线,该测试方法包括:
对该存储器阵列进行半页读取,于半页读取过程中所找出的该存储器阵列的至少一坏线的数量为一第一数量,其中,于进行半页读取时,对每一这些对称存储器单元的一第一半边与一第二半边中择一读取;
修补于半页读取过程中所找出的该至少一坏线;
对修补后的该存储器阵列进行全页读取,并记录一缺陷状态,于全页读取过程中所找出的至少一坏线的数量为一第二数量,其中,于进行全页读取时,对每一这些对称存储器单元读取该第一半边与该第二半边;以及
根据该缺陷状态,以及该第一数量与该第二数量间的一关系,决定该存储器装置是否通过测试。
6.根据权利要求5所述的测试方法,其中,
如果该缺陷状态小于或等于1位,则决定该存储器装置通过测试;以及
如果该缺陷状态小于或等于1位,且该第一数量不等于该第二数量,则决定该存储器装置通过测试,其中,该存储器装置的至少一缺陷对称存储器单元可被该存储器装置的一错误校正电路所修补。
7.根据权利要求5所述的测试方法,其中,
如果该缺陷状态大于2位,则决定该存储器装置未能通过测试;以及
如果该缺陷状态大于2位,且该第一数量等于该第二数量,则判断该存储器装置的一错误校正电路有缺陷,使得该存储器装置未能通过测试。
8.根据权利要求5所述的测试方法,更包括:
分群这些字线为多条字线群组;
依序测试这些字线群组并检查各字线群组的缺陷状态;
如果有任一字线群组未通过测试,则决定该存储器装置为未通过测试;以及
如果这些字线群组全部通过测试,则决定该存储器装置为通过测试。
9.根据权利要求5所述的测试方法,其中,于进行半页读取,
于测试这些字线的任一时,所有的这些位线均被分别充电一次;
位于这些位线之一上的这些对称存储器单元的一半被读取与测试一第一半边,另一半被读取与测试一第二半边;以及
位于这些字线之一上的这些对称存储器单元的一半被读取与测试该第一半边,另一半被读取与测试该第二半边。
10.根据权利要求5所述的测试方法,其中,
这些对称存储器单元被分组为多个页;
于测试时,耦接至同一页的这些位线被同时充电以同时读取与测试属于同一页的这些对称存储器单元;
属于同一页的这些对称存储器单元的一半被同时读取与测试其第一半边;以及
属于同一页的这些对称存储器单元的另一半被同时读取与测试其第二半边。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410385623.5A CN105405468B (zh) | 2014-08-07 | 2014-08-07 | 存储器测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410385623.5A CN105405468B (zh) | 2014-08-07 | 2014-08-07 | 存储器测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105405468A CN105405468A (zh) | 2016-03-16 |
CN105405468B true CN105405468B (zh) | 2018-08-24 |
Family
ID=55470902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410385623.5A Active CN105405468B (zh) | 2014-08-07 | 2014-08-07 | 存储器测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105405468B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230091623A1 (en) * | 2021-09-23 | 2023-03-23 | Nanya Technology Corporation | Defect inspecting method and system performing the same |
CN117476087A (zh) * | 2022-07-22 | 2024-01-30 | 长鑫存储技术有限公司 | 存储芯片的测试方法、装置、设备及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1474416A (zh) * | 2002-08-09 | 2004-02-11 | 三菱电机株式会社 | 缩短测试所需时间的半导体存储器 |
US7130222B1 (en) * | 2005-09-26 | 2006-10-31 | Macronix International Co., Ltd. | Nonvolatile memory with program while program verify |
-
2014
- 2014-08-07 CN CN201410385623.5A patent/CN105405468B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1474416A (zh) * | 2002-08-09 | 2004-02-11 | 三菱电机株式会社 | 缩短测试所需时间的半导体存储器 |
US7130222B1 (en) * | 2005-09-26 | 2006-10-31 | Macronix International Co., Ltd. | Nonvolatile memory with program while program verify |
CN1941204A (zh) * | 2005-09-26 | 2007-04-04 | 旺宏电子股份有限公司 | 同时编程与编程验证的非易失性存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN105405468A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102403039B (zh) | 半导体存储器件及其操作方法 | |
US9009398B2 (en) | Write operations for defect management in nonvolatile memory | |
US8972675B2 (en) | Efficient post write read in three dimensional nonvolatile memory | |
US9063671B2 (en) | Write operations with full sequence programming for defect management in nonvolatile memory | |
CN106024061A (zh) | 半导体器件及其操作方法 | |
US10002676B2 (en) | Nonvolatile memory device detecting defective bit line at high speed and test system thereof | |
WO2020103839A1 (en) | Method, device and terminal for testing memory chip | |
CN104064219A (zh) | 半导体存储装置、控制器、和存储器系统 | |
KR100827440B1 (ko) | 반도체 집적 회로 장치의 불량 분석 방법 및 시스템 | |
US9401216B1 (en) | Adaptive operation of 3D NAND memory | |
US10573397B1 (en) | Parameter tracking for non-volatile memory to avoid over-programming | |
CN105518799A (zh) | 半导体存储装置 | |
CN109754840A (zh) | 半导体存储器装置及其操作方法 | |
CN114187955B (zh) | 存储器阵列的测试方法、装置、设备及存储介质 | |
CN105280232A (zh) | 半导体存储器器件和存储器系统 | |
CN105405468B (zh) | 存储器测试方法 | |
CN104900270A (zh) | 半导体器件及其操作方法 | |
US7596728B2 (en) | Built-in self repair circuit for a multi-port memory and method thereof | |
CN104425036A (zh) | 增强存储阵列位线缺陷漏电的方法 | |
US20160012913A1 (en) | AC Stress Mode to Screen Out Word Line to Word Line Shorts | |
US9548138B2 (en) | Test method for memory | |
TWI527047B (zh) | 記憶體測試方法 | |
CN104575614A (zh) | 一种存储单元失效筛选的方法 | |
KR20070004333A (ko) | 멀티 워드라인 디스터브 테스트 동작을 수행하는 반도체메모리 장치 | |
US9484086B2 (en) | Determination of word line to local source line shorts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |