CN104900270A - 半导体器件及其操作方法 - Google Patents

半导体器件及其操作方法 Download PDF

Info

Publication number
CN104900270A
CN104900270A CN201410364139.4A CN201410364139A CN104900270A CN 104900270 A CN104900270 A CN 104900270A CN 201410364139 A CN201410364139 A CN 201410364139A CN 104900270 A CN104900270 A CN 104900270A
Authority
CN
China
Prior art keywords
storage block
block chosen
memory cell
programming
chosen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410364139.4A
Other languages
English (en)
Other versions
CN104900270B (zh
Inventor
郑然周
朴石光
徐顺玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104900270A publication Critical patent/CN104900270A/zh
Application granted granted Critical
Publication of CN104900270B publication Critical patent/CN104900270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种半导体器件包括：多个存储块，所述多个存储块中的每个包括多个存储器单元；电路组，对所述多个存储块之中的选中的存储块执行编程操作、读取操作和擦除操作；以及控制电路，在对所述选中的存储块执行所述编程操作之前，控制所述电路组来将所述选中的存储块编程在修复模式下，其中，具有修复模式的所述存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元。

Description

半导体器件及其操作方法
相关申请的交叉引用
本申请要求2014年3月6日提交的、申请号为10-2014-0026750的韩国专利申请的优先权，其全部公开通过引用合并于此。
技术领域
本发明的各种示例性实施例总体上涉及一种半导体器件及其操作方法，并且更具体地涉及半导体器件的恢复操作。
背景技术
半导体器件可以包括用于储存数据的存储器单元阵列。存储器单元阵列由存储块组成，以及存储块由存储器单元组成。
非易失性存储器件可以基于其良好的数据保持特性来保持数据，而不随时间丢失。然而，数据保持特性会随时间恶化。结果，非易失性半导体器件可能随时间的推移而变得不可靠。
为了防止由数据保持特性的恶化而引起的可靠性降低，可以以预定时间间隔对存储块执行刷新操作。当在刷新操作期间存储块已恶化至预定水平之外时，可以将恶化的存储块的数据移动至另一个存储块，而对恶化的存储块可以不作处理。
发明内容
本发明的示例性实施例涉及一种能够防止存储块的电特性的恶化的半导体器件及其操作方法。
根据本发明的一个实施例的半导体器件可以包括：多个存储块，所述多个存储块中的每个包括多个存储器单元；电路组，适于对所述多个存储块之中的选中的存储块执行编程操作、读取操作和擦除操作；以及控制电路，适于在对选中的存储块执行编程操作之前控制电路组来将选中的存储块的存储器单元编程在修复模式下，其中具有修复模式的存储器单元包括交替布置的被擦除的存储器单元和被编程的存储器单元。
操作半导体器件的方法可以包括以下步骤：以预定时间间隔检查选中的存储块的刷新操作时间是否小于临界时间；当刷新操作时间大于临界时间时，基于错误校正码(ECC)的使用来检查选中的存储块中是否出现错误；当ECC的使用小于临界量时，终止刷新操作；以及当ECC的使用大于临界量时，将数据从选中的存储块移动至另一个存储块；擦除选中的存储块并且将选中的存储块中的存储器单元编程在修复模式下，其中具有修复模式的存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元；以及将选中的存储块的刷新操作时间复位。
根据本发明的一个实施例的操作半导体器件的方法可以包括以下步骤：响应于与选中的存储块的擦除操作相关的命令信号而判断是否将所述选中的存储块编程在修复模式下；当判断的结果确定为对修复模式进行编程时，擦除选中的存储块且将所述选中的存储块编程在修复模式下；以及当判断的结果确定为不对修复模式进行编程时，保持选中的存储块的前一操作状态；响应于与选中的存储块的编程操作相关的命令信号而擦除选中的存储块；以及对擦除的存储块执行编程操作。
附图说明
图1是说明根据本发明的一个实施例的半导体系统的示意图；
图2是说明图1中所示的半导体器件的视图；
图3是说明图2中所示的存储块的电路图；
图4是说明根据本发明的一个实施例的刷新操作的流程图；
图5是说明根据本发明的一个实施例的修复模式的视图；
图6是说明根据本发明的一个实施例的擦除和编程方法的流程图；以及
图7是说明根据本发明的另一个实施例的擦除和编程方法的流程图。
具体实施方式
在下文中，将参见附图详细描述本发明的各种示例性实施例。提供附图以使得本领域的普通技术人员能够根据本发明的示例性实施例来制造和使用本发明。整个本公开中，附图标记直接对应于本发明的各个附图和实施例中的相同标记的部件。还应注意的是，在本说明书中“连接/耦接”不仅表示一个部件与另一个部件直接耦接，而且还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式，并且反之亦然。
图1是说明根据本发明的一个实施例的半导体系统的示意图。
参见图1，半导体系统1000可以包括储存数据DATA的半导体器件1100和控制半导体器件1100的控制器件1200。例如，控制器件1200可以响应于从外部设备施加的命令而将命令信号CMD和地址ADD输出至半导体器件1100。半导体器件1100可以响应于命令信号CMD和地址ADD而执行编程、读取和擦除操作。另外，半导体器件1100和控制器件1200可以互相交换数据DATA。
图2是说明图1中所示的半导体器件的视图。
参见图2，半导体器件1100可以包括储存数据的存储器单元阵列110、执行存储器单元阵列110的编程、读取和擦除操作的电路组120以及控制电路组120的控制电路130。
存储器单元阵列110可以包括多个存储块，所述多个存储块可以都具有相同的配置。将参见图3来详细描述存储块。
电路组120可以包括电压发生器21、行解码器22、页面缓冲器23、列解码器24和输入/输出电路25。
电压发生器21可以响应于操作命令信号OP_CMD而产生具有不同电平的操作电压。操作命令信号OP_CMD可以包括编程命令信号、读取命令信号和擦除命令信号。例如，电压发生器21可以产生擦除电压Vera、编程电压Vpgm、读取电压Vread、通过电压Vpass以及具有各种电平的其它电压。可以将擦除电压Vera传送至选中的存储块，以及可以将包括编程电压Vpgm、读取电压Vread和通过电压Vpass的其它电压施加至行解码器22。
行解码器22可以响应于行地址RADD而选择包括在存储器单元阵列110中的存储块中的一个存储块以及将操作电压传送至与选中的存储块耦接的字线WL、漏极选择线DSL和源极选择线SSL。
页面缓冲器23可以经由位线BL耦接至存储块。页面缓冲器23可以与选中的存储块交换数据以及暂时储存在编程、读取和擦除操作期间传送至此的数据。
列解码器24可以响应于列地址CADD而与页面缓冲器23交换数据。
输入/输出电路25可以将外部传送的命令信号CMD和地址ADD传送至控制电路130。输入/输出电路可以从外部(例如，外部设备)接收数据DATA以及将接收的数据传送至列解码器24。输入/输出电路可以从列解码器24接收数据，以及将接收的数据输出作为数据DATA或将接收的数据传送至控制电路130。
控制电路130可以响应于命令信号CMD和地址ADD而控制电路组120。当接收与擦除操作相关的命令信号CMD时，控制电路130可以控制电路组120来擦除选中的存储块并且使用包括修复模式的数据对选中的存储块临时编程。例如，在刷新操作期间，控制电路130可以控制电路组120以将数据从选中的存储块移动至另一个存储块、擦除选中的存储块、并且使用包括修复模式的数据来对擦除的存储块编程。
在另一个实例中，当接收针对使用具有修复模式的数据编程的存储块的主编程操作命令时，控制电路130可以控制电路组120来擦除对应的存储块且使用主编程操作的数据对擦除的存储块编程。修复模式可以指被编程在多个存储器单元中使得擦除的存储器单元和编程的存储器单元可以被交替布置的数据模式。
图3是说明图2中所示的存储块的电路图。
图3说明了多个存储块中的一个。由于存储块具有相同的结构，所以为了简洁，仅在图3中示出存储块中的一个。存储块中的每个可以包括多个存储串ST。同样，由于存储串ST具有相同的结构，所以以下仅描述了存储串ST中的一个。
存储串ST中的每个可以包括彼此串联耦接的漏极选择晶体管DST、存储器单元F0至Fn以及源极选择晶体管SST。漏极选择晶体管DST的漏极可以与位线BL耦接。源极选择晶体管SST的源极可以与源极线SL耦接。包括在相应的存储串ST中的漏极选择晶体管DST的栅极可以与漏极选择线DSL耦接。存储器单元F0至Fn的栅极可以分别与字线WL0至WLn耦接。源极选择晶体管SST的栅极可以与源极选择线SSL耦接。存储串ST可以分别与位线BL0至BLi+j耦接。与相同字线耦接的存储器单元组可以被称作为页面PG。另外，存储器单元可以是平行于半导体衬底布置的二维存储器单元或沿着相对于半导体衬底的垂直方向布置的三维存储器单元。
图4是说明根据本发明的一个实施例的刷新操作的流程图。
参见图4，半导体器件可以检查是否以预定的时间间隔对选中的存储块执行了刷新操作、并且基于检查结果来使用具有修复模式的数据对选中的存储块进行编程。例如，第一存储块可以被选中且被检查，且因而以下针对第一存储块给出了详细描述。
在步骤41可以检查第一存储块的刷新时间Tr。可以从执行上一刷新操作时起计算刷新时间Tr。
可以在步骤S42将刷新时间Tr与临界时间Ar比较。可以将临界时间Ar设置成对存储块执行刷新操作的平均时间。当检查的刷新时间Tr小于临界时间Ar时，可以重新检查第一存储块的刷新时间Tr。在重复步骤41和42的同时，刷新时间Tr可以被继续计算和增加。
当检查的刷新时间Tr大于临界时间Ar时，可以在步骤43检查第一存储块的错误校正码(ECC)。可以如下执行第一存储块的ECC检查。可以读取第一存储块的存储器单元。在被读的存储器单元之中，可以基于读取结果来检测出出现错误的存储器单元。可以使用ECC来对检测出的存储器单元进行校正。在步骤43，可以检查ECC使用情况Re，即用于错误校正的ECC的量。
当第一存储块的ECC使用情况Re较高时，第一存储块可以具有较多的校正的存储器单元。因此，可以在步骤44将ECC使用情况Re和临界量Be相互比较，以及可以基于比较的结果来执行随后的操作。临界量Be可以是用于判断是否对第一存储块中的错误进行校正的参考量。临界量Be可以根据半导体器件的类型而变化。例如，可以将临界量Be设置为80％。当第一存储块的ECC使用情况Re小于临界量Be时，可以将第一存储块确定为处于正常状态。结果，可以终止第一存储块的刷新操作。当第一存储块的ECC使用情况Re大于临界量Be时，可以将第一存储块确定为处于异常状态。因此，可以在步骤400对第一存储块执行替代操作。
可以如下执行第一存储块的步骤400的替代操作。
可以在步骤45将第一存储块的数据回拷至第二存储块。例如，可以采用以下方式来执行回拷操作(copyback operation)：可以读取第一存储块的选中的页面，且可以将读取的数据编程至第二存储块。还可以采用另一种方式来执行回拷操作：读取第一存储块的所有页面，且可以将读取的数据储存在临时储存单元中，且可以将储存的数据顺序地编程至第二存储块中的每一页面中。当第一存储块的回拷操作完成时，可以将指定给第一存储块的地址映射至第二存储块。
当第一存储块的回拷操作和地址映射操作完成时，可以在步骤46擦除第一存储块。
为了防止被包括在擦除的第一存储块中的存储器单元的电特性的恶化，可以在步骤47使用包括修复模式的数据来对擦除的第一存储块进行编程。以下将参照图5来描述修复模式。当第一存储块使用包括修复模式的数据被编程时，可以完成出现许多错误的第一存储块的替代操作。因此，可以在步骤48将第一存储块的刷新时间Tr复位为‘0’，并且第一存储块的刷新操作可以终止。
图5是说明根据本发明的一个实施例的修复模式的视图。
参见图5，可以通过执行将包括各种模式的数据多次编程至存储块的测试操作来获得以上参照图4描述的修复模式。作为测试操作的结果，可以将修复模式定义为各种模式之中在存储器单元的电特性方面具有最少恶化的模式。例如，当包括修复模式的数据被编程至存储器单元中时，擦除的存储器单元和编程的存储器单元可以被交替布置。
处于修复模式的编程的存储器单元可以被编程为储存多比特数据的多层式储存单元(MLC)、三层式储存单元(TLC)或四层式储存单元(QLC)的最高编程状态。例如，对于多层式储存单元(MLC)，存储器单元可以被编程为擦除状态、第一编程状态、第二编程状态或第三编程状态。第二编程状态下的阈值电压可以比第一编程状态下的阈值电压高。第三编程状态下的阈值电压可以比第二编程状态下的阈值电压高。在修复模式中，编程的存储器单元可以被编程为相同的编程状态。相比于存储器单元被编程为第一编程状态或第二编程状态时，存储器单元被编程为第三编程状态而具有最高阈值电压时，可以达到更好的恢复特性。
因此，当在图4中步骤46处擦除第一存储块时，第一存储块可以是如图5中所示的所有存储器单元处于擦除状态E的存储块51。当在图4中的步骤47处使用包括修复模式的数据对擦除的第一存储块进行编程时，第一存储块可以是如在图5中所示的使用包括修复模式的数据编程的存储块52。换言之，包括修复模式的数据被编程至其中的存储块52可以包括擦除的存储器单元E和编程的存储器单元P。编程的存储器单元P可以被布置在擦除的存储器单元E中的每个擦除的存储器单元E的顶侧、底侧、左侧和右侧。如上所述，编程的存储器单元P可以被编程为第三编程状态。
在另一个实例中，当存储器单元是三层式储存单元(TLC)时，存储器单元可以被编程为擦除状态和第一编程状态至第七编程状态中之一。在第一编程状态至第七编程状态之中，第一编程状态可以表示存储器单元的阈值电压最低的编程状态。存储器单元的阈值电压可以从第一编程状态至第七编程状态增加。关于三层式储存单元，可以通过将每个擦除的存储器单元四周的存储器单元编程为第七编程状态来形成修复模式。
修复模式可以具有使擦除的单元E和编程的单元P交替的模式。为了进一步减小存储器单元的应力，可以根据擦除/写入(E/W)循环数量来改变该模式。更具体地，随着选中的存储块的E/W循环数量的增加，擦除的单元E和编程的单元P可以彼此交换位置。例如，在对选中的存储块执行擦除操作之后，上一修复模式中的擦除的单元E可以是下一修复模式中的编程的单元P，以及上一修复模式中的编程的单元P可以是下一修复模式中的擦除的单元E。换言之，由于修复模式是通过防止存储器单元再次处于同一状态(即，擦除状态或编程状态)来形成的，所以可以减小施加至存储器单元的应力。
如上所述，当存储块保持其被擦除或被编程时，存储块的恢复特性可能会恶化。然而，执行了修复模式编程操作的存储块52的恢复特性可以得到改善。
图6是说明根据本发明的一个实施例的擦除和编程方法的流程图。
参见图6，当输入与选中的存储块的擦除操作相关的命令信号时，半导体器件可以立即擦除选中的存储块、使用包括修复模式的数据对擦除的存储块进行编程、以及保持修复模式直到输入与编程操作相关的命令信号为止。以下将详细描述上述的擦除和编程方法。
当在步骤61将与擦除操作相关的命令信号输入至半导体器件时，可以检查选中的存储块的E/W循环数量，以及可以在步骤62处将选中的存储块的E/W循环数量与临界数量相比较。可以将临界数量设置为各种值。例如，可以使存储块承受压力的某个E/W循环数量可以被设置作为临界数量。当选中的存储块的E/W循环数量小于临界数量作为比较的结果时，可以执行步骤65，而不在选中的存储块中形成修复模式。当选中的存储块的E/W循环数量大于临界数量作为比较的结果时，可以在步骤63对选中的存储块执行擦除操作。可以采用逐渐增大擦除电压的增量步进脉冲擦除(ISPE)方案来执行擦除操作。
当对选中的存储块执行的擦除操作完成时，可以在步骤64使用包括修复模式的数据来对选中的存储块临时编程(见图5)。结果，因大数量的E/W循环而可能出现在被包括在选中的存储块中的存储器单元中的物理恶化和电恶化可以被有效防止。当使用包括修复模式的数据对选中的存储块进行编程时，可以改善选中的存储块的恢复特性。当存储块的恢复特性被改善时，可以防止存储器单元的恶化以改善半导体器件的可靠性。
当修复模式形成在选中的存储块中时，如果在步骤65将与选中的存储块的编程操作相关的命令信号输入至半导体器件，则可以在步骤66立即擦除使用包括修复模式的数据编程的选中的存储块，以及可以在步骤67立即执行选中的存储块的编程操作。当修复模式未形成在选中的存储块中(在步骤62处为‘否’)时，在擦除操作期间，选中的存储块可以不被擦除。因此，在上一编程操作期间编程的数据可被储存在选中的存储块中。因此，当在步骤65将与选中的存储块的编程操作相关的命令信号输入至半导体器件时，可以在步骤66擦除选中的存储块，以及可以在步骤67对擦除的选中存储块执行编程操作。
图7是说明根据本发明的另一个实施例的擦除和编程方法的流程图。
参见图7，当输入与选中的存储块的擦除操作相关的命令信号时，半导体器件可以立即擦除选中的存储块，使用包括修复模式的数据对擦除的存储块进行编程、以及保持修复模式直到输入与编程操作相关的命令信号为止。以下将详细描述上述的擦除和编程方法。
当在步骤71将与擦除操作相关的命令信号输入至半导体器件时，在步骤72可以将包括在存储器单元阵列中的存储块之中的处于擦除状态的存储块的数量与临界数量相比较。可以将临界数量设置为各种值。当处于擦除状态的存储块的数量小于临界数量作为比较的结果时，可以执行步骤75，而不在选中的存储块中形成修复模式。当处于擦除状态的存储块的数量大于临界数量作为比较的结果时，可以在步骤73立即对选中的存储块执行擦除操作。可以采用逐渐增大擦除电压的增量步进脉冲擦除(ISPE)方案来执行擦除操作。
当选中的存储块的擦除操作完成时，可以在步骤74使用包括修复模式的数据对选中的存储块进行临时编程(见图5)。由于当处于擦除状态的存储块较少时擦除和编程操作被频繁执行，所以可以通过使用包括修复模式的数据对选中的存储块进行临时编程来减少操作时间。结果，选中的存储块的恢复特性可以得到改善。当存储块的恢复特性被改善时，存储器单元的恶化可以被防止以改善半导体器件的可靠性。
当修复模式形成在选中的存储块中时，如果在步骤75将与选中的存储块的编程操作相关的命令信号输入至半导体器件时，可以在步骤76立即擦除使用包括修复模式的数据编程的选中存储块，以及可以在步骤77对选中的存储块执行编程操作。当修复模式未形成在选中的存储块中(在步骤72处为‘否’)时，在擦除操作期间，选中的存储块可以不被擦除。因此，选中的存储块可以储存上一编程操作中编程的数据。因此，当在步骤75处将与选中的存储块的编程操作相关的命令信号输入至半导体器件时，可以在步骤76擦除选中的存储块，以及可以在步骤77处对选中的存储块执行编程操作。
根据本发明，可以通过使用包括修复模式的数据对擦除的存储块进行编程来改善存储块的恢复特性，以及可以通过防止存储器单元的电特性的恶化来改善存储块的数据保持特性，使得半导体器件的可靠性可以得到改善。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
多个存储块，所述多个存储块中的每个包括多个存储器单元；
电路组，适于对所述多个存储块之中的选中的存储块执行编程操作、读取操作和擦除操作；以及
控制电路，适于：在对所述选中的存储块执行所述编程操作之前，控制所述电路组来将所述选中的存储块的存储器单元编程在修复模式下，
其中，具有所述修复模式的所述存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元。
技术方案2.如技术方案1所述的半导体器件，其中，所述控制电路控制所述电路组来检查是否以预定时间间隔对所述选中的存储块执行刷新操作，以及基于检查结果将所述选中的存储块的存储器单元编程在所述修复模式下。
技术方案3.如技术方案2所述的半导体器件，其中，所述控制电路控制所述电路组通过以所述预定时间间隔检查所述选中的存储块的刷新操作时间是否大于临界时间来执行所述刷新操作。
技术方案4.如技术方案3所述的半导体器件，其中，当所述选中的存储块的所述刷新操作时间大于所述临界时间时，所述控制电路控制所述电路组来基于错误校正码ECC的使用情况来检查所述选中的存储块中是否出现错误，
其中，当所述ECC的使用情况小于临界量时，所述控制电路控制所述电路组来终止所述刷新操作，以及当所述ECC的使用情况大于所述临界量时，对所述选中的存储块执行替代操作。
技术方案5.如技术方案4所述的半导体器件，其中，在替代操作期间，所述控制电路控制所述电路组来：执行回拷操作以将数据从所述选中的存储块移动至另一个存储块，擦除所述选中的存储块，以及将所述选中的存储块的所述存储器单元编程在所述修复模式下。
技术方案6.如技术方案3所述的半导体器件，其中，对所述存储块执行的刷新操作的平均时间被设置为所述临界时间。
技术方案7.如技术方案1所述的半导体器件，其中，当输入针对所述选中的存储块的擦除命令信号时，所述控制电路控制所述电路组来擦除所述选中的存储块以及将所述选中的存储块的所述存储器单元编程在所述修复模式下。
技术方案8.如技术方案7所述的半导体器件，其中，当输入针对被编程在所述修复模式下的所述选中的存储块的编程命令信号时，所述控制电路控制所述电路组来擦除所述选中的存储块以及对所述选中的存储块执行所述编程操作。
技术方案9.如技术方案1所述的半导体器件，其中，使用被编程至所述多个存储器单元的数据之中的与最高阈值电压分布相对应的临时数据对处于所述修复模式的编程的存储器单元进行编程。
技术方案10.如技术方案1所述的半导体器件，其中，随着所述选中的存储块的擦除/写入E/W循环数量的增加，每当所述选中的存储块的所述存储器单元被编程在所述修复模式下时，所述控制电路控制所述电路组来将所述擦除的存储器单元和所述编程的存储器单元的位置彼此交换。
技术方案11.一种操作半导体器件的方法，所述方法包括以下步骤：
以预定时间间隔检查选中的存储块的刷新操作时间是否小于临界时间；
当所述刷新操作时间大于所述临界时间时，基于错误校正码ECC的使用情况检查所述选中的存储块中是否出现错误；
当所述ECC的使用情况小于临界量时终止所述刷新操作，以及当所述ECC的使用情况大于所述临界量时，将数据从所述选中的存储块移动至另一个存储块；
擦除所述选中的存储块并且将所述选中的存储块的存储器单元编程在修复模式下，其中，具有所述修复模式的存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元；以及
将所述选中的存储块的所述刷新操作时间复位。
技术方案12.如技术方案11所述的方法，其中，将对存储块执行的刷新操作的平均时间设置为所述临界时间。
技术方案13.如技术方案11所述的方法，其中，将所述临界量设置成用于判断是否校正所述选中的存储块中的错误的参照量。
技术方案14.如技术方案11所述的方法，其中，将处于所述修复模式的编程的存储器单元编程为储存多比特数据的多层式存储单元MLC、三层式存储单元TLC或四层式存储单元QLC的最高编程状态。
技术方案15.如技术方案11所述的方法，其中，随着所述选中的存储块的擦除/写入E/W循环数量的增加，每当所述选中的存储块的所述存储器单元被编程在所述修复模式下时，将所述擦除的存储器单元和所述编程的存储器单元的位置彼此交换。
技术方案16.一种操作半导体器件的方法，所述方法包括：
响应于与选中的存储块的擦除操作相关的命令信号而判断是否将所述选中的存储块编程在修复模式下；
当所述判断的结果确定为编程所述修复模式时，擦除所述选中的存储块并且将所述选中的存储块的存储器单元编程在所述修复模式下，以及当所述判断的结果确定为不编程所述修复模式时，保持所述选中的存储块的前一操作状态；
响应于与所述选中的存储块的编程操作相关的命令信号而擦除所述选中的存储块；以及
对擦除的存储块执行所述编程操作。
技术方案17.如技术方案16所述的方法，其中，具有所述修复模式的所述存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元，以及处于所述修复模式的所述编程的存储器单元被编程为储存多比特数据的多层式存储单元MLC、三层式存储单元TLC或四层式存储单元QLC的最高编程状态。
技术方案18.如技术方案16所述的方法，其中，判断是否将所述选中的存储块编程在所述修复模式下的步骤包括以下步骤：
检查所述选中的存储块的擦除/写入E/W循环数量；
将所述选中的存储块的所述E/W循环数量与第一临界数量相比较；以及
当所述选中的存储块的所述E/W循环数量大于所述第一临界数量作为所述比较的结果时，判定将所述选中的存储块编程在所述修复模式下。
技术方案19.如技术方案18所述的方法，其中，将增大存储块的应力的所述存储块的E/W循环数量设置为所述第一临界数量。
技术方案20.如技术方案16所述的方法，其中，判断是否将所述选中的存储块编程在所述修复模式下的步骤包括以下步骤：
检查包括在存储器单元阵列中的存储块之中的处于擦除状态的存储块的数量；
将处于所述擦除状态的存储块的数量与第二临界数量进行比较；以及
当处于所述擦除状态的存储块的数量大于所述第二临界数量作为比较结果时，判定将所述选中的存储块编程在所述修复模式下。

Claims (10)

1.一种半导体器件，包括：
多个存储块，所述多个存储块中的每个包括多个存储器单元；
电路组，适于对所述多个存储块之中的选中的存储块执行编程操作、读取操作和擦除操作；以及
控制电路，适于：在对所述选中的存储块执行所述编程操作之前，控制所述电路组来将所述选中的存储块的存储器单元编程在修复模式下，
其中，具有所述修复模式的所述存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元。
2.如权利要求1所述的半导体器件，其中，所述控制电路控制所述电路组来检查是否以预定时间间隔对所述选中的存储块执行刷新操作，以及基于检查结果将所述选中的存储块的存储器单元编程在所述修复模式下。
3.如权利要求2所述的半导体器件，其中，所述控制电路控制所述电路组通过以所述预定时间间隔检查所述选中的存储块的刷新操作时间是否大于临界时间来执行所述刷新操作。
4.如权利要求3所述的半导体器件，其中，当所述选中的存储块的所述刷新操作时间大于所述临界时间时，所述控制电路控制所述电路组来基于错误校正码ECC的使用情况来检查所述选中的存储块中是否出现错误，
其中，当所述ECC的使用情况小于临界量时，所述控制电路控制所述电路组来终止所述刷新操作，以及当所述ECC的使用情况大于所述临界量时，对所述选中的存储块执行替代操作。
5.如权利要求4所述的半导体器件，其中，在替代操作期间，所述控制电路控制所述电路组来：执行回拷操作以将数据从所述选中的存储块移动至另一个存储块，擦除所述选中的存储块，以及将所述选中的存储块的所述存储器单元编程在所述修复模式下。
6.如权利要求3所述的半导体器件，其中，对所述存储块执行的刷新操作的平均时间被设置为所述临界时间。
7.如权利要求1所述的半导体器件，其中，当输入针对所述选中的存储块的擦除命令信号时，所述控制电路控制所述电路组来擦除所述选中的存储块以及将所述选中的存储块的所述存储器单元编程在所述修复模式下。
8.如权利要求7所述的半导体器件，其中，当输入针对被编程在所述修复模式下的所述选中的存储块的编程命令信号时，所述控制电路控制所述电路组来擦除所述选中的存储块以及对所述选中的存储块执行所述编程操作。
9.一种操作半导体器件的方法，所述方法包括以下步骤：
以预定时间间隔检查选中的存储块的刷新操作时间是否小于临界时间；
当所述刷新操作时间大于所述临界时间时，基于错误校正码ECC的使用情况检查所述选中的存储块中是否出现错误；
当所述ECC的使用情况小于临界量时终止所述刷新操作，以及当所述ECC的使用情况大于所述临界量时，将数据从所述选中的存储块移动至另一个存储块；
擦除所述选中的存储块并且将所述选中的存储块的存储器单元编程在修复模式下，其中，具有所述修复模式的存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元；以及
将所述选中的存储块的所述刷新操作时间复位。
10.一种操作半导体器件的方法，所述方法包括：
响应于与选中的存储块的擦除操作相关的命令信号而判断是否将所述选中的存储块编程在修复模式下；
当所述判断的结果确定为编程所述修复模式时，擦除所述选中的存储块并且将所述选中的存储块的存储器单元编程在所述修复模式下，以及当所述判断的结果确定为不编程所述修复模式时，保持所述选中的存储块的前一操作状态；
响应于与所述选中的存储块的编程操作相关的命令信号而擦除所述选中的存储块；以及
对擦除的存储块执行所述编程操作。
CN201410364139.4A 2014-03-06 2014-07-28 半导体器件及其操作方法 Active CN104900270B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0026750 2014-03-06
KR1020140026750A KR20150104858A (ko) 2014-03-06 2014-03-06 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN104900270A true CN104900270A (zh) 2015-09-09
CN104900270B CN104900270B (zh) 2019-10-11

Family

ID=54017411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410364139.4A Active CN104900270B (zh) 2014-03-06 2014-07-28 半导体器件及其操作方法

Country Status (4)

Country Link
US (1) US9588700B2 (zh)
KR (1) KR20150104858A (zh)
CN (1) CN104900270B (zh)
TW (1) TWI648743B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941011A (zh) * 2016-01-05 2017-07-11 爱思开海力士有限公司 半导体系统
CN112667168A (zh) * 2020-12-31 2021-04-16 联想(北京)有限公司 一种处理方法和处理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
US10146444B2 (en) * 2016-10-03 2018-12-04 Samsung Electronics Co., Ltd. Method for read latency bound in SSD storage systems
CN109378027A (zh) * 2017-08-09 2019-02-22 光宝科技股份有限公司 固态储存装置的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050257017A1 (en) * 2004-05-14 2005-11-17 Hideki Yagi Method and apparatus to erase hidden memory in a memory card
US20100313084A1 (en) * 2008-02-29 2010-12-09 Kabushiki Kaisha Toshiba Semiconductor storage device
US20110044102A1 (en) * 2009-08-19 2011-02-24 Yingda Dong Selective memory cell program and erase
US20120124273A1 (en) * 2010-11-12 2012-05-17 Seagate Technology Llc Estimating Wear of Non-Volatile, Solid State Memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802059B1 (ko) 2006-09-06 2008-02-12 삼성전자주식회사 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법
US8456911B2 (en) * 2011-06-07 2013-06-04 Sandisk Technologies Inc. Intelligent shifting of read pass voltages for non-volatile storage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050257017A1 (en) * 2004-05-14 2005-11-17 Hideki Yagi Method and apparatus to erase hidden memory in a memory card
US20100313084A1 (en) * 2008-02-29 2010-12-09 Kabushiki Kaisha Toshiba Semiconductor storage device
US20110044102A1 (en) * 2009-08-19 2011-02-24 Yingda Dong Selective memory cell program and erase
US20120124273A1 (en) * 2010-11-12 2012-05-17 Seagate Technology Llc Estimating Wear of Non-Volatile, Solid State Memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941011A (zh) * 2016-01-05 2017-07-11 爱思开海力士有限公司 半导体系统
CN106941011B (zh) * 2016-01-05 2020-10-16 爱思开海力士有限公司 半导体系统
CN112667168A (zh) * 2020-12-31 2021-04-16 联想(北京)有限公司 一种处理方法和处理装置

Also Published As

Publication number Publication date
US9588700B2 (en) 2017-03-07
CN104900270B (zh) 2019-10-11
US20150254006A1 (en) 2015-09-10
KR20150104858A (ko) 2015-09-16
TWI648743B (zh) 2019-01-21
TW201535400A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN108122588B (zh) 非易失性存储器设备及包括其的存储设备
CN102985977B (zh) 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
US9455048B2 (en) NAND flash word line management using multiple fragment pools
US8498153B2 (en) Semiconductor memory device and method of operating the same
CN104821184B (zh) 半导体器件
CN107731252B (zh) 非易失性存储器设备和包括其的存储设备
CN108694989B (zh) 存储设备及其坏块指派方法
CN103198862A (zh) 非易失性半导体存储器装置及其写入方法
KR20160117713A (ko) 반도체 장치 및 그것의 동작 방법
CN107017028A (zh) 非易失性存储器设备以及对其进行编程的方法
CN102403039A (zh) 半导体存储器件及其操作方法
CN101833996A (zh) 非易失性存储设备及其读取方法
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
US20120099375A1 (en) Nonvolatile memory device and method of operating the same
CN103177760A (zh) 半导体存储器件及其操作方法
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US10755795B2 (en) Storage device including nonvolatile memory device, nonvolatile memory device, operating method of storage device
KR20140088386A (ko) 반도체 장치 및 이의 동작 방법
CN104900270A (zh) 半导体器件及其操作方法
CN103035292A (zh) 半导体器件及其操作方法
CN103177765A (zh) 半导体存储器件及其操作方法
KR20140028545A (ko) 반도체 메모리 장치
KR20140021909A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN105321574A (zh) 半导体器件
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant