TWI648743B - 半導體裝置及其操作方法 - Google Patents

半導體裝置及其操作方法 Download PDF

Info

Publication number
TWI648743B
TWI648743B TW103139724A TW103139724A TWI648743B TW I648743 B TWI648743 B TW I648743B TW 103139724 A TW103139724 A TW 103139724A TW 103139724 A TW103139724 A TW 103139724A TW I648743 B TWI648743 B TW I648743B
Authority
TW
Taiwan
Prior art keywords
memory block
memory
stylized
repair mode
programmed
Prior art date
Application number
TW103139724A
Other languages
English (en)
Other versions
TW201535400A (zh
Inventor
鄭然周
朴石光
徐順玉
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201535400A publication Critical patent/TW201535400A/zh
Application granted granted Critical
Publication of TWI648743B publication Critical patent/TWI648743B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種半導體裝置包括：多個記憶體區塊，所述多個記憶體區塊中的每個包括多個記憶體單元；一電路組，對所述多個記憶體區塊之中的選中的記憶體區塊執行程式化操作、讀取操作和消除操作；以及一控制電路，在對所述選中的記憶體區塊執行所述程式化操作之前，控制所述電路組來將所述選中的記憶體區塊程式化在修復模式下，其中，具有修復模式的所述記憶體單元包括交替佈置的消除的記憶體單元和程式化的記憶體單元。

Description

半導體裝置及其操作方法
相關申請案之交互參考
本申請要求2014年3月6日提交的、申請號為10-2014-0026750的韓國專利申請的優先權，其所有揭露內容通過引用合併於此。
本發明的各種示例性實施例總體上關於一種半導體器件及其操作方法，並且更具體地關於半導體器件的恢復操作。
半導體裝置可以包括用於儲存資料的記憶體單元陣列。記憶體單元陣列由記憶體區塊組成，以及記憶體區塊由記憶體單元組成。
非揮發記憶體裝置可以基於其良好的資料保持特性來保持資料，而不隨時間丟失。然而，資料保持特性會隨時間惡化。結果，非揮發半導體裝置可能隨時間的推移而變得不可靠。
為了防止由資料保持特性的惡化而引起的可靠度降低，可以以預定時間間隔對記憶體區塊執行更新操作。當在更新操作期間記憶體區塊已惡化至超過預定水準時，可以將惡化的記憶體區塊的資料移動至另一個記憶體區塊，而對惡化的記憶體區塊可以不作處理。
本發明的示例性實施例涉及一種能夠防止記憶體區塊的電特性的惡化的半導體裝置及其操作方法。
根據本發明的一個實施例的半導體裝置可以包括：多個記憶體區塊，所述多個記憶體區塊中的每個包括多個記憶體單元；一電路組，適於對所述多個記憶體區塊之中的選中的記憶體區塊執行程式化操作、讀取操作和消除操作；以及一控制電路，適於在對選中的記憶體區塊執行程式化操作之前控制電路組來將選中的記憶體區塊的記憶體單元程式化在修復模式下，其中具有修復模式的記憶體單元包括交替佈置的被消除的記憶體單元和被程式化的記憶體單元。
操作半導體裝置的方法可以包括以下步驟：以預定時間間隔檢查選中的記憶體區塊的更新操作時間是否小於臨界時間；當更新操作時間大於臨界時間時，基於錯誤校正碼(ECC)的使用來檢查選中的記憶體區塊中是否出現錯誤；當ECC的使用小於臨界量時，終止更新操作；以及當ECC的使用大於臨界量時，將資料從選中的記憶體區塊移動至另一個記憶體區塊；消除選中的記憶體區塊並且將選中的記憶體區塊中的記憶體單元程式化在修復模式下，其中具有修復模式的記憶體單元包括交替佈置的消除的記憶體單元和程式化的記憶體單元；以及將選中的記憶體區塊的更新操作時間重置。
根據本發明的一個實施例的操作半導體裝置的方法可以包括以下步驟：回應於與選中的記憶體區塊的消除操作相關的命令信號而判斷是否將所述選中的記憶體區塊程式化在修復模式下；當判斷的結果確定為對修復模式進行程式化時，消除選中的記憶體區塊且將所述選中的記憶 體區塊程式化在修復模式下；以及當判斷的結果確定為不對修復模式進行程式化時，保持選中的記憶體區塊的前一操作狀態；回應於與選中的記憶體區塊的程式化操作相關的命令信號而消除選中的記憶體區塊；以及對消除的記憶體區塊執行程式化操作。
21‧‧‧電壓產生器
22‧‧‧行解碼器
23‧‧‧頁面緩衝器
24‧‧‧列解碼器
25‧‧‧輸入/輸出電路
110‧‧‧記憶體單元陣列
120‧‧‧電路組
130‧‧‧控制電路
1000‧‧‧半導體系統
1100‧‧‧半導體裝置
1200‧‧‧控制裝置
圖1是說明根據本發明的一個實施例的半導體系統的示意圖；圖2是說明圖1中所示的半導體裝置的視圖；圖3是說明圖2中所示的記憶體區塊的電路圖；圖4是說明根據本發明的一個實施例的更新操作的流程圖；圖5是說明根據本發明的一個實施例的修復模式的視圖；圖6是說明根據本發明的一個實施例的消除和程式化方法的流程圖；以及圖7是說明根據本發明的另一個實施例的消除和程式化方法的流程圖。
在下文中，將參見附圖詳細描述本發明的各種示例性實施例。提供附圖以使得本領域的習知技術人員能夠根據本發明的示例性實施例來製造和使用本發明。整個本揭露中，附圖標記直接對應於本發明的各個附圖和實施例中的相同標記的部件。還應注意的是，在本說明書中“連接/耦接”不僅表示一個部件與另一個部件直接耦接，而且還表示一個部件經由中間部件與另一個部件間接耦接。另外，只要未在句子中特意提及， 單數形式可以包括複數形式，並且反之亦然。
圖1是說明根據本發明的一個實施例的半導體系統的示意圖。
參見圖1，半導體系統1000可以包括儲存資料DATA的半導體裝置1100和控制半導體裝置1100的控制裝置1200。例如，控制裝置1200可以回應於從外部設備施加的命令而將命令信號CMD和位址ADD輸出至半導體裝置1100。半導體裝置1100可以回應於命令信號CMD和位址ADD而執行程式化、讀取和消除操作。另外，半導體裝置1100和控制裝置1200可以互相交換資料DATA。
圖2是說明圖1中所示的半導體裝置的視圖。
參見圖2，半導體裝置1100可以包括儲存資料的記憶體單元陣列110、執行記憶體單元陣列110的程式化、讀取和消除操作的電路組120以及控制電路組120的控制電路130。
記憶體單元陣列110可以包括多個記憶體區塊，所述多個記憶體區塊可以都具有相同的配置。將參見圖3來詳細描述記憶體區塊。
電路組120可以包括電壓產生器21、行解碼器22、頁面緩衝器23、列解碼器24和輸入/輸出電路25。
電壓產生器21可以回應於操作命令信號OP_CMD而產生具有不同位準的操作電壓。操作命令信號OP_CMD可以包括程式化命令信號、讀取命令信號和消除命令信號。例如，電壓產生器21可以產生消除電壓Vera、程式化電壓Vpgm、讀取電壓Vread、通過電壓Vpass以及具有各種位準的其它電壓。可以將消除電壓Vera傳送至選中的記憶體區塊，以及 可以將包括程式化電壓Vpgm、讀取電壓Vread和通過電壓Vpass的其它電壓施加至行解碼器22。
行解碼器22可以回應於行位址RADD而選擇包括在記憶體單元陣列110中的記憶體區塊中的一個記憶體區塊以及將操作電壓傳送至與選中的記憶體區塊耦接的字線WL、汲極選擇線DSL和源極選擇線SSL。
頁面緩衝器23可以經由位元線BL耦接至記憶體區塊。頁面緩衝器23可以與選中的記憶體區塊交換資料以及暫時儲存在程式化、讀取和消除操作期間傳送至此的資料。
列解碼器24可以回應於列位址CADD而與頁面緩衝器23交換資料。
輸入/輸出電路25可以將外部傳送的命令信號CMD和位址ADD傳送至控制電路130。輸入/輸出電路可以從外部(例如，外部設備)接收資料DATA以及將接收的資料傳送至列解碼器24。輸入/輸出電路可以從列解碼器24接收資料，以及將接收的資料輸出作為資料DATA或將接收的資料傳送至控制電路130。
控制電路130可以響應於命令信號CMD和位址ADD而控制電路組120。當接收與消除操作相關的命令信號CMD時，控制電路130可以控制電路組120來消除選中的記憶體區塊並且使用包括修復模式的資料對選中的記憶體區塊臨時程式化。例如，在更新操作期間，控制電路130可以控制電路組120以將資料從選中的記憶體區塊移動至另一個記憶體區塊、消除選中的記憶體區塊、並且使用包括修復模式的資料來對消除的記憶體區塊程式化。
在另一個實例中，當接收針對使用具有修復模式的資料程式化的記憶體區塊的主程式化操作命令時，控制電路130可以控制電路組120來消除對應的記憶體區塊且使用主程式化操作的資料對消除的記憶體區塊程式化。修復模式可以指被程式化在多個記憶體單元中使得消除的記憶體單元和程式化的記憶體單元可以被交替佈置的資料模式。
圖3是說明圖2中所示的記憶體區塊的電路圖。
圖3說明了多個記憶體區塊中的一個。由於記憶體區塊具有相同的結構，所以為了簡潔，僅在圖3中示出記憶體區塊中的一個。記憶體區塊中的每一個可以包括多個記憶字串(strings，ST)。同樣，由於記憶字串ST具有相同的結構，所以以下僅描述了記憶字串ST中的一個。
記憶字串ST中的每一個可以包括彼此串聯耦接的汲極選擇電晶體DST、記憶體單元F0至Fn以及源極選擇電晶體SST。汲極選擇電晶體DST的汲極可以與位線BL耦接。源極選擇電晶體SST的源極可以與源極線SL耦接。包括在相應的記憶字串ST中的汲極選擇電晶體DST的閘極可以與汲極選擇線DSL耦接。記憶體單元F0至Fn的閘極可以分別與字線WL0至WLn耦接。源極選擇電晶體SST的閘極可以與源極選擇線SSL耦接。記憶字串ST可以分別與位線BL0至BLi+j耦接。與相同字線耦接的記憶體單元組可以被稱作為頁面PG。另外，記憶體單元可以是平行於半導體基板佈置的二維記憶體單元或沿著相對於半導體基板的垂直方向佈置的三維記憶體單元。
圖4是說明根據本發明的一個實施例的更新操作的流程圖。
參見圖4，半導體裝置可以檢查是否以預定的時間間隔對選 中的記憶體區塊執行了更新操作、並且基於檢查結果來使用具有修復模式的資料對選中的記憶體區塊進行程式化。例如，第一記憶體區塊可以被選中且被檢查，且因而以下針對第一記憶體區塊給出了詳細描述。
在步驟41可以檢查第一記憶體區塊的更新時間Tr。可以從執行上一更新操作時起計算更新時間Tr。
可以在步驟S42將更新時間Tr與臨界時間Ar比較。可以將臨界時間Ar設置成對記憶體區塊執行更新操作的平均時間。當檢查的更新時間Tr小於臨界時間Ar時，可以重新檢查第一記憶體區塊的更新時間Tr。在重複步驟41和42的同時，更新時間Tr可以被繼續計算和增加。
當檢查的更新時間Tr大於臨界時間Ar時，可以在步驟43檢查第一記憶體區塊的錯誤校正碼(ECC)。可以如下執行第一記憶體區塊的ECC檢查。可以讀取第一記憶體區塊的記憶體單元。在被讀的記憶體單元之中，可以基於讀取結果來檢測出出現錯誤的記憶體單元。可以使用ECC來對檢測出的記憶體單元進行校正。在步驟43，可以檢查ECC使用情況Re，即用於錯誤校正的ECC的量。
當第一記憶體區塊的ECC使用情況Re較高時，第一記憶體區塊可以具有較多的校正的記憶體單元。因此，可以在步驟44將ECC使用情況Re和臨界量Be相互比較，以及可以基於比較的結果來執行隨後的操作。臨界量Be可以是用於判斷是否對第一記憶體區塊中的錯誤進行校正的參考量。臨界量Be可以根據半導體裝置的類型而變化。例如，可以將臨界量Be設置為80%。當第一記憶體區塊的ECC使用情況Re小於臨界量Be時，可以將第一記憶體區塊確定為處於正常狀態。結果，可以終止第一記 憶體區塊的更新操作。當第一記憶體區塊的ECC使用情況Re大於臨界量Be時，可以將第一記憶體區塊確定為處於異常狀態。因此，可以在步驟400對第一記憶體區塊執行替代操作。
可以如下執行第一記憶體區塊的步驟400的替代操作。
可以在步驟45將第一記憶體區塊的資料回拷至第二記憶體區塊。例如，可以採用以下方式來執行回拷操作(copyback operation)：可以讀取第一記憶體區塊的選中的頁面，且可以將讀取的資料程式化至第二記憶體區塊。還可以採用另一種方式來執行回拷操作：讀取第一記憶體區塊的所有頁面，且可以將讀取的資料儲存在臨時儲存單元中，且可以將儲存的資料順序地程式化至第二記憶體區塊中的每一頁面中。當第一記憶體區塊的回拷操作完成時，可以將指定給第一記憶體區塊的位址映射至第二記憶體區塊。
當第一記憶體區塊的回拷操作和位址映射操作完成時，可以在步驟46消除第一記憶體區塊。
為了防止被包括在消除的第一記憶體區塊中的記憶體單元的電特性的惡化，可以在步驟47使用包括修復模式的資料來對消除的第一記憶體區塊進行程式化。以下將參考圖5來描述修復模式。當第一記憶體區塊使用包括修復模式的資料被程式化時，可以完成出現許多錯誤的第一記憶體區塊的替代操作。因此，可以在步驟48將第一記憶體區塊的更新時間Tr重置為‘0’，並且第一記憶體區塊的更新操作可以終止。
圖5是說明根據本發明的一個實施例的修復模式的視圖。
參見圖5，可以通過執行將包括各種模式的資料多次程式化 至記憶體區塊的測試操作來獲得以上參考圖4描述的修復模式。作為測試操作的結果，可以將修復模式定義為各種模式之中在記憶體單元的電特性方面具有最少惡化的模式。例如，當包括修復模式的資料被程式化至記憶體單元中時，消除的記憶體單元和程式化的記憶體單元可以被交替佈置。
處於修復模式的程式化的記憶體單元可以被程式化為儲存多位元資料的多層式單元(MLC)、三層式單元(TLC)或四層式單元(QLC)的最高程式化狀態。例如，對於多層式單元(MLC)，記憶體單元可以被程式化為消除狀態、第一程式化狀態、第二程式化狀態或第三程式化狀態。第二程式化狀態下的閾值電壓可以比第一程式化狀態下的閾值電壓高。第三程式化狀態下的閾值電壓可以比第二程式化狀態下的閾值電壓高。在修復模式中，程式化的記憶體單元可以被程式化為相同的程式化狀態。相比於記憶體單元被程式化為第一程式化狀態或第二程式化狀態時，記憶體單元被程式化為第三程式化狀態而具有最高閾值電壓時，可以達到更好的恢復特性。
因此，當在圖4中步驟46處消除第一記憶體區塊時，第一記憶體區塊可以是如圖5中所示的所有記憶體單元處於消除狀態E的記憶體區塊51。當在圖4中的步驟47處使用包括修復模式的資料對消除的第一記憶體區塊進行程式化時，第一記憶體區塊可以是如在圖5中所示的使用包括修復模式的資料程式化的記憶體區塊52。換言之，包括修復模式的資料被程式化至其中的記憶體區塊52可以包括消除的記憶體單元E和程式化的記憶體單元P。程式化的記憶體單元P可以被佈置在消除的記憶體單元E中的每個消除的記憶體單元E的頂側、底側、左側和右側。如上所述，程 式化的記憶體單元P可以被程式化為第三程式化狀態。
在另一個實例中，當記憶體單元是三層式單元(TLC)時，記憶體單元可以被程式化為消除狀態和第一程式化狀態至第七程式化狀態中之一。在第一程式化狀態至第七程式化狀態之中，第一程式化狀態可以表示記憶體單元的閾值電壓最低的程式化狀態。記憶體單元的閾值電壓可以從第一程式化狀態至第七程式化狀態增加。關於三層式儲存單元，可以通過將每一個消除的記憶體單元四周的記憶體單元程式化為第七程式化狀態來形成修復模式。
修復模式可以具有使消除的單元E和程式化的單元P交替的模式。為了進一步減小記憶體單元的應力，可以根據消除/寫入(E/W)迴圈數量來改變該模式。更具體地，隨著選中的記憶體區塊的E/W迴圈數量的增加，消除的單元E和程式化的單元P可以彼此交換位置。例如，在對選中的記憶體區塊執行消除操作之後，上一修復模式中的消除的單元E可以是下一修復模式中的程式化的單元P，以及上一修復模式中的程式化的單元P可以是下一修復模式中的消除的單元E。換言之，由於修復模式是通過防止記憶體單元再次處於同一狀態(即，消除狀態或程式化狀態)來形成的，所以可以減小施加至記憶體單元的應力。
如上所述，當記憶體區塊保持其被消除或被程式化時，記憶體區塊的恢復特性可能會惡化。然而，執行了修復模式程式化操作的記憶體區塊52的恢復特性可以得到改善。
圖6是說明根據本發明的一個實施例的消除和程式化方法的流程圖。
參見圖6，當輸入與選中的記憶體區塊的消除操作相關的命令信號時，半導體裝置可以立即消除選中的記憶體區塊、使用包括修復模式的資料對消除的記憶體區塊進行程式化、以及保持修復模式直到輸入與程式化操作相關的命令信號為止。以下將詳細描述上述的消除和程式化方法。
當在步驟61將與消除操作相關的命令信號輸入至半導體裝置時，可以檢查選中的記憶體區塊的E/W迴圈數量，以及可以在步驟62處將選中的記憶體區塊的E/W迴圈數量與臨界數量相比較。可以將臨界數量設置為各種值。例如，可以使記憶體區塊承受壓力的某個E/W迴圈數量可以被設置作為臨界數量。當選中的記憶體區塊的E/W迴圈數量小於臨界數量作為比較的結果時，可以執行步驟65，而不在選中的記憶體區塊中形成修復模式。當選中的記憶體區塊的E/W迴圈數量大於臨界數量作為比較的結果時，可以在步驟63對選中的記憶體區塊執行消除操作。可以採用逐漸增大消除電壓的增量步進脈衝消除(ISPE)方案來執行消除操作。
當對選中的記憶體區塊執行的消除操作完成時，可以在步驟64使用包括修復模式的資料來對選中的記憶體區塊臨時程式化(見圖5)。結果，因大數量的E/W迴圈而可能出現在被包括在選中的記憶體區塊中的記憶體單元中的物理惡化和電惡化可以被有效防止。當使用包括修復模式的資料對選中的記憶體區塊進行程式化時，可以改善選中的記憶體區塊的恢復特性。當記憶體區塊的恢復特性被改善時，可以防止記憶體單元的惡化以改善半導體裝置的可靠性。
當修復模式形成在選中的記憶體區塊中時，如果在步驟65 將與選中的記憶體區塊的程式化操作相關的命令信號輸入至半導體裝置，則可以在步驟66立即消除使用包括修復模式的資料程式化的選中的記憶體區塊，以及可以在步驟67立即執行選中的記憶體區塊的程式化操作。當修復模式未形成在選中的記憶體區塊中(在步驟62處為‘否’)時，在消除操作期間，選中的記憶體區塊可以不被消除。因此，在上一程式化操作期間程式化的資料可被儲存在選中的記憶體區塊中。因此，當在步驟65將與選中的記憶體區塊的程式化操作相關的命令信號輸入至半導體裝置時，可以在步驟66消除選中的記憶體區塊，以及可以在步驟67對消除的選中記憶體區塊執行程式化操作。
圖7是說明根據本發明的另一個實施例的消除和程式化方法的流程圖。
參見圖7，當輸入與選中的記憶體區塊的消除操作相關的命令信號時，半導體裝置可以立即消除選中的記憶體區塊，使用包括修復模式的資料對消除的記憶體區塊進行程式化、以及保持修復模式直到輸入與程式化操作相關的命令信號為止。以下將詳細描述上述的消除和程式化方法。
當在步驟71將與消除操作相關的命令信號輸入至半導體裝置時，在步驟72可以將包括在記憶體單元陣列中的記憶體區塊之中的處於消除狀態的記憶體區塊的數量與臨界數量相比較。可以將臨界數量設置為各種值。當處於消除狀態的記憶體區塊的數量小於臨界數量作為比較的結果時，可以執行步驟75，而不在選中的記憶體區塊中形成修復模式。當處於消除狀態的記憶體區塊的數量大於臨界數量作為比較的結果時，可以在 步驟73立即對選中的記憶體區塊執行消除操作。可以採用逐漸增大消除電壓的增量步進脈衝消除(ISPE)方案來執行消除操作。
當選中的記憶體區塊的消除操作完成時，可以在步驟74使用包括修復模式的資料對選中的記憶體區塊進行臨時程式化(見圖5)。由於消除狀態的記憶體區塊較少時消除和程式化操作被頻繁執行，所以可以通過使用包括修復模式的資料對選中的記憶體區塊進行臨時程式化來減少操作時間。結果，選中的記憶體區塊的恢復特性可以得到改善。當記憶體區塊的恢復特性被改善時，記憶體單元的惡化可以被防止以改善半導體裝置的可靠性。
當修復模式形成在選中的記憶體區塊中時，如果在步驟75將與選中的記憶體區塊的程式化操作相關的命令信號輸入至半導體裝置時，可以在步驟76立即消除使用包括修復模式的資料程式化的選中記憶體區塊，以及可以在步驟77對選中的記憶體區塊執行程式化操作。當修復模式未形成在選中的記憶體區塊中(在步驟72處為‘否’)時，在消除操作期間，選中的記憶體區塊可以不被消除。因此，選中的記憶體區塊可以儲存上一程式化操作中程式化的資料。因此，當在步驟75處將與選中的記憶體區塊的程式化操作相關的命令信號輸入至半導體裝置時，可以在步驟76消除選中的記憶體區塊，以及可以在步驟77處對選中的記憶體區塊執行程式化操作。
根據本發明，可以通過使用包括修復模式的資料對消除的記憶體區塊進行程式化來改善記憶體區塊的恢復特性，以及可以通過防止記憶體單元的電特性的惡化來改善記憶體區塊的資料保持特性，使得半導體 裝置的可靠性可以得到改善。

Claims (20)

  1. 一種半導體裝置，包括：記憶體區塊，所述記憶體區塊包括多個記憶體單元；電路組，其被配置以對所述記憶體區塊執行程式化操作、讀取操作和消除操作；以及控制電路，其被配置以在對所述記憶體區塊執行後續的程式化操作之前，控制所述電路組以修復模式程式化所述記憶體區塊中的所述多個記憶體單元，其中，以所述修復模式所程式化的所述多個記憶體單元包括交替佈置的消除的記憶體單元和程式化的記憶體單元，以及其中，所述多個記憶體單元佈置在所述記憶體區塊中的多個列和多個行中，並且其中所述程式化的記憶體單元佈置在所述消除的記憶體單元的頂側、底側、左側和右側。
  2. 如請求項第1項所述的半導體裝置，其中，所述控制電路控制所述電路組來檢查是否以預定時間間隔對所述記憶體區塊執行更新操作，以及基於檢查結果以所述修復模式程式化所述記憶體區塊的所述多個記憶體單元。
  3. 如請求項第2項所述的半導體裝置，其中，所述控制電路控制所述電路組通過以所述預定時間間隔檢查所述記憶體區塊的更新操作時間是否小於臨界時間來執行所述更新操作。
  4. 如請求項第3項所述的半導體裝置，其中，當所述記憶體區塊的所述更新操作時間大於所述臨界時間時，所述控制電路控制所述電路組來基於錯誤校正碼(Error Correction Code，ECC)的使用情況來檢查所述記憶體區塊中是否出現錯誤，以及其中，當所述錯誤校正碼的使用情況小於臨界量時，所述控制電路控制所述電路組來終止所述更新操作，以及當所述錯誤校正碼的使用情況大於所述臨界量時，對所述記憶體區塊執行替代操作。
  5. 如請求項第4項所述的半導體裝置，其中，在替代操作期間，所述控制電路控制所述電路組來：執行回拷操作(copyback operation)以將資料從所述記憶體區塊移動至另一個記憶體區塊，消除所述記憶體區塊，以及以所述修復模式程式化所述記憶體區塊的所述記憶體單元。
  6. 如請求項第3項所述的半導體裝置，其中，在對所述記憶體區塊執行的更新操作之間的平均時間被設置為所述臨界時間。
  7. 如請求項第1項所述的半導體裝置，其中，當輸入針對所述記憶體區塊的消除命令信號時，所述控制電路控制所述電路組來消除所述記憶體區塊以及以所述修復模式程式化所述記憶體區塊的所述記憶體單元。
  8. 如請求項第7項所述的半導體裝置，其中，當輸入針對以所述修復模式被程式化的所述記憶體區塊的程式化命令信號時，所述控制電路控制所述電路組來消除所述記憶體區塊以及對所述記憶體區塊執行所述程式化操作。
  9. 如請求項第1項所述的半導體裝置，其中，使用被程式化至所述多個記憶體單元的資料之中的與最高閾值電壓分佈相對應的臨時資料對所述程式化的記憶體單元進行程式化。
  10. 如請求項第1項所述的半導體裝置，其中，隨著所述記憶體區塊的消除/寫入(E/W)迴圈數量的增加，每當所述記憶體區塊的所述多個記憶體單元以所述修復模式被程式化時，所述控制電路控制所述電路組來將所述消除的記憶體單元和所述程式化的記憶體單元的位置彼此交換。
  11. 一種操作半導體裝置的方法，所述方法包括以下步驟：以預定時間間隔檢查記憶體區塊的更新操作時間是否小於臨界時間；當所述更新操作時間大於所述臨界時間時，基於錯誤校正碼(ECC)的使用情況檢查所述記憶體區塊中是否出現錯誤；當所述錯誤校正碼的使用情況小於臨界量時，終止所述更新操作，以及當所述錯誤校正碼的使用情況大於所述臨界量時，將資料從所述記憶體區塊移動至另一個記憶體區塊；消除所述記憶體區塊並且以修復模式程式化所述記憶體區塊的記憶體單元，其中，以所述修復模式所程式化的所述記憶體單元包括交替佈置的消除的記憶體單元和程式化的記憶體單元；以及將所述記憶體區塊的所述更新操作時間重置，其中，所述記憶體單元佈置在所述記憶體區塊中的多個列和多個行中，並且其中所述程式化的記憶體單元佈置在所述消除的記憶體單元的頂側、底側、左側和右側。
  12. 如請求項第11項所述的方法，其中，將對記憶體區塊執行的更新操作之間的平均時間設置為所述臨界時間。
  13. 如請求項第11項所述的方法，其中，將所述臨界量設置成用於判斷是否在所述記憶體區塊中發生錯誤的參考量。
  14. 如請求項第11項所述的方法，其中，將所述程式化的記憶體單元程式化為儲存多位元資料的多層式單元(MLC)、三層式單元(TLC)或四層式單元(QLC)的最高程式化狀態。
  15. 如請求項第11項所述的方法，其中，隨著所述記憶體區塊的消除/寫入(E/W)迴圈數量的增加，每當所述記憶體區塊的所述記憶體單元以所述修復模式被程式化時，將所述消除的記憶體單元和所述程式化的記憶體單元的位置彼此交換。
  16. 一種操作半導體裝置的方法，所述方法包括：回應於與記憶體區塊的消除操作相關的命令信號而判斷是否以修復模式程式化所述記憶體區塊；當所述判斷的結果確定為以所述修復模式程式化時，消除所述記憶體區塊並且以所述修復模式程式化所述記憶體區塊的記憶體單元，其中以所述修復模式所程式化的所述記憶體單元包括交替佈置的消除的記憶體單元和程式化的記憶體單元，以及當所述判斷的結果確定為不以所述修復模式程式化時，保持所述記憶體區塊的前一操作狀態；回應於與所述記憶體區塊的程式化操作相關的命令信號而消除所述記憶體區塊；以及對所述記憶體區塊執行所述程式化操作，其中，所述記憶體單元佈置在所述記憶體區塊中的多個列和多個行中，並且其中所述程式化的記憶體單元佈置在所述消除的記憶體單元的頂側、底側、左側和右側。
  17. 如請求項第16項所述的方法，其中，以所述修復模式所程式化的所述記憶體單元包括交替佈置的所述消除的記憶體單元和所述程式化的記憶體單元，以及所述所述程式化的記憶體單元被程式化為儲存多位元資料的多層式單元(MLC)、三層式單元(TLC)或四層式單元(QLC)的最高程式化狀態。
  18. 如請求項第16項所述的方法，其中，判斷是否以所述修復模式程式化所述記憶體區塊的步驟包括以下步驟：檢查所述記憶體區塊的消除/寫入(E/W)迴圈數量；將所述記憶體區塊的所述消除/寫入迴圈數量與第一臨界數量相比較；以及當所述記憶體區塊的所述消除/寫入迴圈數量大於所述第一臨界數量作為所述比較的結果時，判定以所述修復模式程式化所述記憶體區塊。
  19. 如請求項第18項所述的方法，其中，將增大記憶體區塊的應力的所述記憶體區塊的消除/寫入迴圈數量設置為所述第一臨界數量。
  20. 如請求項第16項所述的方法，其中，判斷是否以所述修復模式程式化所述記憶體區塊的步驟包括以下步驟：檢查包括在記憶體單元陣列中的記憶體區塊之中的處於消除狀態的記憶體區塊的數量；以及當處於所述消除狀態的記憶體區塊的數量大於所述第二臨界數量時，判定以所述修復模式程式化所述記憶體區塊。
TW103139724A 2014-03-06 2014-11-17 半導體裝置及其操作方法 TWI648743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0026750 2014-03-06
KR1020140026750A KR20150104858A (ko) 2014-03-06 2014-03-06 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
TW201535400A TW201535400A (zh) 2015-09-16
TWI648743B true TWI648743B (zh) 2019-01-21

Family

ID=54017411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139724A TWI648743B (zh) 2014-03-06 2014-11-17 半導體裝置及其操作方法

Country Status (4)

Country Link
US (1) US9588700B2 (zh)
KR (1) KR20150104858A (zh)
CN (1) CN104900270B (zh)
TW (1) TWI648743B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
KR20170082066A (ko) * 2016-01-05 2017-07-13 에스케이하이닉스 주식회사 반도체시스템
US10146444B2 (en) * 2016-10-03 2018-12-04 Samsung Electronics Co., Ltd. Method for read latency bound in SSD storage systems
CN109378027A (zh) * 2017-08-09 2019-02-22 光宝科技股份有限公司 固态储存装置的控制方法
CN112667168A (zh) * 2020-12-31 2021-04-16 联想(北京)有限公司 一种处理方法和处理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050257017A1 (en) * 2004-05-14 2005-11-17 Hideki Yagi Method and apparatus to erase hidden memory in a memory card
US20100313084A1 (en) * 2008-02-29 2010-12-09 Kabushiki Kaisha Toshiba Semiconductor storage device
US20110044102A1 (en) * 2009-08-19 2011-02-24 Yingda Dong Selective memory cell program and erase
US20120124273A1 (en) * 2010-11-12 2012-05-17 Seagate Technology Llc Estimating Wear of Non-Volatile, Solid State Memory
TW201308335A (zh) * 2011-06-07 2013-02-16 Sandisk Technologies Inc 用於非揮發性儲存之讀取通過電壓之智慧型移位

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802059B1 (ko) 2006-09-06 2008-02-12 삼성전자주식회사 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050257017A1 (en) * 2004-05-14 2005-11-17 Hideki Yagi Method and apparatus to erase hidden memory in a memory card
US20100313084A1 (en) * 2008-02-29 2010-12-09 Kabushiki Kaisha Toshiba Semiconductor storage device
US20110044102A1 (en) * 2009-08-19 2011-02-24 Yingda Dong Selective memory cell program and erase
US20120124273A1 (en) * 2010-11-12 2012-05-17 Seagate Technology Llc Estimating Wear of Non-Volatile, Solid State Memory
TW201308335A (zh) * 2011-06-07 2013-02-16 Sandisk Technologies Inc 用於非揮發性儲存之讀取通過電壓之智慧型移位

Also Published As

Publication number Publication date
US9588700B2 (en) 2017-03-07
CN104900270B (zh) 2019-10-11
CN104900270A (zh) 2015-09-09
US20150254006A1 (en) 2015-09-10
KR20150104858A (ko) 2015-09-16
TW201535400A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US11170857B2 (en) Semiconductor memory device that performs successive tracking reads during an operation to read one page
US10643715B2 (en) Semiconductor memory device and memory system configured to perform tracking read on first memory cells followed by shift read on second memory cells using read voltage correction value determined during the tracking read
US9466381B2 (en) Semiconductor device
JP6249504B1 (ja) 半導体記憶装置
TWI496152B (zh) 非揮發性半導體記憶裝置及其寫入方法
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
JP2008047273A (ja) 半導体記憶装置およびその制御方法
JP2009140564A (ja) Ｎａｎｄ型フラッシュメモリおよびメモリシステム
KR20140123230A (ko) 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
US8964467B1 (en) Systems and methods for partial page programming of multi level cells
TWI648743B (zh) 半導體裝置及其操作方法
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US20140185381A1 (en) Semiconductor apparatus and method of operating the same
KR20140029582A (ko) 반도체 장치 및 이의 동작 방법
US20160012916A1 (en) Semiconductor memory device and memory system
JP6293692B2 (ja) メモリシステム
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
US9343168B2 (en) Multiple step programming in a memory device
JP2015176612A (ja) 不揮発性半導体記憶装置
KR101651573B1 (ko) 반도체 기억장치 및 그 프로그래밍 방법
US8923068B2 (en) Low margin read operation with CRC comparision
KR20110120469A (ko) 반도체 메모리 장치의 동작 방법
KR20120069109A (ko) 반도체 메모리 장치 및 이의 동작 방법