JP6249504B1 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP6249504B1
JP6249504B1 JP2016163678A JP2016163678A JP6249504B1 JP 6249504 B1 JP6249504 B1 JP 6249504B1 JP 2016163678 A JP2016163678 A JP 2016163678A JP 2016163678 A JP2016163678 A JP 2016163678A JP 6249504 B1 JP6249504 B1 JP 6249504B1
Authority
JP
Japan
Prior art keywords
monitoring
memory cell
program
voltage
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016163678A
Other languages
English (en)
Other versions
JP2018032457A (ja
Inventor
真言 妹尾
真言 妹尾
須藤　直昭
直昭 須藤
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2016163678A priority Critical patent/JP6249504B1/ja
Priority to TW106109826A priority patent/TWI642058B/zh
Priority to CN201710248647.XA priority patent/CN107785051B/zh
Priority to US15/666,576 priority patent/US10304543B2/en
Priority to KR1020170103671A priority patent/KR102098266B1/ko
Application granted granted Critical
Publication of JP6249504B1 publication Critical patent/JP6249504B1/ja
Publication of JP2018032457A publication Critical patent/JP2018032457A/ja
Priority to US16/361,242 priority patent/US10643712B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】 データの高温保持特性を改善した半導体記憶装置を提供する。【解決手段】 本発明のフラッシュメモリは、メモリセルアレイの選択されたメモリセルを消去する消去手段を含み、消去手段はさらに、選択されたメモリセルの消去動作を開始する前に、監視用メモリセルに監視用消去パルスを印加する印加手段と、監視用消去パルスが印加された監視用メモリセルのベリファイを行うベリファイ手段と、ベリファイ手段のベリファイ結果に基づきＩＳＰＥ条件を決定する決定手段とを含む。消去手段は、決定されたＩＳＰＥ条件に従いメモリセルを消去する。【選択図】 図６

Description

本発明は、不揮発性の半導体記憶装置に関し、特に、フラッシュメモリのプログラムおよび消去に関する。
フラッシュメモリは、ストレージデバイスとして、デジタルカメラ、スマートフォン、等の電子機器に広く利用されている。こうした市場では、フラッシュメモリは、小型化、大容量化を要求され、かつ高速化、低消費電力化が求められている。さらにフラッシュメモリには、一定のデータの書き換え可能な回数やデータ保持特性なども求められている。
典型的なフラッシュメモリでは、データをプログラムするとき、フローティングゲートに電子を蓄積させ、メモリセルのしきい値電圧を正方向にシフトさせ、データを消去するとき、フローティングゲートから電子を放出させ、メモリセルのしきい値電圧を負方向にシフトさせる。このようなプログラムおよび消去は、メモリセルのしきい値が「０」、「１」の分布幅内に入るように制御されなければならない。また、メモリセルが多ビットを記憶する場合には、さらに「００」、「０１」、「１０」、「１１」の分布幅に入るように制御しなければならない。
フラッシュメモリでは、メモリセルの小型化が進むと、エンデュランス特性やデータ保持特性の劣化が顕著になることが知られている（特許文献１、非特許文献１）。図１は、プログラム／消去のサイクル特性を示すグラフであり、縦軸は、メモリセルのしきい値、横軸は、プログラム／消去のサイクル数である。同図からも明らかなように、１０−１０００サイクル付近までは、プログラム／消去のメモリセルのしきい値Ｖｔはほとんど変化しないが、数千回を越えるあたりから、徐々にしきい値Ｖｔが正の方向にシフトしていることがわかる。これは、プログラム／消去のサイクル数が増加するにつれ、ゲート酸化膜に電子がトラップされたり、電子のトンネリングによりゲート酸化膜そのものが劣化することが原因の一つと推測されている。特許文献１は、プログラム／消去のサイクル特性を反映したプログラム時のパルスの電圧情報と消去時のパルスの電圧情報をスペア領域に記憶しておき、この情報に基づきプログラムおよび消去を行うことでメモリセルへの過剰なストレスを抑制したり、消去時間の短縮を図っている。
特許第５５８３１８５号公報 The new program/Erase Cycling Degradation Mechanism of NAND Flash Memory Devices, Albert Fayrushin, et al. Flash Core Technology Lab, Samsung Electronics Co, Ltd, IEDM09-823, P34.2.1-2.4
上記したように、プログラム／消去のサイクル数が増加することに伴い、ゲート絶縁膜等が劣化し、プログラム／消去のメモリセルのしきい値Ｖｔが正の方向にシフトすると、メモリセルの高温でのデータ保持特性（ＨＴＤＲ：High Temperature Data Retention）が悪化する。このため、サイクル数の増加に伴い、メモリセルのしきい値をできるだけ上昇させないようにすることが望まれている。
本発明は、このような課題を解決するものであり、高温でのデータ保持特性を改善した半導体記憶装置を提供することを目的とする。
さらに本発明は、プログラム／消去のサイクル数の増加に伴いメモリセルのしきい値の上昇を抑制する半導体記憶装置を提供することを目的とする。
本発明の半導体記憶装置は、不揮発性のメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルを消去する消去手段とを含み、前記消去手段はさらに、選択されたメモリセルの消去動作を開始する前に、監視用メモリセルのしきい値変化を監視する監視手段と、前記監視手段の監視結果に基づき消去電圧を決定する決定手段とを有する。
好ましくは前記監視手段は、前記消去手段のときに印加される消去電圧よりも小さい監視用消去電圧を監視用メモリセルに印加する印加手段と、監視用消去電圧が印加された監視用メモリセルをベリファイするベリファイ手段とを含み、前記決定手段は、前記ベリファイ手段のベリファイ結果に基づき消去電圧を決定する。好ましくは前記決定手段は、前記ベリファイ手段のベリファイ結果に基づきプログラム／消去のサイクル数に応じた消去電圧を決定する。好ましくは前記決定手段は、サイクル数が増加するに従い消去電圧を大きくする。好ましくは前記決定手段は、消去パルスの初期電圧値を決定する。好ましくは前記決定手段は、消去パルスのステップ電圧を決定する。好ましくは前記決定手段は、サイクル数が増加するに従い消去パルスの最大印加回数を減らす。好ましくは前記ベリファイ手段は、監視用メモリセルの複数のしきい値の中から中央値のしきい値を判定する。好ましくは前記監視用メモリセルは、前記消去手段により選択されるブロックのメモリセルである。好ましくは前記監視用メモリセルは、前記選択されるブロックのユーザーによって使用されない領域のメモリセルである。
本発明に係る半導体記憶装置は、不揮発性のメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルをプログラムするプログラム手段とを含み、前記プログラム手段はさらに、選択されたメモリセルブロックのプログラム動作を行う前に、監視用メモリセルのしきい値変化を監視する監視手段と、前記監視手段の監視結果に基づきプログラム電圧を決定する決定手段とを有する。
好ましくは前記監視手段は、前記プログラム手段のときに印加されるプログラム電圧よりも小さい監視用プログラム電圧を監視用メモリセルに印加する印加手段と、監視用プログラム電圧が印加された監視用メモリセルをベリファイするベリファイ手段とを含み、前記決定手段は、前記ベリファイ手段のベリファイ結果に基づきプログラム電圧を決定する。好ましくは前記決定手段は、前記ベリファイ手段のベリファイ結果に基づきプログラム／消去のサイクル数に応じたプログラム電圧を決定する。好ましくは前記決定手段は、サイクル数が増加するに従いプログラム電圧を小さくする。好ましくは前記決定手段は、プログラムパルスの初期電圧値を決定する。好ましくは前記決定手段は、プログラムパルスのステップ電圧を決定する。好ましくは前記ベリファイ手段は、監視用メモリセルの複数のしきい値の中から中央値のしきい値を判定する。好ましくは前記監視用メモリセルは、前記プログラム手段により選択されるページのメモリセルである。好ましくは前記監視用メモリセルは、前記選択されるページのユーザーによって使用されない領域のメモリセルである。
本発明によれば、消去またはプログラムの際に監視用メモリセルのしきい値変化を監視し、監視結果に基づき消去電圧またはプログラム電圧を決定するようにしたので、プログラム／消去のサイクル回数の増加に伴うしきい値の上昇を抑制することができる。その結果、メモリセルのデータ保持特性、特に高温でのデータ保持特性を従来よりも改善することができる。
ＮＡＮＤ型フラッシュメモリのデータ書換え回数とメモリセルのしきい値との関係を示すグラフである。 本発明の実施例に係るフラッシュメモリの一構成例を示すブロック図である。 フラシュメモリの動作時に印加されるバイアス電圧を示すテーブルである。 図４（Ａ）は、ＩＳＰＥを説明する図、図４（Ｂ）は、ＩＳＰＰを説明する図である。 本実施例に係るフラッシュメモリの消去動作の機能的な構成を示すブロック図である。 本発明の実施例による主消去前の監視動作と消去動作とを示す図である。 監視用消去パルスの印加によりしきい値分布幅が負の方向へシフトした状態を示す図である。 本発明の実施例による監視用ベリファイ動作を説明する図である。 本発明の実施例による消去動作を示すフローチャートである。 本実施例に係るフラッシュメモリのプログラム動作の機能的な構成を示すブロック図である。 監視用プログラムパルスの印加によりしきい値分布幅が正の方向へシフトした状態を示す図である。 本発明の実施例による主プログラム動作前の監視動作とプログラム動作とを示す図である。 本発明の実施例によるプログラム動作を示すフローチャートである。
次に、本発明の実施の形態について図面を参照して詳細に説明する。フラッシュメモリの用途の一つに、大容量のデータの記憶がある。例えば、ＤＶＤに記録されたデータのダビングやデジタルカメラ等で撮像されたデータの保存である。このような用途に用いられるフラッシュメモリは、大容量のデータを書き換える回数が比較的少ないため、必ずしも厳しいエンデュランスを求められない反面、優れたデータ保持特性が要求される。他方、電源の監視やセキュリティ向けに使用されるフラッシュメモリにとっては、厳しいエンデュランスが求められる。本実施例では、メモリセルにとって最適なプログラム電圧および消去電圧を提供し、サイクル数の増加に伴うメモリセルのしきい値変動を抑止し、かつメモリセルの急激な劣化を抑制し、改善されたエンデュランス特性およびデータ保持特性を提供する。
本実施例のＮＡＮＤ型フラッシュメモリ１０は、行列状に配列された複数のメモリセルを有するメモリアレイ１００と、外部入出力端子Ｉ／Ｏに接続された入出力バッファ１１０と、入出力バッファ１１０からアドレスデータを受け取るアドレスレジスタ１２０と、入出力されるデータを保持するデータレジスタ１３０、プログラムパルス電圧や消去パルス電圧の初期値、２回目以降に印加されるパルス電圧との差分（ステップ電圧）、パルスを印加できる最大回数などの初期情報を不揮発性メモリ領域に設定した初期情報設定部１４０、入出力バッファ１１０からのコマンドデータや外部制御信号（図示されないチップイネーブルＣＥ、コマンドラッチイネーブルＣＬＥ、アドレスラッチイネーブルＡＬＥ、レディ・ビジーＲＹ／ＢＹ等）に基づき各部を制御する制御信号C1、C2、C3等を供給するコントローラ１５０と、アドレスレジスタ１２０からの行アドレス情報Ａｘをデコードしデコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路１６０と、ワード線選択回路１６０によって選択されたページから読み出されたデータを保持したり、選択されたページへの書込みデータを保持するページバッファ／センス回路１７０と、アドレスレジスタ１２０からの列アドレス情報Ａｙをデコードし当該デコード結果に基づきメモリセルの列を選択する列選択回路１８０と、データの読出し、プログラムおよび消去、ベリファイ等のために必要な電圧（ISPPのプログラム電圧Vpgm、パス電圧Vpass、読出しパス電圧Vread、ISPEの消去電圧Vers）などを生成する内部電圧発生回路１９０とを含んで構成される。
メモリアレイ１００は、列方向に配置された複数のブロックBLK(0)、BLK(1)、・・・、BLK(m)を有する。各ブロック内には、複数のＮＡＮＤストリングが形成され、１つのＮＡＮＤストリングは、直列に接続された複数のメモリセルと、メモリセルの一方の端部に接続されたビット線側選択トランジスタと、メモリセルの他方の端部に接続されたソース線側選択トランジスタとを含んで構成される。ビット線側選択トランジスタは、対応する１つのビット線GBLに接続され、ソース線側選択トランジスタは、共通ソース線に接続される。各メモリセルのコントロールゲートは、各ワード線に接続され、ビット線側選択トランジスタおよびソース線側選択トランジスタのゲートは、それぞれ選択ゲート線SGD、SGSに接続される。ワード線選択回路１６０は、行アドレスＡｘに基づきブロックを選択し、当該ブロックの選択ゲート線SGD、SGSを介してビット線側選択トランジスタおよびソース線側選択トランジスタを選択的に駆動する。
図３は、フラッシュメモリの各動作時に印加されるバイアス電圧の一例を示したテーブルである。読出し動作では、ビット線に或る正の電圧を印加し、選択されたワード線に或る電圧（例えば０Ｖ）を印加し、非選択ワード線にパス電圧Vpass（例えば４．５Ｖ）を印加し、選択ゲート線SGD、SGSに正の電圧（例えば４．５Ｖ）を印加し、ビット線側選択トランジスタ、ソース線側選択トランジスタをオンし、共通ソース線SLを０Ｖにする。プログラム動作では、選択されたワード線に高電圧のプログラム電圧Vprg（１５〜２０Ｖ）を印加し、非選択のワード線に中間電位（例えば１０Ｖ）を印加し、ビット線側選択トランジスタをオンさせ、ソース線側選択トランジスタをオフさせ、データ「０」または「１」に応じた電位をビット線GBLに供給する。消去動作では、ブロック内の選択されたワード線に０Ｖを印加し、Ｐウエルに高電圧（例えば１８Ｖ）を印加し、フローティングゲートの電子を基板に引き抜くことで、ブロック単位でデータを消去する。
次に、本実施例のフラッシュメモリの消去動作およびプログラム動作の詳細について説明する。消去動作において、プログラム／消去のサイクル数が進むと、あるメモリセルでは消去され易く、あるメモリセルでは消去され難く、同一の消去電圧を印加しても、両者のしきい値のシフト量は相対的に異なる。つまり、あるメモリセルからは十分な電子が放出され、「１」のしきい値分布幅内に到達するが、あるメモリセルからは十分な電子が放出されず、「１」のしきい値分布幅内に到達しない事態が生じる。そこで、メモリセルからの電子の放出をより正確にまたは効果的に行うために、ＩＳＰＥ（Incremental Step Pulse Erase）方式が用いられる。ＩＳＰＥ方式は、図４（Ａ）に示すように、選択ブロックに初期の消去パルスVers0を印加し、消去ベリファイにより消去が不合格と判定された場合には、消去パルスVers0よりも１ステップ電圧だけ高い消去パルスVers1を印加し、ブロック内のすべてのメモリセルの消去が合格と判定されるまで消去パルスの電圧が順次増加されていく。初期情報設定部１４０には、消去パルスVers0の初期値、ステップ電圧、消去パルスの最大印加回数等を含む初期情報を予め記憶しており、コントローラ１５０は、消去動作を行うときに、この初期情報を参照する。なお、最大印加回数の消去パルスを印加しても消去ベリファイが合格しなければ、当該ブロックはバッドブロックとして管理される。
プログラムの場合も同様に、すべてのメモリセルのフローティングゲートに均一に電子が蓄積されるとは限らない。あるメモリセルでは電子が注入され易く、あるメモリセルでは電子の注入がされ難ければ、両者に同一のプログラム電圧を印加しても、両者のしきい値のシフト量は相対的に異なる。つまり、あるメモリセルには十分に電子が蓄積され、「０」のしきい値分布幅内に到達するが、あるメモリセルには十分な電子が蓄積されず、「０」のしきい値分布幅内に到達しない事態が生じる。そこで、メモリセルへの電子の注入を正確にまたは効果的に行うために、ＩＳＰＰ（Incremental Step Pulse Program）方式が用いられる。ＩＳＰＰ方式は、図４（Ｂ）に示すように、選択ページに初期のプログラムパルスVpgm0を印加し、プログラムベリファイにより不合格と判定された場合には、初期のプログラムパルスVpgm0よりも１ステップ電圧だけ高いプログラムパルスVpgm1を印加し、ページ内のすべてのメモリセルのプログラムが合格と判定されるまでプログラムパルスの電圧が順次増加されていく。初期情報設定部１４０には、プログラムパルスVpgm0の初期値、ステップ電圧、プログラムパルスの最大印加回数等を含む初期情報が予め設定されており、コントローラ１５０は、プログラム動作を行うときに、この初期情報を参照する。なお、最大印加回数によってプログラムベリファイが合格しなければ、プログラム失敗と判定される。
図１に示したように、プログラム／消去のサイクル数が増加すると、トンネル酸化膜の劣化やそこへの電子のトラップ等の原因により、プログラム／消去のメモリセルのしきい値電圧Ｖｔは正の方向へシフトする。しきい値が上昇すると、データ保持特性が悪化するため、本実施例は、サイクル数の増加に伴うメモリセルのしきい値Ｖｔの上昇を抑える。好ましくは、プログラムまたは消去時に、監視用メモリセルのしきい値変化を監視し、当該監視結果に基づき、サイクル回数に応じたプログラム電圧／消去電圧を決定し、メモリセルのしきい値が上昇しないようにする。従来の方法は、初期情報設定部１４０の記憶された初期情報に基づきプログラム電圧／消去電圧を決定するが、本実施例は、監視結果の基づき初期情報設定部１４０に記憶された初期情報を動的に変更するスキームを採用する。
消去スキーム
図５は、本実施例の消去動作の機能的な構成を示している。コントローラ１５０は、プログラムあるいはステートマシンを実行することで消去動作を行う。消去動作２００は、監視用消去パルス印加部２１０、監視用ベリファイ部２２０、およびＩＳＰＥ条件決定部２３０を含む。
本実施例では、ＩＳＰＥによる主たる消去パルスを印加する前に、監視用メモリセルのしきい値のシフト量（または消去速度）の監視を行う。好ましくは、監視用メモリセルは、消去時に選択されるブロック内のユーザーによって使用されない領域の複数のメモリセルまたは専用のフラグセルである。監視用メモリセルは、全てデータ「０」を記憶している。ユーザーによって使用されない領域の限定的な数の監視用メモリセルのしきい値のシフト量から、選択ブロック内の全体のメモリセルのしきい値のシフト量を判定する。例えば、選択ブロックが６４ページを含み、１ページが２ＫＢであるならば、１つのブロックには１Ｍｂのメモリセルが含まれることになり、これらすべてのメモリセルのしきい値のシフト量を監視することは非常に煩雑であるため、ユーザーによって使用されない領域の一定数の監視用メモリセルを監視し、演算処理等の負荷を軽減する。但し、これは一例であり、監視用メモリは、選択ブロック内の他の領域のメモリセルであってもよい。
監視用消去パルス印加部２１０は、図６に示すように、ＩＳＰＥによる主たる消去パルスが印加される前に、ＩＳＰＥにより印加される最初の消去パルスVers0よりも低い電圧レベルの監視用消去パルスＭＰを選択ブロックに印加する。監視用消去パルスＭＰの電圧レベル、およびその印加時間は、予め設定されている。図７は、監視用消去パルスＭＰが印加されたときの監視用メモリセルのしきい値変化を模式的に表した図である。監視用メモリセルに監視用消去パルスＭＰが印加されると、データ「０」のしきい値分布幅ＭＭ＿Ａは、負の方向にシフトし、しきい値分布幅ＭＭ＿Ｂとなる。
監視用ベリファイ部２２０は、監視用消去パルスＭＰが印加された監視用メモリセルのベリファイを行う。しきい値分布幅ＭＭ＿Ｂをベリファイすることで、監視用メモリセルのしきい値のシフト量（または消去速度）をチェックする。好ましい例では、監視用ベリファイにより、しきい値分布幅ＭＭ＿Ｂの中から中央値のしきい値を算出し、これを監視用メモリセルのしきい値のシフト量または消去速度とする。但し、これは一例であり、しきい値分布幅ＭＭ＿Ｂのしきい値の平均値を算出するようにしてもよい。
図８に、具体的な中央値の算出例を示す。ここでは、説明を分かり易くするため、監視用メモリセルが７つ（Ｍ１〜Ｍ７）とする。監視用ベリファイ部２２０は、しきい値部分幅ＭＭ＿Ｂを、例えば、電圧の低い方から高い方に走査し、中央値を検出する。図の例では、監視用ベリファイＭＶ１、ＭＶ２、ＭＶ３、ＭＶ４、ＭＶ５でしきい値分布幅ＭＭ＿Ｂを走査することを示しており、監視用ベリファイＭＶ１〜ＭＶ５は、それぞれ読出し電圧ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４、ＶＲ５でベリファイを行う。読出し電圧の差分は、ΔＶＲであり、ＶＲ２＝ＶＲ１＋ΔＶＲ、ＶＲ３＝ＶＲ１＋２ΔＶＲ、ＶＲ４＝ＶＲ１＋３ΔＶＲ、ＶＲ５＝ＶＲ１＋４ΔＶＲである。
監視用メモリセルは７個であるため、４番目のしきい値が全体のメモリセルの中央値となる。図の例では、監視用ベリファイＭＶ１、ＭＶ２では、全てのメモリセルのしきい値がＶＲ１よりも大きく、ベリファイは不合格であり、監視用ベリファイＭＶ３では、５つのメモリセルのしきい値がＶＲ３よりも大きく、未だ中央値に到達しないので、ベリファイは不合格である。監視用ベリファイＭＶ４では、３つのメモリセルのしきい値がＶＲ４よりも大きくなり、中央値に到達するため、ベリファイが合格となる。すなわち、中央値のしきい値をもつメモリセルがＶＲ３とＶＲ４との間に存在し、その時点で最大の読出し電圧ＶＲ４がしきい値のシフト量に決定される。監視用ベリファイ部２２０は、ベリファイ結果をＩＳＰＥ条件決定部２３０に提供する。また、監視用ベリファイＭＶ１〜ＭＶ５を行った結果、中央値のしきい値の合格を得ることができなかった場合には、最終ステップの監視用ベリファイの読出し電圧（本例の場合、ＶＲ５）が、しきい値のシフト量に決定され、この結果がＩＳＰＥ条件決定部２３０に提供される。ここで留意すべきは、監視用ベリファイ部２２０は、メモリセルのしきい値が負の場合があり、負のしきい値の読出しを可能にするため、ソース線側から電圧を供給する、いわゆるリバースリードを行う。
ＩＳＰＥ条件決定部２３０は、監視用ベリファイ部２２０で合格したベリファイ電圧ＶＲ４（しきい値の中央値）に基づき、選択ブロックのプログラム／消去のサイクル回数に応じた最適なＩＳＰＥ条件を決定する。つまり、サイクル回数が増加すると、消去速度が遅くなり、しきい値のシフト量が小さくなる傾向がある。それ故、ＩＳＰＥ条件決定部２３０は、サイクル回数が増加するにつれ、消去電圧を大きくする。１つの好ましい例では、ＩＳＰＥ条件決定部２３０は、経験則または既知の測定データ等から得られたサイクル回数としきい値の変化量との関係（両者の関係を規定したテーブル、または両者の関係を規定した関数など）に基づき、監視用ベリファイで判定されたメモリセルのしきい値のシフト量に対応するＩＳＰＥ条件、すなわち、消去電圧の初期値、ステップ電圧、消去パルスの最大印加回数等を決定する。ＩＳＰＥ条件決定部２３０は、決定した内容と初期情報設定部１４０に設定されている初期情報とを比較し、両者が異なるようであれば、初期情報を変更する。
初期情報設定部１４０は、図６に示すように、消去パルスの初期値Ｖintと、そのステップ電圧Ｖsと、消去パルスの最大印加回数（図の例では、Vers0〜Vers3までの４回）を含んでいる。ＩＳＰＥ条件決定部２３０は、監視用ベリファイ部２２０の監視結果からサイクル回数を推定し、消去が速度が遅くなっているようであれば、消去パルスの初期値Vintに最適な補正値ΔＶintを加えて、初期消去電圧をＶint＋ΔＶintに変更する。さらに、ステップ電圧Ｖsに最適な補正値ΔＶsを加えて、ステップ電圧をＶs＋ΔＶsに変更する。さらに、消去パルスの初期値、およびステップ電圧を高くすることで、メモリセルへのストレスが増加するため、消去パルスの最大印加回数を減らすようにしてもよい。
次に、本実施例の消去動作のフローを図９に示す。コントローラ１５０は、外部から消去コマンドおよびアドレスを受け取ると、当該消去コマンドに応じた消去シーケンスを実行する。コントローラ１５０は、消去コマンドが、プログラム／消去のサイクル回数に応じた動的消去を要求するものか否かを判定する（Ｓ１００）。動的消去が要求されていなければ、通常の消去が行われる。
動的消去が要求された場合、コントローラ１５０は、行アドレスの冗長情報を参照して、不良アドレス（例えば、グローバルビット線のオープン不良のアドレス等）に対応するページバッファ／センス回路１７０のラッチにマスクデータをセットする（Ｓ１１０）。すなわち、マスクデータとして「１」がラッチにセットされ、監視用ベリファイの際に、メモリセルの状態にかかわらず、合格(Pass)として扱われる。冗長されたアドレスを強制的に「１」にすることで、不良による誤判定を回避することができる。
次に、選択されたブロックに監視用消去パルスが印加される（Ｓ１２０）。監視用消去パルスが印加されるときのバイアス条件は、消去動作時と同じであるが、Ｐウエルに印加される監視用消去パルスの電圧は、通常のＩＳＰＥのときに印加される消去パルスの電圧よりも小さい。次に、監視用ベリファイ部２２０は、選択ブロックの最初のページをベリファイするために、ＰＡ＝０をセットする（Ｓ１３０）。次に、監視用ベリファイ部２２０は、最初の読出し電圧ＶＲをＶＲ１に設定し（Ｓ１４０）、図８に示すように監視用メモリセルのベリファイを行う（Ｓ１５０）。ベリファイが不合格（Fail）であれば、読出し電圧ＶＲをＶＲ＝ＶＲ＋ΔＶＲに変更し（Ｓ１６０）、予め規定された最大印加回数に到達していなければ、監視用ベリファイが繰り返される。読出し電圧ＶＲの変更が最大回数に到達したときは（Ｓ１７０）、その時点で監視用ベリファイを終了し、通常の消去フローに移行する。また、監視用ベリファイが合格（Pass）であるとき（Ｓ１５０）、選択ブロックの最後のページか否かが判定され（Ｓ１９０）、最後のページでなければ、ＰＡ＝＋１を設定し（Ｓ１９０）、次のページの監視用ベリファイが繰り返される。なお、この動作シーケンスは、全てのページをサンプリングする例を示している。もし、全てのページをサンプリングする前にしきい値の上限値で一度でもベリファイの不合格が発生した場合には、最大の読出し電圧（図８の例ではＶＲ５）を基準にしてシフト量が決定され、もし、全てのページをサンプリングしても、一度もベリファイの不合格が発生しなかった場合には、全ページの検出されたしきい値のうち、最大の読出し電圧（図８の例ではＶＲ１〜ＶＲ５のいずれか）を基準にしてシフト量が決定される。
次に、監視用ベリファイが終了したとき、または動的消去が要求されないとき、選択されたブロックの消去が実行される。ＩＳＰＥ条件決定部２３０は、初期情報設定部１４０に設定された初期情報を読出し、ＩＳＰＥ条件を決定する（Ｓ２００）。動的消去が要求されていない場合には、ＩＳＰＥ条件決定部２３０は、設定されている初期情報に従いＩＳＰＥ条件を決定する。動的消去が要求されている場合には、監視用ベリファイの結果から得られたしきい値の中央値に基づきサイクル回数に応じたＩＳＰＥ条件を決定する。この条件が、設定されている初期情報と異なる場合には、初期情報を変更する。
次に、コントローラ１５０は、ステップＳ１１０のときと同様に、不良アドレスにマスクデータをセットし、不良アドレスのマスク処理を行う（Ｓ２１０）。次に、決定されたＩＳＰＥ条件に従いＩＳＰＥによる消去が実施され（Ｓ２２０）、その後、通常の消去ベリファイが実施される（Ｓ２３０）。消去ベリファイで不合格であれば、再度、不良アドレスにマスクデータをセットして、消去動作が繰り返される。消去ベリファイが合格したとき、消去が終了する。
プログラムスキーム
次に、本発明のプログラム動作について説明する。図１０は、本実施例のプログラム動作３００の機能的な構成を示すブロック図である。プログラム動作３００は、監視用プログラムパルス印加部３１０、監視用ベリファイ部３２０、ＩＳＰＰ条件決定部３３０を含む。
監視用プログラムパルス印加部３１０は、ＩＳＰＰによる主たるプログラムパルスが印加される前に、ＩＳＰＰのときに印加される最初のプログラムパルスVprg0よりも低い電圧レベルの監視用プルグラムパルスを選択ページに印加する。監視用プログラムパルスＭＰの電圧レベル、およびその印加時間は、予め設定されている。図１１は、監視用プログラムパルスＭＰＰが印加されたときのメモリセルのしきい値変化を模式的に表した図である。監視用メモリセルには、データ「１」が記憶されており、この監視用メモリセルに監視用プログラムパルスＭＰＰが印加されると、データ「１」のしきい値分布幅ＭＭ＿Ｃが正の方向にシフトし、しきい値分布幅ＭＭ＿Ｄとなる。
監視用ベリファイ部３２０は、実質的に監視用ベリファイ部２２０と同様の動作を行う。すなわち、複数のベリファイ読出し電圧によりしきい値分布幅ＭＭ＿Ｄを走査し、しきい値の中央値を判別する。なお、この監視用ベリファイでも、負のしきい値を読み出すことができるように、ソース線側から電圧を供給するリバースリードが実施される。
ＩＳＰＰ条件決定部３３０は、監視用ベリファイ部３２０のベリファイ結果に基づきプログラム／消去のサイクル回数に応じた最適なＩＳＰＰ条件を決定する。つまり、サイクル回数が増加すると、プログラム速度が速くなり、しきい値のシフト量が大きくなるので、ＩＳＰＰ条件決定部３３０は、サイクル回数が増加するにつれ、プログラム電圧を小さくする。１つの好ましい例では、ＩＳＰＰ条件決定部３３０は、経験則または既知の測定データ等から得られたサイクル回数としきい値の変化量との関係（両者の関係を規定したテーブル、または両者の関係を規定した関数など）に基づき、監視用ベリファイで判定されたメモリセルのしきい値のシフト量に対応するＩＳＰＰ条件、すなわち、プログラム電圧の初期値、ステップ電圧、プログラムパルスの最大印加回数等を決定する。ＩＳＰＰ条件決定部３３０は、決定した内容と初期情報設定部１４０に設定されている初期情報とを比較し、両者が異なるようであれば、初期情報を変更する。
初期情報設定部１４０は、図１２に示すように、プログラムパルスの初期値Ｖintと、そのステップ電圧Ｖsと、プログラムパルスの最大印加回数（図の例では、Vprg0〜Vprg3までの４回）を含んでいる。ＩＳＰＰ条件決定部３３０は、監視用ベリファイ部３２０の監視結果からサイクル回数を推定し、プログラム速度が加速されているようであれば、プログラムパルスの初期値Vintから補正値ΔＶintを減算して、初期プログラム電圧をＶint−ΔＶintに変更する。さらに、ステップ電圧Ｖsを最適な補正値Ｖｓ−ΔＶs（ΔＶｓ＜Ｖｓ）に変更する。
次に、本実施例のプログラム動作のフローを図１３に示す。コントローラ１５０は、外部からプログラムコマンド、アドレスおよびプログラムデータを受け取ると、当該プログラムコマンドに応じたプログラムシーケンスを実行する。コントローラ１５０は、プログラムコマンドが、プログラム／消去のサイクル回数に応じた動的消去を要求するものか否かを判定する（Ｓ３００）。動的プログラムが要求されていなければ、通常のプログラムが行われる。
他方、動的プログラムが要求された場合、コントローラ１５０は、監視用メモリセルのプログラムを可能にするため、監視用メモリセルのアドレスに対応するページバッファ／センス回路１７０のラッチにデータ「０」をセットする（Ｓ３１０）。このデータセットは、内部回路により実施される。次に、選択されたページに監視用プログラムパルスが印加される（Ｓ３２０）。監視用プログラムパルスが印加されるときのバイアス条件は、プログラム動作時と同じであるが、選択ワード線に印加される監視用プログラムパルスの電圧は、通常のＩＳＰＰのときに印加されるプログラムパルスの電圧よりも小さい。次に、監視用ベリファイ部３２０は、最初の読出し電圧ＶＲ＝ＶＲ１に設定し（Ｓ３３０）、監視用メモリセルのベリファイを行う（Ｓ３４０）。ベリファイが不合格（Fail）であれば、読出し電圧ＶＲの変更が最大回数に到達したか否かが判定され（Ｓ３５０）、到達していなければ、読出し電圧ＶＲをＶＲ＝ＶＲ＋ΔＶＲに変更し（Ｓ３６０）、監視用プログラムベリファイが繰り返される。読出し電圧ＶＲの変更が最大回数に到達したとき（Ｓ３５０）、または監視用プログラムベリファイで合格（Pass）したとき（Ｓ１５０）、選択ページの通常のプログラムが実行される。動的プログラムが要求されないときも同様である。
ＩＳＰＰ条件決定部３３０は、初期情報設定部１４０に設定された初期情報を読出し、ＩＳＰＰ条件を決定する（Ｓ３７０）。動的プログラムが要求されていない場合には、ＩＳＰＰ条件決定部３３０は、設定されている初期情報に従いＩＳＰＰ条件を決定する。動的消去が要求されている場合には、監視用プログラムベリファイの結果から得られた中央値のしきい値に基づきサイクル回数に応じたＩＳＰＰ条件を決定する。この条件が、設定されている初期情報と異なる場合には、初期情報を変更する。次に、決定されたＩＳＰＰ条件に従いＩＳＰＰによるプログラムが実施され（Ｓ３８０）、その後、通常のプログラムベリファイが実施され、プログラムベリファイで全メモリセルが合格したとき（Ｓ３９０）、プログラムが終了する。
このように本実施例によれば、消去またはプログラムを行う毎に、監視用メモリセルを使用してしきい値の変化量または変化速度を監視し、その監視結果に基づき動的にＩＳＰＥまたはＩＳＰＰの条件を変更し、サイクル数の増加に伴うしきい値が上昇しないようにしたので、その結果、メモリセルの高温データ保持特性を従来よりも改善することができる。
上記実施例では、監視用ベリファイに基づきＩＳＰＥまたはＩＳＰＰのステップ電圧を一定にしたが、ステップ電圧は必ずしも一定である必要はなく、例えば、消去パルスの回数が増加する度に、ステップ電圧が小さくなる、または大きくなるようにしてもよい。さらに上記実施例では、ＮＡＮＤ型フラッシュメモリを例示したが、本発明は、ＮＡＮＤ型に限らずＮＯＲ型のフラッシュメモリにも適用することができる。さらに本発明は、プログラム／消去のサイクル数によってしきい値が変動するメモリセルであれば、フラッシュメモリ以外の他の不揮発性メモリにも適用することができる。
さらに本発明は、メモリセルが２値データを記憶するフラッシュメモリ、あるいはメモリセルが多値データを記憶するフラッシュメモリのいずれにも適用することが可能である。さらに本発明は、メモリアレイのＮＡＮＤストリングが基板表面に形成される２次元タイプのフラッシュメモリ、あるいはＮＡＮＤストリングが基板表面上の導電層（例えば、ポリシリコン層）に形成される３次元タイプのフラッシュメモリのいずれにも適用することが可能である。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０：フラッシュメモリ
１００：メモリアレイ
１１０：入出力バッファ
１２０：アドレスレジスタ
１３０：データレジスタ
１４０：初期情報設定部
１５０：コントローラ
１６０：ワード線選択回路
１７０：ページバッファ／センス回路
１８０：列選択回路
１９０：内部電圧発生回路

Claims (17)

  1. 不揮発性のメモリセルアレイと、
    前記メモリセルアレイの選択されたメモリセルを消去する消去手段とを含み、
    前記消去手段はさらに、
    選択されたメモリセルの消去動作を開始する前に、監視用メモリセルのしきい値変化を監視する監視手段と、
    前記監視手段の監視結果に基づき消去電圧を決定する決定手段とを有し、
    前記監視手段は、前記消去手段のときに印加される消去電圧よりも小さい監視用消去電圧を監視用メモリセルに印加する印加手段と、監視用消去電圧が印加された監視用メモリセルをベリファイするベリファイ手段とを含み、
    前記決定手段は、前記ベリファイ手段のベリファイ結果に基づき消去電圧を決定する、半導体記憶装置。
  2. 前記決定手段は、前記ベリファイ手段のベリファイ結果に基づきプログラム／消去のサイクル数に応じた消去電圧を決定する、請求項１に記載の半導体記憶装置。
  3. 前記決定手段は、サイクル数が増加するに従い消去電圧を大きくする、請求項２に記載の半導体記憶装置。
  4. 前記決定手段は、消去パルスの初期電圧値を決定する、請求項１ないし３いずれか１つに記載の半導体記憶装置。
  5. 不揮発性のメモリセルアレイと、
    前記メモリセルアレイの選択されたメモリセルを消去する消去手段とを含み、
    前記消去手段はさらに、
    選択されたメモリセルの消去動作を開始する前に、監視用メモリセルのしきい値変化を監視する監視手段と、
    前記監視手段の監視結果に基づき消去電圧を決定する決定手段とを有し、
    前記決定手段は、消去パルスのステップ電圧を決定する、半導体記憶装置。
  6. 不揮発性のメモリセルアレイと、
    前記メモリセルアレイの選択されたメモリセルを消去する消去手段とを含み、
    前記消去手段はさらに、
    選択されたメモリセルの消去動作を開始する前に、監視用メモリセルのしきい値変化を監視する監視手段と、
    前記監視手段の監視結果に基づき消去電圧を決定する決定手段とを有し、
    前記決定手段は、サイクル数が増加するに従い消去パルスの最大印加回数を減らす、半導体記憶装置。
  7. 前記ベリファイ手段は、監視用メモリセルの複数のしきい値の中から中央値のしきい値を判定する、請求項１または２に記載の半導体記憶装置。
  8. 前記監視用メモリセルは、前記消去手段により選択されるブロックのメモリセルである、請求項１、５または６に記載の半導体記憶装置。
  9. 前記監視用メモリセルは、前記選択されるブロックのユーザーによって使用されない領域のメモリセルである、請求項８に記載の半導体記憶装置。
  10. 不揮発性のメモリセルアレイと、
    前記メモリセルアレイの選択されたメモリセルをプログラムするプログラム手段とを含み、
    前記プログラム手段はさらに、
    選択されたメモリセルブロックのプログラム動作を行う前に、監視用メモリセルのしきい値変化を監視する監視手段と、
    前記監視手段の監視結果に基づきプログラム電圧を決定する決定手段とを有し、
    前記監視手段は、前記プログラム手段のときに印加されるプログラム電圧よりも小さい監視用プログラム電圧を監視用メモリセルに印加する印加手段と、監視用プログラム電圧が印加された監視用メモリセルをベリファイするベリファイ手段とを含み、
    前記決定手段は、前記ベリファイ手段のベリファイ結果に基づきプログラム電圧を決定する、半導体記憶装置。
  11. 前記決定手段は、前記ベリファイ手段のベリファイ結果に基づきプログラム／消去のサイクル数に応じたプログラム電圧を決定する、請求項１０に記載の半導体記憶装置。
  12. 前記決定手段は、サイクル数が増加するに従いプログラム電圧を小さくする、請求項１１に記載の半導体記憶装置。
  13. 前記決定手段は、プログラムパルスの初期電圧値を決定する、請求項１０ないし１２いずれか１つに記載の半導体記憶装置。
  14. 不揮発性のメモリセルアレイと、
    前記メモリセルアレイの選択されたメモリセルをプログラムするプログラム手段とを含み、
    前記プログラム手段はさらに、
    選択されたメモリセルブロックのプログラム動作を行う前に、監視用メモリセルのしきい値変化を監視する監視手段と、
    前記監視手段の監視結果に基づきプログラム電圧を決定する決定手段とを有し、
    前記決定手段は、プログラムパルスのステップ電圧を決定する、半導体記憶装置。
  15. 前記ベリファイ手段は、監視用メモリセルの複数のしきい値の中から中央値のしきい値を判定する、請求項１０に記載の半導体記憶装置。
  16. 前記監視用メモリセルは、前記プログラム手段により選択されるページのメモリセルである、請求項１０または１４に記載の半導体記憶装置。
  17. 前記監視用メモリセルは、前記選択されるページのユーザーによって使用されない領域のメモリセルである、請求項１６に記載の半導体記憶装置。
JP2016163678A 2016-08-24 2016-08-24 半導体記憶装置 Active JP6249504B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016163678A JP6249504B1 (ja) 2016-08-24 2016-08-24 半導体記憶装置
TW106109826A TWI642058B (zh) 2016-08-24 2017-03-23 半導體儲存裝置
CN201710248647.XA CN107785051B (zh) 2016-08-24 2017-04-17 半导体存储装置
US15/666,576 US10304543B2 (en) 2016-08-24 2017-08-02 Semiconductor memory device for improving high temperature data retention
KR1020170103671A KR102098266B1 (ko) 2016-08-24 2017-08-16 반도체 메모리 장치
US16/361,242 US10643712B2 (en) 2016-08-24 2019-03-22 Semiconductor memory device for improving high temperature data retention

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016163678A JP6249504B1 (ja) 2016-08-24 2016-08-24 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP6249504B1 true JP6249504B1 (ja) 2017-12-20
JP2018032457A JP2018032457A (ja) 2018-03-01

Family

ID=60685708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016163678A Active JP6249504B1 (ja) 2016-08-24 2016-08-24 半導体記憶装置

Country Status (5)

Country Link
US (2) US10304543B2 (ja)
JP (1) JP6249504B1 (ja)
KR (1) KR102098266B1 (ja)
CN (1) CN107785051B (ja)
TW (1) TWI642058B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423998B2 (en) 2020-05-22 2022-08-23 Windbond Electronics Corp. Semiconductor device and reading method thereof
US11887675B2 (en) * 2008-01-25 2024-01-30 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170057A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体記憶装置及びそのデータ消去制御方法
KR102532563B1 (ko) * 2018-03-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작방법
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
KR102535827B1 (ko) * 2019-04-04 2023-05-23 삼성전자주식회사 내부 전압을 안정화시키기 위한 메모리 장치 및 그것의 내부 전압 안정화 방법
US11393546B2 (en) * 2019-07-19 2022-07-19 Silicon Storage Technology, Inc. Testing circuitry and methods for analog neural memory in artificial neural network
KR20210135376A (ko) 2020-05-04 2021-11-15 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치의 동작 방법
JP7309304B2 (ja) * 2020-08-31 2023-07-18 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法
JP2022040515A (ja) * 2020-08-31 2022-03-11 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法
US11568943B2 (en) * 2020-11-24 2023-01-31 Sandisk Technologies Llc Memory apparatus and method of operation using zero pulse smart verify
JP7092916B1 (ja) * 2021-04-12 2022-06-28 ウィンボンド エレクトロニクス コーポレーション 半導体装置および消去方法
US11508440B1 (en) 2021-05-18 2022-11-22 Sandisk Technologies Llc Periodic write to improve data retention
CN115312103B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片的擦除电压配置方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123597A (ja) * 1988-11-02 1990-05-11 Nec Corp 不揮発性メモリ
JP2002150785A (ja) * 2000-11-08 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2009151912A (ja) * 2007-12-24 2009-07-09 Hynix Semiconductor Inc フラッシュメモリ装置及び動作方法
JP2012238363A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166962A (en) 1999-06-24 2000-12-26 Amic Technology, Inc. Circuit and method for conditioning flash memory array
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
US7495966B2 (en) * 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
KR20070114532A (ko) * 2006-05-29 2007-12-04 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 기준 전압 발생 회로
US8117375B2 (en) * 2007-10-17 2012-02-14 Micron Technology, Inc. Memory device program window adjustment
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
KR101596827B1 (ko) * 2009-10-14 2016-02-23 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5566797B2 (ja) * 2010-07-02 2014-08-06 株式会社東芝 不揮発性半導体記憶装置
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US8432752B2 (en) * 2011-06-27 2013-04-30 Freescale Semiconductor, Inc. Adaptive write procedures for non-volatile memory using verify read
US9330784B2 (en) * 2011-12-29 2016-05-03 Intel Corporation Dynamic window to improve NAND endurance
JP5583185B2 (ja) * 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US8891308B1 (en) * 2013-09-11 2014-11-18 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3D non-volatile memory
US9418000B2 (en) * 2014-12-22 2016-08-16 Intel Corporation Dynamically compensating for degradation of a non-volatile memory device
CN104716260A (zh) 2015-03-24 2015-06-17 中国科学院上海微系统与信息技术研究所 一种Sb-Te-Cr相变材料、相变存储器单元及其制备方法
KR102377469B1 (ko) * 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123597A (ja) * 1988-11-02 1990-05-11 Nec Corp 不揮発性メモリ
JP2002150785A (ja) * 2000-11-08 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2009151912A (ja) * 2007-12-24 2009-07-09 Hynix Semiconductor Inc フラッシュメモリ装置及び動作方法
JP2012238363A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 不揮発性半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887675B2 (en) * 2008-01-25 2024-01-30 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US11423998B2 (en) 2020-05-22 2022-08-23 Windbond Electronics Corp. Semiconductor device and reading method thereof

Also Published As

Publication number Publication date
US10304543B2 (en) 2019-05-28
KR20180022579A (ko) 2018-03-06
US20180061496A1 (en) 2018-03-01
CN107785051B (zh) 2020-07-14
US10643712B2 (en) 2020-05-05
JP2018032457A (ja) 2018-03-01
CN107785051A (zh) 2018-03-09
US20190221268A1 (en) 2019-07-18
TWI642058B (zh) 2018-11-21
KR102098266B1 (ko) 2020-04-08
TW201807711A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
JP6249504B1 (ja) 半導体記憶装置
JP5583185B2 (ja) 不揮発性半導体メモリ
JP4902002B1 (ja) 不揮発性半導体記憶装置
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP5259481B2 (ja) 不揮発性半導体記憶装置
JP2009140564A (ja) Ｎａｎｄ型フラッシュメモリおよびメモリシステム
JP5565948B2 (ja) 半導体メモリ
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
TWI549134B (zh) Ｎａｎｄ型快閃記憶體及其程式化方法
TWI602055B (zh) 半導體儲存裝置及其編程方法
TWI648743B (zh) 半導體裝置及其操作方法
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
JP2012123856A (ja) 不揮発性半導体記憶装置
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP5868381B2 (ja) 半導体記憶装置
KR20150045642A (ko) 반도체 장치 및 그 동작 방법
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
JP2014164786A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R150 Certificate of patent or registration of utility model

Ref document number: 6249504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250