CN107785051B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN107785051B
CN107785051B CN201710248647.XA CN201710248647A CN107785051B CN 107785051 B CN107785051 B CN 107785051B CN 201710248647 A CN201710248647 A CN 201710248647A CN 107785051 B CN107785051 B CN 107785051B
Authority
CN
China
Prior art keywords
monitoring
unit
memory cell
voltage
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710248647.XA
Other languages
English (en)
Other versions
CN107785051A (zh
Inventor
妹尾真言
须藤直昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107785051A publication Critical patent/CN107785051A/zh
Application granted granted Critical
Publication of CN107785051B publication Critical patent/CN107785051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种半导体存储装置，改善数据的高温保持特性。本发明的闪速存储器包括擦除存储单元阵列的选择存储单元的擦除部件，擦除部件还包含：施加部件，在开始选择存储单元的擦除动作之前，对监控用存储单元施加监控用擦除脉冲；校验部件，进行施加有监控用擦除脉冲的监控用存储单元的校验；以及决定部件，基于校验部件的校验结果来决定ISPE条件。擦除部件依照所决定的ISPE条件来擦除存储单元。

Description

半导体存储装置
技术领域
本发明涉及一种非易失性的半导体存储装置，尤其涉及闪速存储器(flashmemory)的编程(program)及擦除。
背景技术
闪速存储器作为存储元件(storage device)而被广泛利用于数码照相机(digital camera)、智能手机(smartphone)等电子设备中。在此类市场中，对于闪速存储器要求小型化、大容量化，且要求高速化、低功耗化。进而，对于闪速存储器，还要求一定的数据可复写数次或数据保持特性等。
典型的闪速存储器中，在对数据进行编程时，使电子蓄积于浮动栅极(floatinggate)中，使存储单元(memory cell)的阈值电压向正方向偏移(shift)，在擦除数据时，从浮动栅极释放电子，使存储单元的阈值电压向负方向偏移。此种编程及擦除必须以存储单元的阈值进入“0”、“1”的分布宽度内的方式受到控制。而且，在存储单元存储多个位的情况下，必须进一步以进入“00”、“01”、“10”、“11”的分布宽度内的方式进行控制。
闪速存储器中，已知的是，若推进存储单元的小型化，则耐久(endurance)特性或数据保持特性的劣化将变得显著(专利文献1、非专利文献1)。图1是表示编程/擦除的循环(cycle)特性的图表，纵轴为存储单元的阈值，横轴为编程/擦除的循环数。其中ΔVSS为次临界斜率降低(subthreshold slope(SS)degradation)，ΔVMG为中间隙电压偏移(midgapvoltage(VMG)shifts)。由该图1亦可明确的是，在10-1000循环附近为止，编程/擦除的存储单元的阈值Vt几乎不会发生变化，但从超过数千次左右开始，阈值Vt逐渐向正方向偏移。推测其原因之一是：随着编程/擦除的循环数的增加，电子被栅极氧化膜捕获(trap)，因电子的穿隧(tunneling)，栅极氧化膜其自身发生劣化。专利文献1中，将反映编程/擦除的循环特性的、编程时的脉冲(pulse)的电压信息与擦除时的脉冲的电压信息存储于备用(spare)区域中，基于该信息来进行编程及擦除，由此抑制对存储单元的过剩的应力(stress)，或者实现擦除时间的缩短。
[现有技术文献]
[专利文献]
[专利文献1]日本专利第5583185号公报
[非专利文献1]NAND闪速存储元件的新的编程/擦除循环劣化机制，阿尔伯特·费路西等人，闪速核心技术实验室，三星电子有限公司，IEDM09-823，P34.2.1-2.4(The newprogram/Erase Cycling Degradation Mechanism of NAND Flash Memory Devices,Albert Fayrushin,et al.Flash Core Technology Lab,Samsung Electronics Co,Ltd,IEDM09-823,P34.2.1-2.4)
[发明所要解决的问题]
如上所述，伴随编程/擦除的循环数增加，当栅极绝缘膜等发生劣化，编程/擦除的存储单元的阈值Vt朝正方向偏移时，存储单元在高温下的数据保持特性(HighTemperature Data Retention，HTDR)发生恶化。因此，期望伴随循环数的增加而使存储单元的阈值尽可能不会上升。
发明内容
本发明的目的在于解决此种问题，提供一种改善高温下的数据保持特性的半导体存储装置。
进而，本发明的目的在于提供一种伴随编程/擦除循环数的增加而抑制存储单元的阈值上升的半导体存储装置。
[解决问题的技术手段]
本发明的半导体存储装置包括：非易失性的存储单元阵列(memory cell array)；以及擦除部件，擦除所述存储单元阵列的选择存储单元，所述擦除部件更包含：监控部件，在开始选择存储单元的擦除动作之前，对监控用存储单元的阈值变化进行监控；以及决定部件，基于所述监控部件的监控结果来决定擦除电压。
优选的是，所述监控部件包含：施加部件，对监控用存储单元施加比所述擦除部件时施加的擦除电压小的监控用擦除电压；以及校验(verify)部件，对施加有监控用擦除电压的监控用存储单元进行校验，所述决定部件基于所述校验部件的校验结果来决定擦除电压。优选的是，所述决定部件基于所述校验部件的校验结果来决定与编程/擦除的循环数相应的擦除电压。优选的是，所述决定部件随着循环数增加而加大擦除电压。优选的是，所述决定部件决定擦除脉冲的初始电压值。优选的是，所述决定部件决定擦除脉冲的阶梯电压(step voltage)。优选的是，所述决定部件随着循环数增加而减少擦除脉冲的最大施加次数。优选的是，所述校验部件从监控用存储单元的多个阈值中判定中央值的阈值。优选的是，所述监控用存储单元是由所述擦除部件所选择的区块的存储单元。优选的是，所述监控用存储单元是所述所选择的区块(block)的未被用户使用的区域的存储单元。
本发明的半导体存储装置包括：非易失性的存储单元阵列；以及编程部件，对所述存储单元阵列的选择存储单元进行编程，所述编程部件更包含：监控部件，在进行选择存储单元的编程动作之前，对监控用存储单元的阈值变化进行监控；以及决定部件，基于所述监控部件的监控结果来决定编程电压。
优选的是，所述监控部件包含：施加部件，对监控用存储单元施加比所述编程部件时施加的编程电压小的监控用编程电压；以及校验部件，对施加有监控用编程电压的监控用存储单元进行校验，所述决定部件基于所述校验部件的校验结果来决定编程电压。优选的是，所述决定部件基于所述校验部件的校验结果来决定与编程/擦除的循环数相应的编程电压。优选的是，所述决定部件随着循环数增加而减小编程电压。优选的是，所述决定部件决定编程脉冲的初始电压值。优选的是，所述决定部件决定编程脉冲的阶梯电压。优选的是，所述校验部件从监控用存储单元的多个阈值中判定中央值的阈值。优选的是，所述监控用存储单元是由所述编程部件所选择的页面的存储单元。优选的是，所述监控用存储单元是所述所选择的页面的未被用户使用的区域的存储单元。
[发明的效果]
根据本发明，在擦除或编程时对监控用存储单元的阈值变化进行监控，基于监控结果来决定擦除电压或编程电压，因此能够抑制伴随编程/擦除的循环次数的增加引起的阈值上升。其结果，能够较以往改善存储单元的数据保持特性，尤其是高温下的数据保持特性。
附图说明
图1是表示NAND型闪速存储器的数据覆写次数与存储单元的阈值的关系的图表。
图2是表示本发明的实施例的闪速存储器的一结构例的框图。
图3(A)是说明ISPE的图，图3(B)是说明ISPP的图。
图4是表示本实施例的闪速存储器的擦除动作的功能结构的框图。
图5是表示本发明的实施例的主擦除前的监控动作与擦除动作的图。
图6是表示因监控用擦除脉冲的施加而阈值分布宽度朝负方向偏移的状态的图。
图7是说明本发明的实施例的监控用校验动作的图。
图8是表示本发明的实施例的擦除动作的流程图。
图9是表示本实施例的闪速存储器的编程动作的功能结构的框图。
图10是表示因监控用编程脉冲的施加而阈值分布宽度朝正方向偏移的状态的图。
图11是表示本发明的实施例的主编程动作前的监控动作与编程动作的图。
图12是表示本发明的实施例的编程动作的流程图。
附图标记说明：
10：闪速存储器
100：存储器阵列
110：输入/输出缓冲器
120：地址寄存器
130：数据寄存器
140：初始信息设定部
150：控制器
160：字线选择电路
170：页面缓冲器/读出电路
180：列选择电路
190：内部电压产生电路
200：擦除动作
210：监控用擦除脉冲施加部
220、320：监控用校验部
230：ISPE条件决定部
300：编程动作
310：监控用编程脉冲施加部
330：ISPP条件决定部
Ax：行地址信息
Ay：列地址信息
BLK(0)、BLK(1)、…、BLK(m)：存储区块
C1、C2、C3：控制信号
EV：擦除校验
M1～M7：存储单元
MM_A、MM_B、MM_C、MM_D：阈值分布宽度
MP：监控用擦除脉冲
MPP：监控用编程脉冲
MV1、MV2、MV3、MV4、MV5：监控用校验
PV：编程校验
S100～S230、S300～S390：步骤
Vers：擦除电压
Vers0、Vers1、Vers3：擦除脉冲
Vint：初始值
Vpass：通过电压
Vpgm：编程电压
Vpgm0、Vpgm1：编程脉冲
VR1、VR2、VR3、VR4、VR5：读出电压
Vread：读出通过电压
Vs：阶梯电压
ΔVint、ΔVs：修正值
ΔVMG：中间隙电压偏移
ΔVR：读出电压的差值
ΔVSS：次临界斜率降低
具体实施方式
接下来，参照附图来详细说明本发明的实施方式。闪速存储器的用途之一有存储大容量的数据。例如复制(dubbing)记录在数码通用光盘(Digital Versatile Disc，DVD)中的数据或保存由数码照相机等所拍摄的数据。用于此种用途的闪速存储器复写大容量数据的次数相对较少，因此未必要求严格的耐久性，但相反，要求优异的数据保持特性。另一方面，对于用于电源监控或安防(security)的闪速存储器，要求严格的耐久性。本实施例中，提供对于存储单元而言为最佳的编程电压及擦除电压，抑制伴随循环数的增加引起的存储单元的阈值变动，且抑制存储单元的急遽劣化，提供经改善的耐久特性及数据保持特性。
[实施例]
本实施例的NAND型闪速存储器10包括：存储器阵列100，具有排列成矩阵状的多个存储单元；输入/输出缓冲器(buffer)110，连接于外部输入/输出端子I/O；地址寄存器(address register)120，从输入/输出缓冲器110接收地址数据(address data)；数据寄存器130，保持输入/输出的数据；初始信息设定部140，在非易失性存储区域中设定编程脉冲电压或擦除脉冲电压的初始值、与第二次以后施加的脉冲电压的差值(阶梯电压)、可施加脉冲的最大次数等初始信息；控制器(controller)150，生成控制信号C1、C2、C3等，该控制信号C1、C2、C3等是基于来自输入/输出缓冲器110的命令数据(command data)或外部控制信号(未图示的芯片启动(chip enable)CE、命令锁存启动CLE、地址锁存启动ALE、就绪/忙碌(ready/busy)RY/BY等)来控制各部；字线(word line)选择电路160，对来自地址寄存器120的行地址信息Ax进行解码(decode)，并基于解码结果来进行区块的选择及字线的选择等；页面缓冲器(page buffer)/读出电路170，保持从由字线选择电路160所选择的页面读出的数据，或者保持对所选择的页面的写入数据；列选择电路180，对来自地址寄存器120的列地址信息Ay进行解码，并基于该解码结果来选择存储单元的列；以及内部电压产生电路190，生成数据的读出、编程及擦除、校验等所需的电压(步进式增量脉冲编程(IncrementalStep Pulse Program，ISPP)的编程电压Vpgm、通过电压Vpass、读出通过电压Vread、步进式增量脉冲擦除(Incremental Step Pulse Erase，ISPE)的擦除电压Vers)等。
存储器阵列100具有沿列方向配置的多个存储区块BLK(0)、BLK(1)、…、BLK(m)。在各区块内，形成有多个与非串(string)，一个与非串是包含串联连接的多个存储单元、连接于存储单元的其中一个端部的位线(bit line)侧选择晶体管(transistor)、以及连接于存储单元的另一个端部的源极线(source line)侧选择晶体管而构成。位线侧选择晶体管连接于对应的一条位线GBL，源极线侧选择晶体管连接于共用源极线。各存储单元的控制栅极连接于各字线，位线侧选择晶体管及源极线侧选择晶体管的栅极分别连接于选择栅极线SGD、SGS。字线选择电路160基于行地址信息Ax来选择区块，并经由该区块的选择栅极线SGD、SGS来选择性地驱动位线侧选择晶体管及源极线侧选择晶体管。
表1是表示在闪速存储器的各动作时施加的偏电压的一例的表。在读出动作时，对位线施加某正电压，对选择字线施加某电压(例如0V)，对非选择字线施加通过电压Vpass(例如4.5V)，对选择栅极线SGD、SGS施加正电压(例如4.5V)，将位线侧选择晶体管、源极线侧选择晶体管导通，将共用源极线SL设为0V。在编程动作时，对选择字线施加高电压的编程电压Vpgm(15V～20V)，对非选择的字线施加中间电位(例如10V)，使位线侧选择晶体管导通，使源极线侧选择晶体管断开，将与数据“0”或“1”相应的电位供给至位线GBL。在擦除动作时，对区块内的选择字线施加0V，对P阱施加高电压(例如18V)，将浮动栅极的电子抽出至基板，从而以区块为单位来擦除数据。
Figure BDA0001271362080000051
表1
接下来，对本实施例的闪速存储器的擦除动作及编程动作的详细情况进行说明。在擦除动作中，当编程/擦除的循环数增加时，某存储单元中容易擦除，而某存储单元中难以擦除，即便施加相同的擦除电压，两者的阈值的偏移量也会相对不同。即，会产生下述事态：从某存储单元会释放出足够的电子，达到“1”的阈值分布宽度内，但从某存储单元未释放出足够的电子，未达到“1”的阈值分布宽度内。因此，为了更准确或有效地进行电子从存储单元的释放，使用步进式增量脉冲擦除(Incremental Step Pulse Erase)方式。ISPE方式如图3(A)所示，对选择区块施加初始的擦除脉冲Vers0，在通过擦除校验判定为擦除不合格的情况下，施加比擦除脉冲Vers0高一阶电压的擦除脉冲Vers1，使擦除脉冲的电压依序增加，直至判定为区块内的所有存储单元的擦除合格为止。在初始信息设定部140中，预先存储有包含擦除脉冲Vers0的初始值、阶梯电压、擦除脉冲的最大施加次数等的初始信息，控制器150在进行擦除动作时，参照该初始信息。另外，如果即便施加最大施加次数的擦除脉冲，擦除校验仍不合格，则将该区块作为坏区块(bad block)来进行管理。
编程时也同样，并不限于在所有存储单元的浮动栅极中均匀地蓄积电子。若在某存储单元中容易注入电子，而在某存储单元中难以注入电子，则即便对两者施加相同的编程电压，两者的阈值的偏移量也会相对不同。即，会产生下述事态：在某存储单元中会蓄积有足够的电子，达到“0”的阈值分布宽度内，而在某存储单元中未蓄积足够的电子，未达到“0”的阈值分布宽度内。因此，为了准确或有效地进行电子向存储单元中的注入，使用步进式增量脉冲编程(Incremental Step Pulse Program，ISPP)方式。ISPP方式如图3(B)所示，对选择页面施加初始的编程脉冲Vpgm0，在通过编程校验而判定为不合格的情况下，施加比初始的编程脉冲Vpgm0高一阶电压的编程脉冲Vpgm1，使编程脉冲的电压依序增加，直至判定为页面内的所有存储单元的编程合格为止。在初始信息设定部140中，预先设定有包含编程脉冲Vpgm0的初始值、阶梯电压、编程脉冲的最大施加次数等的初始信息，控制器150在进行编程动作时，参照该初始信息。另外，如果达到最大施加次数而编程校验仍不合格，则判定为编程失败。
如图1所示，当编程/擦除的循环数增加时，因隧道氧化膜的劣化或电子被其捕获等原因，编程/擦除的存储单元的阈值电压Vt会朝正方向偏移。若阈值上升，则数据保持特性会发生恶化，因此本实施例中，抑制伴随循环数的增加引起的存储单元的阈值Vt的上升。优选的是，在编程或擦除时，对监控用存储单元的阈值变化进行监控，并基于该监控结果来决定与循环次数相应的编程电压/擦除电压，以免存储单元的阈值上升。以往的方法是基于初始信息设定部140所存储的初始信息来决定编程电压/擦除电压，但本实施例采用基于监控结果来动态地变更初始信息设定部140中存储的初始信息的方案(scheme)。
擦除方案
图4表示本实施例的擦除动作的功能结构。控制器150通过执行编程或者状态机(state machine)来进行擦除动作。擦除动作200包含监控用擦除脉冲施加部210、监控用校验部220及ISPE条件决定部230。
本实施例中，在施加基于ISPE的主要的擦除脉冲之前，进行监控用存储单元的阈值的偏移量(或擦除速度)的监控。优选的是，监控用存储单元是在擦除时所选择的区块内的未被用户使用的区域的多个存储单元或专用的标记单元(flag cell)。监控用存储单元全部存储有数据“0”。根据未被用户使用的区域的限定数量的监控用存储单元的阈值的偏移量，判定选择区块内的整体的存储单元的阈值的偏移量。例如，若选择区块包含64页面，一页面为2KB，则在一个区块内包含1Mb的存储单元，对该些所有存储单元的阈值的偏移量进行监控将非常繁琐，因此对未被用户使用的区域的一定数量的监控用存储单元进行监控，以减轻运算处理等的负载。但是，这只是一例，监控用存储器也可为选择区块内的其他区域的存储单元。
监控用擦除脉冲施加部210如图5所示，在施加基于ISPE的主要的擦除脉冲之前，对选择区块施加电压电平比通过ISPE而施加的最初的擦除脉冲Vers0低的监控用擦除脉冲MP。监控用擦除脉冲MP的电压电平及其施加时间是预先设定的。图6是示意性地表示施加有监控用擦除脉冲MP时的监控用存储单元的阈值变化的图。其中EV为擦除校验(EraseVerify)。当对监控用存储单元施加监控用擦除脉冲MP时，数据“0”的阈值分布宽度MM_A朝负方向偏移，成为阈值分布宽度MM_B。
监控用校验部220进行施加有监控用擦除脉冲MP的监控用存储单元的校验。通过对阈值分布宽度MM_B进行校验，从而对监控用存储单元的阈值的偏移量(或擦除速度)进行检验(check)。在优选例中，通过监控用校验，从阈值分布宽度MM_B中算出中央值的阈值，将其作为监控用存储单元的阈值的偏移量或擦除速度。但是，这只是一例，也可算出阈值分布宽度MM_B的阈值的平均值。
图7表示具体的中央值的算出例。此处，为了便于理解说明，设监控用存储单元为七个(M1～M7)。监控用校验部220对于阈值分布宽度MM_B，例如从电压低者朝高者进行扫描，以检测中央值。图例中展示了利用监控用校验MV1、MV2、MV3、MV4、MV5来扫描阈值分布宽度MM_B的情况，监控用校验MV1～MV5分别以读出电压VR1、VR2、VR3、VR4、VR5来进行校验。读出电压的差值为ΔVR，VR2＝VR1+ΔVR、VR3＝VR1+2ΔVR、VR4＝VR1+3ΔVR、VR5＝VR1+4ΔVR。
监控用存储单元为七个，因此第四个阈值为整体的存储单元的中央值。图例中，在监控用校验MV1、MV2中，所有存储单元的阈值大于VR1，校验为不合格，在监控用校验MV3中，五个存储单元的阈值大于VR3，尚未达到中央值，因此校验为不合格。在监控用校验MV4中，三个存储单元的阈值大于VR4，达到中央值，因此校验为合格。即，具备中央值的阈值的存储单元存在于VR3与VR4之间，在此时刻，将最大的读出电压VR4决定为阈值的偏移量。监控用校验部220将校验结果提供给ISPE条件决定部230。而且，在进行监控用校验MV1～MV5的结果为无法获得中央值的阈值的合格的情况下，将最终步骤的监控用校验的读出电压(在本例的情况下为VR5)决定为阈值的偏移量，并将该结果提供给ISPE条件决定部230。此处应留意的是，监控用校验部220存在存储单元的阈值为负的情况，为了可进行负的阈值的读出，进行从源极线侧供给电压的所谓的反读(reverse read)。
ISPE条件决定部230基于在监控用校验部220中合格的校验电压VR4(阈值的中央值)，决定与选择区块的编程/擦除的循环次数相应的最佳的ISPE条件。即，当循环次数增加时，存在擦除速度变慢，阈值的偏移量变小的倾向。因此，ISPE条件决定部230随着循环次数的增加而加大擦除电压。在一个优选例中，ISPE条件决定部230基于根据经验法则或已知的测定数据等获得的循环次数与阈值的变化量的关系(对两者的关系进行规定的表、或者对两者的关系进行规定的函数等)，决定与在监控用校验中所判定的存储单元的阈值的偏移量对应的ISPE条件，即擦除电压的初始值、阶梯电压、擦除脉冲的最大施加次数等。ISPE条件决定部230将所决定的内容与在初始信息设定部140中设定的初始信息进行比较，若两者不同，则变更初始信息。
初始信息设定部140如图5所示，包含擦除脉冲的初始值Vint、其阶梯电压Vs及擦除脉冲的最大施加次数(图例中为Vers0～Vers3为止的四次)。ISPE条件决定部230根据监控用校验部220的监控结果来推测循环次数，若擦除速度变慢，则将擦除脉冲的初始值Vint加上最佳的修正值ΔVint，将初始擦除电压变更为Vint+ΔVint。进而，将阶梯电压Vs加上最佳的修正值ΔVs，将阶梯电压变更为Vs+ΔVs。进而，通过提高擦除脉冲的初始值及阶梯电压，对存储单元的应力增加，因此也可减少擦除脉冲的最大施加次数。
接下来，将本实施例的擦除动作的流程示于图8。在从外部收到擦除命令及地址时，控制器150执行与该擦除命令相应的擦除序列(sequence)。控制器150判定擦除命令是否要求与编程/擦除的循环次数相应的动态擦除(S100)。若未要求动态擦除，则进行通常的擦除。
在要求有动态擦除的情况下，控制器150参照行地址的冗余信息，对与不良地址(例如全局位线(global bit line)的开路(open)不良的地址等)对应的页面缓冲器/读出电路170的锁存器设置屏蔽数据(mask data)(S110)。即，作为屏蔽数据，对锁存器设置“1”，在监控用校验时，无论存储单元的状态如何，均作为合格(Pass)来处理。通过将冗余的地址强制性地设为“1”，从而能够避免因不良造成的误判定。
接下来，对选择区块施加监控用擦除脉冲(S120)。施加监控用擦除脉冲时的偏压条件是与擦除动作时相同，但对P阱施加的监控用擦除脉冲的电压比通常的ISPE时施加的擦除脉冲的电压小。接下来，监控用校验部220为了对选择区块的最初页面进行校验，设置PA＝0(S130)。接下来，监控用校验部220将最初的读出电压VR设定为VR1(S140)，如图7所示，进行监控用存储单元的校验(S150)。若校验为不合格(Fail)，则将读出电压VR变更为VR＝VR+ΔVR(S160)，若未达到预先规定的最大施加次数，则反复进行监控用校验。当读出电压VR的变更达到最大次数时(S170)，在此时刻结束监控用校验，并转移至通常的擦除流程。而且，当监控用校验为合格(Pass)时(S150)，判定是否为选择区块的最后的页面(S190)，若并非最后的页面，则设定PA＝+1(S190)，反复进行下个页面的监控用校验。另外，该动作序列展示了对所有页面进行取样(sampling)的示例。若在对所有页面进行取样之前，在阈值的上限值时即使有一次发生了校验的不合格的情况下，就以最大的读出电压(图7的示例中为VR5)为基准来决定偏移量，若在即便对所有页面进行取样，一次都没有发生校验的不合格的情况下，则以所有页面的检测出的阈值中的、最大的读出电压(图7的示例中为VR1～VR5中的任一个)为基准来决定偏移量。
接下来，当监控用校验结束时或者未要求动态擦除时，执行选择区块的擦除。ISPE条件决定部230读出在初始信息设定部140中设定的初始信息，决定ISPE条件(S200)。在未要求动态擦除的情况下，ISPE条件决定部230依照所设定的初始信息来决定ISPE条件。在要求有动态擦除的情况下，基于根据监控用校验的结果而获得的阈值的中央值来决定与循环次数相应的ISPE条件。在该条件与所设定的初始信息不同的情况下，变更初始信息。
接下来，与步骤S110时同样，控制器150对不良地址设置屏蔽数据，进行不良地址的屏蔽处理(S210)。接下来，依照所决定的ISPE条件来实施基于ISPE的擦除(S220)，随后，实施通常的擦除校验(S230)。若在擦除校验中为不合格，则再次对不良地址设置屏蔽数据，反复进行擦除动作。当擦除校验合格时，擦除结束。
编程方案
接下来，对本发明的编程动作进行说明。图9是表示本实施例的编程动作300的功能结构的框图。编程动作300包含监控用编程脉冲施加部310、监控用校验部320、ISPP条件决定部330。
监控用编程脉冲施加部310在施加基于ISPP的主要的编程脉冲之前，对选择页面施加电压电平比ISPP时施加的最初的编程脉冲Vpgm0低的监控用编程脉冲。监控用编程脉冲MPP的电压电平及其施加时间是预先设定的。图10是示意性地表示施加有监控用编程脉冲MPP时的存储单元的阈值变化的图。在监控用存储单元中，存储有数据“1”，当对该监控用存储单元施加监控用编程脉冲MPP时，数据“1”的阈值分布宽度MM_C朝正方向偏移，成为阈值分布宽度MM_D。
监控用校验部320实质上是进行与监控用校验部220同样的动作。即，通过多个校验读出电压来扫描阈值分布宽度MM_D，判别阈值的中央值。另外，在该监控用校验中，也是实施从源极线侧供给电压的反读，以便能够读出负的阈值。
ISPP条件决定部330基于监控用校验部320的校验结果来决定与编程/擦除的循环次数相应的最佳的ISPP条件。即，当循环次数增加时，编程速度变快，阈值的偏移量变大，因此ISPP条件决定部330随着循环次数的增加，减小编程电压。在一个优选例中，ISPP条件决定部330基于根据经验法则或已知的测定数据等而获得的循环次数与阈值的变化量的关系(对两者的关系进行规定的表、或者对两者的关系进行规定的函数等)，来决定与在监控用校验中判定出的存储单元的阈值的偏移量对应的ISPP条件，即编程电压的初始值、阶梯电压、编程脉冲的最大施加次数等。ISPP条件决定部330对所决定的内容与在初始信息设定部140中设定的初始信息进行比较，若两者不同，则变更初始信息。
初始信息设定部140如图11所示，包含编程脉冲的初始值Vint、其阶梯电压Vs及编程脉冲的最大施加次数(图例中为Vpgm0～Vpgm3为止的四次)。ISPP条件决定部330根据监控用校验部320的监控结果来推测循环次数，若编程速度加速，则将编程脉冲的初始值Vint减去修正值ΔVint，将初始编程电压变更为Vint-ΔVint。进而，将阶梯电压Vs变更为最佳的修正值Vs-ΔVs(ΔVs＜Vs)。
接下来，将本实施例的编程动作的流程示于图12。其中PV为编程校验(ProgramVerify)。控制器150在从外部收到编程命令、地址及编程数据时，执行与该编程命令相应的编程序列。控制器150判定编程命令是否要求与编程/擦除的循环次数相应的动态擦除(S300)。若未要求动态编程，则进行通常的编程。
另一方面，在要求有动态编程的情况下，控制器150能够进行监控用存储单元的编程，因此对与监控用存储单元的地址对应的页面缓冲器/读出电路170的锁存器设置数据“0”(S310)。该数据设置是通过内部电路来实施。接下来，对选择页面施加监控用编程脉冲(S320)。施加监控用编程脉冲时的偏压条件与编程动作时相同，但对选择字线施加的监控用编程脉冲的电压比在通常的ISPP时施加的编程脉冲的电压小。接下来，监控用校验部320设定为最初的读出电压VR＝VR1(S330)，进行监控用存储单元的校验(S340)。若校验为不合格(Fail)，则判定读出电压VR的变更是否达到最大次数(S350)，若未达到，则将读出电压VR变更为VR＝VR+ΔVR(S360)，反复进行监控用编程校验。当读出电压VR的变更达到最大次数时(S350)或者在监控用编程校验中为合格(Pass)时(S150)，执行选择页面的通常编程。未要求动态编程时也相同。
ISPP条件决定部330读出在初始信息设定部140中设定的初始信息，决定ISPP条件(S370)。在未要求动态编程的情况下，ISPP条件决定部330依照所设定的初始信息来决定ISPP条件。在要求有动态擦除的情况下，基于根据监控用编程校验的结果而获得的中央值的阈值来决定与循环次数相应的ISPP条件。在该条件与所设定的初始信息不同的情况下，变更初始信息。接下来，依照所决定的ISPP条件来实施基于ISPP的编程(S380)，随后，实施通常的编程校验，当在编程校验中所有存储单元为合格时(S390)，编程结束。
如此，根据本实施例，每当进行擦除或编程时，使用监控用存储单元来监控阈值的变化量或变化速度，并基于该监控结果来动态地变更ISPE或ISPP的条件，以免伴随循环数增加引起的阈值上升，因此，其结果，能够较以往改善存储单元的高温数据保持特性。
所述实施例中，基于监控用校验来将ISPE或ISPP的阶梯电压设为固定，但阶梯电压未必需要为固定，例如也可每当擦除脉冲的次数增加时，使阶梯电压变小或变大。进而，所述实施例中，例示了NAND型闪速存储器，但本发明并不限于NAND型，也能够适用于或非(NOR)型的闪速存储器。进而，本发明只要是阈值根据编程/擦除的循环数而变动的存储单元，则也能够适用于闪速存储器以外的其他非易失性存储器。
进而，本发明在存储单元存储二值数据的闪速存储器或者存储单元存储多值数据的闪速存储器的任一个中均可适用。进而，本发明在存储器阵列的与非串形成于基板表面的二维型闪速存储器、或者与非串形成于基板表面上的导电层(例如多晶硅层)的三维型闪速存储器的任一个中均可适用。
对本发明的优选实施方式进行了详述，但本发明并不限定于特定的实施方式，在权利要求书所记载的本发明的主旨的范围内可进行各种变形、变更。

Claims (15)

1.一种半导体存储装置，其特征在于，包括：
非易失性的存储单元阵列；以及
擦除部件，擦除所述存储单元阵列的选择存储单元，
所述擦除部件还包含：
监控部件，在开始所述选择存储单元的擦除动作之前，对监控用存储单元的阈值变化进行监控；以及
决定部件，基于所述监控部件的监控结果来决定擦除电压，
其中所述监控部件包含：
施加部件，对所述监控用存储单元施加比所述擦除部件时施加的所述擦除电压小的监控用擦除电压；以及
校验部件，对施加有所述监控用擦除电压的所述监控用存储单元进行校验，所述决定部件基于所述校验部件的校验结果来决定所述擦除电压。
2.根据权利要求1所述的半导体存储装置，其特征在于，
所述决定部件基于所述校验部件的校验结果来决定与编程/擦除的循环数相应的所述擦除电压。
3.根据权利要求2所述的半导体存储装置，其特征在于，
所述决定部件随着循环数增加而加大所述擦除电压。
4.根据权利要求1至3中任一项所述的半导体存储装置，其特征在于，
所述决定部件决定擦除脉冲的初始电压值与阶梯电压。
5.根据权利要求1至3中任一项所述的半导体存储装置，其特征在于，
所述决定部件随着循环数增加而减少擦除脉冲的最大施加次数。
6.根据权利要求1或2所述的半导体存储装置，其特征在于，
所述校验部件从所述监控用存储单元的多个阈值中判定中央值的阈值。
7.根据权利要求1所述的半导体存储装置，其特征在于，
所述监控用存储单元是由所述擦除部件所选择的区块的存储单元。
8.根据权利要求7所述的半导体存储装置，其特征在于，
所述监控用存储单元是所述所选择的区块的未被用户使用的区域的存储单元。
9.一种半导体存储装置，其特征在于，包括：
非易失性的存储单元阵列；以及
编程部件，对所述存储单元阵列的选择存储单元进行编程，
所述编程部件更包含：
监控部件，在进行所述选择存储单元的编程动作之前，对监控用存储单元的阈值变化进行监控；以及
决定部件，基于所述监控部件的监控结果来决定编程电压，
其中所述监控部件包含：
施加部件，对所述监控用存储单元施加比所述编程部件时施加的所述编程电压小的监控用编程电压；以及
校验部件，对施加有所述监控用编程电压的所述监控用存储单元进行校验，所述决定部件基于所述校验部件的校验结果来决定所述编程电压。
10.根据权利要求9所述的半导体存储装置，其特征在于，
所述决定部件基于所述校验部件的校验结果来决定与编程/擦除的循环数相应的所述编程电压。
11.根据权利要求10所述的半导体存储装置，其特征在于，
所述决定部件随着循环数增加而减小所述编程电压。
12.根据权利要求9至11中任一项所述的半导体存储装置，其特征在于，
所述决定部件决定编程脉冲的初始电压值与阶梯电压。
13.根据权利要求9所述的半导体存储装置，其特征在于，
所述校验部件从所述监控用存储单元的多个阈值中判定中央值的阈值。
14.根据权利要求9所述的半导体存储装置，其特征在于，
所述监控用存储单元是由所述编程部件所选择的页面的存储单元。
15.根据权利要求14所述的半导体存储装置，其特征在于，
所述监控用存储单元是所述所选择的页面的未被用户使用的区域的存储单元。
CN201710248647.XA 2016-08-24 2017-04-17 半导体存储装置 Active CN107785051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016163678A JP6249504B1 (ja) 2016-08-24 2016-08-24 半導体記憶装置
JP2016-163678 2016-08-24

Publications (2)

Publication Number Publication Date
CN107785051A CN107785051A (zh) 2018-03-09
CN107785051B true CN107785051B (zh) 2020-07-14

Family

ID=60685708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710248647.XA Active CN107785051B (zh) 2016-08-24 2017-04-17 半导体存储装置

Country Status (5)

Country Link
US (2) US10304543B2 (zh)
JP (1) JP6249504B1 (zh)
KR (1) KR102098266B1 (zh)
CN (1) CN107785051B (zh)
TW (1) TWI642058B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP2018170057A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体記憶装置及びそのデータ消去制御方法
KR102532563B1 (ko) * 2018-03-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작방법
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
KR102535827B1 (ko) * 2019-04-04 2023-05-23 삼성전자주식회사 내부 전압을 안정화시키기 위한 메모리 장치 및 그것의 내부 전압 안정화 방법
US11393546B2 (en) * 2019-07-19 2022-07-19 Silicon Storage Technology, Inc. Testing circuitry and methods for analog neural memory in artificial neural network
KR20210135376A (ko) 2020-05-04 2021-11-15 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치의 동작 방법
JP6887044B1 (ja) 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
JP7309304B2 (ja) * 2020-08-31 2023-07-18 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法
JP2022040515A (ja) * 2020-08-31 2022-03-11 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法
US11568943B2 (en) * 2020-11-24 2023-01-31 Sandisk Technologies Llc Memory apparatus and method of operation using zero pulse smart verify
JP7092916B1 (ja) 2021-04-12 2022-06-28 ウィンボンド エレクトロニクス コーポレーション 半導体装置および消去方法
US11508440B1 (en) 2021-05-18 2022-11-22 Sandisk Technologies Llc Periodic write to improve data retention
CN115312103B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片的擦除电压配置方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
CN101366091A (zh) * 2005-10-27 2009-02-11 桑迪士克股份有限公司 使用智能验证的多状态非易失性存储器的编程方法
CN101471135A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 闪存器件及其操作方法
CN101821812A (zh) * 2007-10-17 2010-09-01 美光科技公司 存储器装置编程窗口调整

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734017B2 (ja) * 1988-11-02 1998-03-30 日本電気株式会社 不揮発性メモリ
US6166962A (en) 1999-06-24 2000-12-26 Amic Technology, Inc. Circuit and method for conditioning flash memory array
JP2002150785A (ja) * 2000-11-08 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
US7495966B2 (en) * 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
KR20070114532A (ko) * 2006-05-29 2007-12-04 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 기준 전압 발생 회로
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
KR101596827B1 (ko) * 2009-10-14 2016-02-23 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5566797B2 (ja) * 2010-07-02 2014-08-06 株式会社東芝 不揮発性半導体記憶装置
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
JP5542737B2 (ja) * 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
US8432752B2 (en) * 2011-06-27 2013-04-30 Freescale Semiconductor, Inc. Adaptive write procedures for non-volatile memory using verify read
US9330784B2 (en) * 2011-12-29 2016-05-03 Intel Corporation Dynamic window to improve NAND endurance
JP5583185B2 (ja) 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US8891308B1 (en) * 2013-09-11 2014-11-18 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3D non-volatile memory
US9418000B2 (en) * 2014-12-22 2016-08-16 Intel Corporation Dynamically compensating for degradation of a non-volatile memory device
CN104716260A (zh) 2015-03-24 2015-06-17 中国科学院上海微系统与信息技术研究所 一种Sb-Te-Cr相变材料、相变存储器单元及其制备方法
KR102377469B1 (ko) * 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
CN101366091A (zh) * 2005-10-27 2009-02-11 桑迪士克股份有限公司 使用智能验证的多状态非易失性存储器的编程方法
CN101821812A (zh) * 2007-10-17 2010-09-01 美光科技公司 存储器装置编程窗口调整
CN101471135A (zh) * 2007-12-24 2009-07-01 海力士半导体有限公司 闪存器件及其操作方法

Also Published As

Publication number Publication date
JP6249504B1 (ja) 2017-12-20
US20190221268A1 (en) 2019-07-18
US20180061496A1 (en) 2018-03-01
US10304543B2 (en) 2019-05-28
US10643712B2 (en) 2020-05-05
JP2018032457A (ja) 2018-03-01
TWI642058B (zh) 2018-11-21
TW201807711A (zh) 2018-03-01
KR20180022579A (ko) 2018-03-06
CN107785051A (zh) 2018-03-09
KR102098266B1 (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
CN107785051B (zh) 半导体存储装置
US9070460B2 (en) Non-volatile semiconductor memory
US9064580B2 (en) Nonvolatile semiconductor memory device and write-in method thereof
JP6856400B2 (ja) 半導体記憶装置及びメモリシステム
US7652928B2 (en) Semiconductor memory device and control method of the same
JP4902002B1 (ja) 不揮発性半導体記憶装置
TWI494931B (zh) 記憶體之可適性抺除及軟性程式化
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US8493796B2 (en) Nonvolatile semiconductor memory device
TW201413723A (zh) 在具有多記憶體狀態的非依電性記憶體單元中執行操作之設備及方法
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
CN107103933B (zh) 反及型闪存及其编程方法
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
CN107154275B (zh) 半导体存储装置及输入数据的验证方法
JP2012123856A (ja) 不揮発性半導体記憶装置
JP5868381B2 (ja) 半導体記憶装置
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP2012027962A (ja) 不揮発性記憶装置
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
CN111383703B (zh) 非易失性存储器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant