JP5784788B2 - 不揮発性半導体記憶装置とその書き込み方法 - Google Patents
不揮発性半導体記憶装置とその書き込み方法 Download PDFInfo
- Publication number
- JP5784788B2 JP5784788B2 JP2014084843A JP2014084843A JP5784788B2 JP 5784788 B2 JP5784788 B2 JP 5784788B2 JP 2014084843 A JP2014084843 A JP 2014084843A JP 2014084843 A JP2014084843 A JP 2014084843A JP 5784788 B2 JP5784788 B2 JP 5784788B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- program
- data
- word line
- start voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 107
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000012545 processing Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000009826 distribution Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 101150003814 MCD1 gene Proteins 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Description
不揮発性のメモリセルアレイと、上記メモリセルアレイへの書き込みを制御する制御回路とを備えた不揮発性半導体記憶装置において、
上記制御回路は、書き込むメモリセルのデータを消去する消去処理のための消去パルスを印加する前の段階において、上記メモリセルアレイに書き込むときのプログラム速度を検出し、当該プログラム速度に対応するプログラム開始電圧をブロック毎又はワード線毎に決定して、上記決定したプログラム開始電圧を上記メモリセルアレイに格納し、上記メモリセルアレイからプログラム開始電圧を読み出して所定のデータを書き込むことを特徴とする。
上記制御回路は、書き込むメモリセルのデータを消去する消去処理のための消去パルスを印加する前の段階において、上記メモリセルアレイに書き込むときのプログラム速度を検出し、当該プログラム速度に対応するプログラム開始電圧をブロック毎又はワード線毎に決定して、上記決定したプログラム開始電圧を上記メモリセルアレイに格納し、上記メモリセルアレイからプログラム開始電圧を読み出して所定のデータを書き込むことを特徴とする。
11…制御回路、
12…ロウデコーダ、
13…高電圧発生回路、
14,14A…データ書き換え及び読み出し回路(ページバッファ)、
14a,14b…ラッチ回路、
15…カラムデコーダ、
17…コマンドレジスタ、
18…アドレスレジスタ、
19…動作ロジックコントローラ、
50…データ入出力バッファ、
51…データ入出力端子、
52…データ線、
L1,L2…ラッチ。
Claims (13)
- 不揮発性のメモリセルアレイと、上記メモリセルアレイへの書き込みを制御する制御回路とを備えた不揮発性半導体記憶装置において、
上記制御回路は、書き込むメモリセルのデータを消去する消去処理のための消去パルスを印加する前の段階において、上記メモリセルアレイに書き込むときのプログラム速度を検出し、当該プログラム速度に対応するプログラム開始電圧をブロック毎又はワード線毎に決定して、上記決定したプログラム開始電圧を上記メモリセルアレイに格納し、上記メモリセルアレイからプログラム開始電圧を読み出して所定のデータを書き込み、
上記制御回路は、上記書き込むメモリセルのデータを消去する消去処理のための消去パルスを印加する前の段階において、上記メモリセルアレイのワード線上のメモリセルに格納されたデータを読み出し、当該読み出したデータが消去状態であるとき当該メモリセルをチェックビットとして、当該消去状態のメモリセルを用いて上記プログラム速度を検出することを特徴とする不揮発性半導体記憶装置。 - 上記制御回路は、上記各消去処理に対して、1本のみのワード線上のデータを用いてプログラム速度を検出することを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 前記1本のみのワード線上のデータを用いてプログラム速度を検出する場合、このプログラム速度を検出するワード線のメモリセルストリング内の位置を上記消去処理毎にシフトさせて、所定の消去処理回数で1サイクルとすることを特徴とする請求項2記載の不揮発性半導体記憶装置。
- 前記プログラム速度の検出チェックは、上記消去処理毎に消去回数をカウントしてその情報をフラグビットとしてプログラム速度データと同様に格納し、前記消去回数が所定の回数になったときにプログラム速度チェックを行いそのデータを更新することを特徴とする請求項2又は3記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記決定したプログラム開始電圧を上記メモリセルアレイのダミーのワード線上のメモリセルに格納することを特徴とする請求項1〜4のうちのいずれか1つに記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記決定したプログラム開始電圧を上記メモリセルアレイのワード線上の付加的なメモリセルに格納することを特徴とする請求項1〜4のうちのいずれか1つに記載の不揮発性半導体記憶装置。
- 前記決定したプログラム開始電圧を格納するために、各ワード線に対して、プログラム速度の検出を行うワード線数Nに対応する少なくともNバイトのメモリ領域を準備し、上記各消去処理に対応するプログラム速度の検出において用いたワード線上のメモリセルに上記決定したプログラム開始電圧を格納することを特徴とする請求項6記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記プログラム速度を検出するワード線として複数のワード線の配置方向の中央部のワード線を選択して上記プログラム速度を検出して、上記中央部のワード線の両隣にそれぞれ位置する複数本のワード線のプログラム速度として用いることを特徴とする請求項7記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記プログラム速度を検出するワード線を上記中央部のワード線として用いて上記プログラム速度を検出し、その検出データに対応するプログラム開始電圧データを当該ワード線の両隣にそれぞれ位置する複数本のワード線のうちの1本に書き込むときに、メモリセルのデータを消去する消去処理毎に、ワード線を1本ずつシフトさせながら選択することを特徴とする請求項8記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記決定したプログラム開始電圧を上記メモリセルアレイのダミーのワード線上又はワード線上のメモリセルに格納するときに、当該プログラム開始電圧のデータの1ビットに対して3ビットのビットセルを用いて多数決論理で書き込むことを特徴とする請求項1〜9のうちのいずれか1つに記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記格納されたプログラム開始電圧を1回の読み出しサイクルで読み出して、上記読み出したプログラム開始電圧を用いて所定のデータを書き込むことを特徴とする請求項1〜10のうちのいずれか1つに記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記格納されたプログラム開始電圧を1回の読み出しサイクルで読み出して、上記読み出したすべてのプログラム開始電圧をレジスタに記憶して、所定のデータを書き込むプログラム処理が該当ブロック内であれば、そのレジスタから該当ワード線のプログラム開始電圧を読み出して所定のデータを書き込むことを特徴とする請求項1〜11のうちのいずれか1つに記載の不揮発性半導体記憶装置。
- 不揮発性のメモリセルアレイと、上記メモリセルアレイへの書き込みを制御する制御回路とを備えた不揮発性半導体記憶装置の書き込み方法において、
上記制御回路は、書き込むメモリセルのデータを消去する消去処理のための消去パルスを印加する前の段階において、上記メモリセルアレイに書き込むときのプログラム速度を検出し、当該プログラム速度に対応するプログラム開始電圧をブロック毎又はワード線毎に決定して、上記決定したプログラム開始電圧を上記メモリセルアレイに格納し、上記メモリセルアレイからプログラム開始電圧を読み出して所定のデータを書き込み、
上記制御回路は、上記書き込むメモリセルのデータを消去する消去処理のための消去パルスを印加する前の段階において、上記メモリセルアレイのワード線上のメモリセルに格納されたデータを読み出し、当該読み出したデータが消去状態であるとき当該メモリセルをチェックビットとして、当該消去状態のメモリセルを用いて上記プログラム速度を検出することを特徴とする不揮発性半導体記憶装置の書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014084843A JP5784788B2 (ja) | 2014-04-16 | 2014-04-16 | 不揮発性半導体記憶装置とその書き込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014084843A JP5784788B2 (ja) | 2014-04-16 | 2014-04-16 | 不揮発性半導体記憶装置とその書き込み方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012001495A Division JP2013143155A (ja) | 2012-01-06 | 2012-01-06 | 不揮発性半導体記憶装置とその書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014132512A JP2014132512A (ja) | 2014-07-17 |
JP5784788B2 true JP5784788B2 (ja) | 2015-09-24 |
Family
ID=51411511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014084843A Active JP5784788B2 (ja) | 2014-04-16 | 2014-04-16 | 不揮発性半導体記憶装置とその書き込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5784788B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366771B2 (en) | 2017-02-28 | 2019-07-30 | Toshiba Memory Corporation | Controller, memory system, and block management method for NAND flash memory using the same |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11264102B2 (en) | 2019-10-29 | 2022-03-01 | Kioxia Corporation | Semiconductor storage device |
JP7222605B2 (ja) | 2018-01-10 | 2023-02-15 | メタウォーター株式会社 | 水処理方法及び水処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7551482B2 (en) * | 2006-12-27 | 2009-06-23 | Sandisk Corporation | Method for programming with initial programming voltage based on trial |
KR100960479B1 (ko) * | 2007-12-24 | 2010-06-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
KR101606168B1 (ko) * | 2008-04-29 | 2016-03-24 | 샌디스크 아이엘 엘티디 | 프로그램, 검증 및, 읽기를 위한 참조 전압 레벨들의 적응적인 세팅을 갖는 비휘발성 멀티레벨 메모리 |
KR100953045B1 (ko) * | 2008-05-23 | 2010-04-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
KR100965071B1 (ko) * | 2008-07-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
-
2014
- 2014-04-16 JP JP2014084843A patent/JP5784788B2/ja active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366771B2 (en) | 2017-02-28 | 2019-07-30 | Toshiba Memory Corporation | Controller, memory system, and block management method for NAND flash memory using the same |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11410729B2 (en) | 2017-09-22 | 2022-08-09 | Kioxia Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11657875B2 (en) | 2017-09-22 | 2023-05-23 | Kioxia Corporation | Semiconductor memory device configured to output write parameter and memory system including the same |
US11869596B2 (en) | 2017-09-22 | 2024-01-09 | Kioxia Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
JP7222605B2 (ja) | 2018-01-10 | 2023-02-15 | メタウォーター株式会社 | 水処理方法及び水処理装置 |
US11264102B2 (en) | 2019-10-29 | 2022-03-01 | Kioxia Corporation | Semiconductor storage device |
Also Published As
Publication number | Publication date |
---|---|
JP2014132512A (ja) | 2014-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI496152B (zh) | 非揮發性半導體記憶裝置及其寫入方法 | |
JP6783682B2 (ja) | 半導体記憶装置及びメモリシステム | |
US10699788B2 (en) | Non-volatile memory device and operating method thereof for performing an erase detect operation | |
JP5575244B2 (ja) | 選択的なメモリセルプログラムおよび消去 | |
JP5292052B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP5439488B2 (ja) | 不揮発性メモリアレイの最終ワードラインのデータ保持力改善 | |
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
JP5250117B2 (ja) | メモリのための適応消去及びソフトプログラミング | |
KR100771882B1 (ko) | 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법 | |
KR100771883B1 (ko) | 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법 | |
JP4510072B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR101155249B1 (ko) | 반도체 메모리 장치 및 그 소거 방법 | |
KR100884234B1 (ko) | 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 | |
US8520435B2 (en) | Nonvolatile memory device and method of operating the same | |
JP2022519866A (ja) | フラッシュメモリデバイス | |
JP2014225310A (ja) | 不揮発性半導体記憶装置 | |
JP5565948B2 (ja) | 半導体メモリ | |
JP2008084471A (ja) | 半導体記憶装置 | |
JP2018147535A (ja) | 半導体記憶装置及びメモリシステム | |
US9251902B2 (en) | Semiconductor storage device | |
US9053793B2 (en) | Semiconductor memory device and method of operating the same | |
KR20130034919A (ko) | 반도체 장치 및 이의 동작 방법 | |
JP2008091011A (ja) | フラッシュメモリ素子とそのプログラム方法 | |
JP2013186932A (ja) | 不揮発性半導体記憶装置 | |
JP5784788B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5784788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |