KR100965071B1 - 불휘발성 메모리 장치의 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100965071B1
KR100965071B1 KR1020080066873A KR20080066873A KR100965071B1 KR 100965071 B1 KR100965071 B1 KR 100965071B1 KR 1020080066873 A KR1020080066873 A KR 1020080066873A KR 20080066873 A KR20080066873 A KR 20080066873A KR 100965071 B1 KR100965071 B1 KR 100965071B1
Authority
KR
South Korea
Prior art keywords
program
voltage
start voltage
program start
logical page
Prior art date
Application number
KR1020080066873A
Other languages
English (en)
Other versions
KR20100006659A (ko
Inventor
왕종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080066873A priority Critical patent/KR100965071B1/ko
Priority to US12/361,217 priority patent/US8050097B2/en
Priority to JP2009017621A priority patent/JP2010020881A/ja
Priority to CN200910007657A priority patent/CN101625899A/zh
Publication of KR20100006659A publication Critical patent/KR20100006659A/ko
Application granted granted Critical
Publication of KR100965071B1 publication Critical patent/KR100965071B1/ko
Priority to US13/283,760 priority patent/US8854887B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 프로그램 동작 명령이 입력되는 단계와, 프로그램 시작 전압 저장부에 저장된 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 포함하되, 상기 프로그램 동작 수행중 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 프로그램 시작 전압으로 갱신하는 단계를 포함하는 것을 특징으로 한다.
더미 프로그램, ISPP, 프로그램 시작전압

Description

불휘발성 메모리 장치의 프로그램 방법{Method for programming of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 방법 및 멀티 레벨 셀 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 100Å 이내의 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터 를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 방법으로서 ISPP(Incremental step pulse programming) 프로그램 방법이 알려져 있다. 즉, 프로그램 시작 전압에 대하여 스텝전압만큼 일정하게 증가시키면서 프로그램 동작을 수행하게 된다. 다만, 프로그램/소거 횟수가 증가할수록 메모리 셀의 프로그램 속도가 증가하게 되고, 낮은 프로그램 시작 전압의 인가에도 불구하고 메모리 셀의 문턱전압의 변화가 커지게 된다. 이와 같이 프로그램 시작 전압을 특정값으로 고정시키게 될 경우 프로그램/소거 횟수의 증가에 따라 문턱전압의 변화가 커져 결과적으로 문턱전압의 분포가 넓어지는 문제점이 발생할 수 있다.
전술한 문제점을 해결하기 위하여, 본원 발명이 해결하고자 하는 과제는 프로그램 시작 전압을 특정값으로 고정 시키지고 않고, 프로그램되는 상태에 따라 가변적으로 설정할 수 있는 불휘발성 메모리 장치의 프로그램 방법 및 멀티 레벨 셀 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위하여 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 제1 프로그램 동작 명령이 입력되는 단계와, 프로그램 시작 전압 저장부에 저장된 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 포함하되, 상기 프로그램 동작 수행중 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 프로그램 시작 전압으로 갱신하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 프로그램 시작 전압 저장부에 저장된 프로그램 시작 전압에 따라 제n 프로그램 동작 명령을 수행하는 단계와, 상기 프로그램 동작 수행중 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 프로그램 시작 전압으로 갱신하는 단계와, 상기 갱신된 프로그램 시작 전압에 따라 제n+1 프로그램 동작 명령을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법은 제1 프로그램 동작 명령이 입력되는 단계와, 제1 논리 페이지 프로그램 시작 전압 저장부에 저장된 제1 논리 페이지 프로그램 시작 전압에 따라 제1 논리 페이지 프로그램 동작을 수행하는 단계와, 상기 제1 논리 페이지 프로그램 동작 수행중 최저 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 제1 논리 페이지 프로그램 시작 전압으로 갱신하는 단계와, 상기 제1 논리 페이지 프로그램 동작이 완료되는 단계와, 제2 논리 페이지 프로그램 시작 전압 저장부에 저장된 제2 논리 페이지 프로그램 시작 전압에 따라 제2 논리 페이지 프로그램 동작을 수행하는 단계와, 상기 제2 논리 페이지 프로그램 동작 수행중 최저 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 제2 논리 페이지 프로그램 시작 전압으로 갱신하는 단계와, 상기 제2 논리 페이지 프로그램 동작이 완료되어 상기 제1 프로그램 동작 명의 수행이 완료되는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법은 제m 프로그램 동작 명령이 입력되는 단계와, 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부에 저장된 제1 내지 제n 논리 페이지 프로그램 시작 전압에 따라 제1 내지 제n 논리 페이지 프로그램 동작을 순차적으로 수행하되, 각 논리 페이지 프로그램 동작 수행중 최저 검증전압 이상으로 프로그램된 메모리 셀이 최 초로 발생한 시점에 인가되는 프로그램 전압을 각 논리 페이지 프로그램 시작 전압으로 갱신하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 과제 해결 수단에 따라 프로그램 동작시 프로그램/소거 횟수의 증가에 따라 프로그램 시작 전압을 가변적으로 설정하여 ISPP 프로그램 동작을 수행할 수 있다. 그에 따라 프로그램/소거 횟수가 작은 경우에는 다소 높은 프로그램 시작 전압에 따라 프로그램 동작을 수행할 수 있고, 프로그램/소거 횟수가 큰 경우에는 다소 작은 프로그램 시작 전압에 따라 프로그램 동작을 수행할 수 있다. 따라서 더미 프로그램 펄스를 별도로 인가하지 않더라도 프로그램/소거 횟수 증가에 따른 프로그램 속도의 변화 특성을 반영하여 프로그램 동작을 수행하는바 문턱전압의 분포를 일정하게 유지할 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시 예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 ISPP 프로그램시 최초 펄스를 인가할 때의 문턱전압 분포 변화를 도시한 도면이다.
소거 상태의 셀들(11)에 대하여 ISPP 프로그램의 최초 펄스를 인가할 경우 문턱전압이 상승하여 그 분포(12)가 오른쪽으로 이동하였음을 알 수 있다. 다만, 불휘발성 메모리 장치에 대하여 프로그램/소거 동작이 반복적으로 수행되는 경우에는 메모리 셀의 특성에 의하여 프로그램 속도가 빨라지는 경향이 있다. 즉, 프로그램/소거 횟수가 커진 상태에서 최초 프로그램 펄스를 인가하는 경우, 분포(12)에 비하여 분포(13)와 같이 문턱전압의 분포 정도가 커지는 것이다.
정리하면, 불휘발성 메모리 장치의 프로그램/소거 횟수가 커질수록 ISPP 프로그램시 최초 펄스인가에 따른 문턱 전압의 변화량이 커지게 된다. 이와 같이 프로그램/소거 횟수의 증가에 따른 프로그램 속도 변화를 고려하여 최초 펄스의 전압 레벨을 낮춰서 인가하는 방법이 알려져 있다.
도 2는 불휘발성 메모리 장치의 ISPP 프로그램시 최초 펄스의 전압 레벨을 설정하는 방법을 도시한 도면이다.
소거된 상태의 셀들(21)을 검증전압(Vver)이상으로 프로그램시키고자 하는 경우, 즉 프로그램 상태의 셀들(22)을 형성하고자 하는 경우, 프로그램/소거 횟수의 증가에 따른 최초 프로그램 펄스인가시 문턱전압의 변화량을 고려하여 프로그램 시작 전압을 설정한다.
즉, 최초 프로그램 전압 인가시의 문턱전압 변화가 가장 빠른 셀의 문턱전압이 제1 전압(V1)이 되도록 프로그램 시작전압을 설정한다. 상기 검증전압(Vver)과 제1 전압(V1)의 차이(Va)는 프로그램/소거 횟수의 증가에 따른 최초 프로그램 펄스 인가시 문턱전압의 변화량을 고려하여 결정한다.
예를 들어, 1회의 프로그램/소거 동작을 수행한 경우 최초 프로그램 펄스 인가시에 상기 제1 전압(V1)값이 0.1V이고, 1000회의 프로그램/소거 동작을 수행한 경우 최초 프로그램 펄스 인가시에 상기 제1 전압(V1)값이 1.1V 였다면 최초 프로그램 펄스인가에 따른 문턱전압의 변화량은 1V가 된다. 이러한 변화량을 고려하여 1000회의 프로그램/소거 동작을 수행한 경우 최초 프로그램 펄스 인가시에 상기 제1 전압(V1)값이 0.1V가 되도록 프로그램 시작 전압을 설정하는 것이다.
다만, 이러한 경우 프로그램 시작 전압 자체를 프로그램/소거 횟수 증가를 고려하여 낮게 설정하고 이값이 고정됨에 따라, 프로그램/소거 횟수가 낮은 시점에서는 최초 프로그램 펄스가 특별한 역할을 하지 못하는 더미(dummy) 프로그램 펄스로 기능하게 된다. 즉, 전체적인 프로그램 속도가 감소하는 문제점이 발생한다.
이에 본원 발명에서는 프로그램 시작 전압 자체를 프로그램/소거횟수의 변화에 따라 가변적으로 설정하는 방법을 제시하고자 한다.
도 3은 본원 발명에 적용되는 불휘발성 메모리 장치의 구성을 도시한 블록도이다.
상기 불휘발성 메모리 장치(300)는 제어부(310), 전압공급부(320), 메모리 셀(330)을 포함한다.
상기 제어부(310)는 불휘발성 메모리 셀의 프로그램 동작, 소거 동작, 독출 동작, 검증 동작등을 제어한다. 즉, 외부에서 입력되는 제어신호에 따라 외부 입력 데이터가 원하는 주소의 메모리 셀에 프로그램 되도록 제어하고, 특정 주소의 메모리셀에 저장된 데이터가 독출되도록 제어한다. 또한, 프로그램 동작의 수행시에는 외부 입력데이터에 따라 프로그램이 완료되었는지 검증 동작을 수행한다. 이러한 각종 동작을 수행함에 있어서, 특정 주소의 메모리 셀을 활성화하고 각 동작에 적합한 전압이 인가되도록 제어한다.
한편, 상기 제어부(310)는 프로그램 시작 전압 저장부(312)를 포함한다. 상기 프로그램 시작 전압 저장부(312)에는 ISPP 프로그램 동작의 최초 펄스가 되는 프로그램 시작 전압의 레벨이 저장된다. 이를 위해, 레지스터 형태의 프로그램 시작 전압 저장부(312)가 구성된다. 본원 발명에서는 프로그램/소거 횟수에 따라 프로그램 시작전압을 가변시켜 인가하고자 한다. 이를 위해, 상기 프로그램 시작전압 저장부(312)에는 프로그램 시작 전압의 초기값이 저장되며, 프로그램 동작이 완료될때 마다 프로그램 시작 전압이 재설정된다. 재설정된 값은 재설정전에 저장된 값과 달라질 수 있으며, 동작에 따라서는 동일한 값을 가질 수도 있다.
한편, 상기 프로그램 시작 전압 저장부(312)는 갱신하고자 하는 메모리 셀의 형태에 따라 여러 가지 형태로 구성할 수 있다.
도 4는 본원 발명의 일 실시 예에 따른 프로그램 시작 전압 저장부의 각종 형태를 도시한 도면이다.
첫 번째 도면(a)의 경우, 각 페이지별로 프로그램 시작 전압을 저장하는 실시 예를 나타낸다. 따라서 각 메모리 셀 블록을 담당하는 제1 내지 제n 페이지 프로그램 시작 전압 저장부를 포함하게 된다. 그리고 각 페이지별로 상이한 프로그램 시작 전압이 인가될 수 있다.
한편, 프로그램/소거 횟수가 증가함에 따라 프로그램 시작 전압을 갱신하게 되는데, 페이지에 포함된 프로그램 대상 셀 중 어느 하나의 셀이 검증전압 이상으로 프로그램되는 시점에 인가되는 프로그램 시작 전압을 상기 프로그램 시작 전압 저장부에 저장시킨다. 프로그램/소거 횟수의 증가에 따라 프로그램 속도가 증가하는 불휘발성 셀의 경향에 따라 상기 프로그램 시작 전압은 다음과 같은 경향에 따라 변화한다. 즉, 상기 더미 프로그램 펄스를 인가하는 상황에서, 프로그램/소거 횟수가 낮은 경우에는 프로그램 펄스 값이 어느 정도 증가하여야 프로그램 대상 셀 중 어느 하나의 셀이 검증전압 이상으로 프로그램되고, 이를 프로그램 시작 전압 저장부에 저장할 수 있다. 그러나 프로그램/소거 횟수가 높은 경우에는 낮은 전압의 프로그램 펄스 인가시에도 어느 하나의 셀이 검증전압 이상으로 프로그램될 수 있으며, 이미 저장된 프로그램 시작 전압 저장부보다 낮은 전압이 저장될 수 있다.
두 번째 도면(b)의 경우, 각 메모리 셀 블록별로 프로그램 시작 전압을 저장하는 실시 예를 나타낸다. 따라서 제1 내지 제n 블록 프로그램 시작 전압 저장부를 포함한다. 그리고 각 블록별로 상이한 프로그램 시작 전압이 인가될 수 있다. 그러나 동일한 블록에 포함된 서로 다른 페이지들에는 동일한 프로그램 시작 전압이 인가된다.
상기 실시 예의 경우 기본적으로 첫 번째 도면(a)에서의 프로그램 시작 전압 갱신 방법을 사용한다. 즉, 특정 페이지를 기준으로 하여 프로그램 대상 셀 중 어 느 하나의 셀이 검증전압 이상으로 프로그램되는 시점에 인가되는 프로그램 시작 전압을 상기 프로그램 시작 전압 저장부에 저장시킨다. 이때, 실시자의 선택에 따라 하나의 블록에 포함된 특정 페이지만을 기준으로 프로그램 시작 전압을 갱신할 수도 있고, 복수의 페이지 또는 전체 페이지를 기준으로 프로그램 시작 전압을 갱신할 수도 있다.
첫 번째 방법의 경우, 특정 페이지를 기준으로 프로그램 시작 전압을 갱신하고, 이를 해당 블록에 포함된 전체 페이지에 대하여 동일하게 적용하는 방법을 사용할 수 있다. 따라서 프로그램 시작 전압 갱신은 특정 페이지의 프로그램 동작시에만 일어난다.
두 번째 방법의 경우, 선정된 복수의 페이지들에 대한 프로그램 동작 때마다 프로그램 시작 전압 저장부의 프로그램 시작 전압을 갱신한다. 따라서 메모리 셀 블록내에 포함된 페이지 중 선정된 페이지의 개수만큼 프로그램 시작 전압 갱신이 발생한다. 소거 동작은 하나의 메모리 셀 블록에 포함된 전체 페이지에 대하여 동시에 수행되므로 프로그램/소거 횟수 변화에 따른 특성은 각 페이지별로 거의 동일하다고 볼 수 있다. 따라서 선정된 복수의 페이지들의 프로그램 동작시마다 프로그램 시작 전압을 갱신하여도 하나의 페이지만을 기준으로 갱신하는 방법과 비교하여 갱신되는 프로그램 시작 전압의 차이가 거의 없다고 볼 수 있다.
세 번째 도면(c)의 경우, 각 칩 단위별로 프로그램 시작 전압을 저장하는 실시 예를 나타낸다. 따라서 제1 내지 제n 칩 프로그램 시작 전압 저장부를 포함한 다. 그리고 각 칩 별로 상이한 프로그램 시작 전압이 인가될 수 있다. 그러나 동일한 칩에 포함된 서로 다른 블록들에는 동일한 프로그램 시작 전압이 인가된다. 상기 칩은 서로 다른 칩 인에이블 신호에 의하여 구동되는 메모리 셀의 단위이다.
각 메모리 셀 블록별로 소거 동작이 수행되기 때문에, 동일 칩에 포함된 메모리 셀 블록들의 프로그램/소거 횟수는 상이할 수 있다. 그러나 특정 블록에 대해서만 프로그램, 소거 동작등이 집중되어 프로그램/소거 횟수가 증가되는 현상을 방지하는 웨어 레벨링(wear-leveling) 방법이 적용되고 있는바, 하나의 칩에 포함된 전체 블록의 프로그램/소거 횟수 변화에 따른 특성은 거의 같다고 가정할 수 있다.
이러한 가정을 바탕으로, 칩 내에 포함된 하나 또는 둘 이상의 페이지를 기준으로 프로그램 시작 전압을 갱신하는 방법을 사용한다. 즉, 특정 페이지를 기준으로 프로그램 시작 전압을 측정하고, 그 값이 칩 내에 포함된 전체 페이지에 대하여 동일하게 적용되도록 한다.
네 번째 도면(d)의 경우, 멀티 레벨 셀 프로그램 방법에 적용하는 경우의 프로그램 시작 전압 저장부의 구성을 도시하고 있다.
멀티 레벨 셀 프로그램에 따르면 하나의 물리적 페이지에 대하여 하위비트(LSB) 프로그램과 상위 비트(MSB) 프로그램을 수행하여 하나의 셀이 네 개 이상의 셀 상태를 갖게 된다. 즉, n 비트 멀티 레벨 셀 프로그램을 수행하면 하나의 셀이 총 2^n 개의 셀 상태를 가질 수 있다.
2비트 멀티 레벨 셀 프로그램을 수행한 경우, 하나의 물리적 페이지에 두 개 의 논리적 페이지, 즉 LSB 프로그램이 수행된 LSB 페이지와 MSB 프로그램이 수행된 MSB 페이지가 형성된다. 3비트 멀티 레벨 셀 프로그램에 따르면 3개의 논리 페이지가 형성되고, n 비트 멀티 레벨 셀 프로그램에 따르면 n 개의 논리 페이지가 형성된다. 이때, 각 논리 페이지별로 프로그램 시작 전압이 다르게 인가될 필요가 있다. 따라서 멀티 레벨 셀 프로그램을 수행하는 경우에는 논리 페이지의 개수에 맞게 프로그램 시작 전압 저장부를 구성한다.
즉, n 비트 멀티 레벨 셀 프로그램 동작이 수행되는 경우 제1 논리 페이지 프로그램 시작 전압 저장부, 제2 논리 페이지 프로그램 시작 전압 저장부,..., 제n 논리 페이지 프로그램 시작 전압 저장부를 포함하도록 구성한다.
한편, 각 프로그램 시작 전압 저장부의 갱신 시점은 최저 검증 전압 이상으로 프로그램된 셀이 하나라도 발생한 시점에서의 프로그램 전압을 새로운 프로그램 시작 전압으로 저장한다. 예를 들어, 2비트 멀티 레벨 셀 프로그램의 경우 제1 논리 페이지(LSB 페이지) 프로그램 시에는 하나의 검증 전압을 기준으로 검증을 수행하나, 제2 논리 페이지(MSB 페이지) 프로그램 시에는 둘 이상의 검증 전압을 기준으로 검증을 수행한다. 이때, 제일 낮은 검증 전압이상으로 프로그램된 셀이 하나 이상 발생한 시점에서의 프로그램 전압을 새로운 프로그램 시작 전압으로 저장한다.
한편, 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부는 상기 도면들(a, b 또는 c)의 각 프로그램 시작 전압 저장부에 포함되도록 구성한다. 즉, 첫 번째 도면에 도시된 각각의 페이지 프로그램 시작 전압저장부가 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부를 포함하도록 구성하거나, 두 번째 도면에 도시된 각각의 블록 프로그램 시작 전압저장부가 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부를 포함하도록 구성하거나, 세 번째 도면에 도시된 각각의 칩 프로그램 시작 전압저장부가 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부를 포함하도록 구성한다.
다시 도 3을 참조하여 다른 구성요소에 대하여 설명하기로 한다.
상기 전압 공급부(320)는 제어부(310)에 의하여 메모리 셀(330)에 각종 전압을 공급한다. 특히, 프로그램 동작시에는 상기 프로그램 시작전압 저장부(312)에 저장된 프로그램 시작전압에 따라 프로그램 펄스를 인가한다.
상기 메모리 셀(330)은 메모리 셀 어레이(332)와 페이지 버퍼부(334)를 포함한다. 상기 메모리 셀 어레이(332)는 복수의 메모리 셀 들이 매트릭스 형태로 집적되어 있다. 상기 페이지 버퍼부(334)는 각 메모리 셀에 저장될 외부 데이터가 임시 저장되며, 메모리 셀에서 독출한 데이터가 저장되기도 한다.
상기 페이지 버퍼부(334)에 포함된 단일 페이지 버퍼(미도시 됨)는 이븐 비트라인(BLe) 및 오드 비트라인(BLo)과 접속되며 각각의 비트라인은 하나의 셀 스트링과 접속된다. 단일 워드라인에 접속되는 메모리 셀들은 페이지를 구성하는데, 하나의 페이지별로 프로그램 동작이 수행되며, 페이지 버퍼부(334)를 통해 해당 페이지의 프로그램 완료 여부를 검증할 수 있다.
이제 본원 발명의 프로그램 방법에 대하여 살펴보기로 한다.
도 5는 본원 발명의 일 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저, 제n 프로그램 동작 명령을 입력받는다(단계 510).
n=1인 경우, 즉 프로그램 동작 명령이 최초로 입력되며, 프로그램 동작 명령이 새롭게 입력될수록 n이 증가한다.
다음으로, 프로그램 시작 전압을 설정한다(단계 520).
본원 발명에서는 ISPP 프로그램 방법에 의하여 프로그램 동작을 수행하는바, 프로그램 시작 전압과 스텝 전압을 설정하여야 한다. 그중에 프로그램 시작 전압을 설정하는 단계이다.
이를 위해, 상기 프로그램 시작 저장부(312)에 저장된 값을 읽어 와서 프로그램 시작 전압으로 설정한다. 상기 프로그램 시작 전압 저장부(312)의 구체적인 구성은 도 3, 도 4에서 설명한 바와 같다.
다음으로, 상기 설정된 프로그램 시작전압에 따라 프로그램 동작을 수행한다(단계 530). 선택된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인에는 패스전압을 인가하여, 페이지 버퍼에서 입력된 데이터에 따라 특정 메모리 셀에 프로그램 동작이 수행되도록 한다.
다음으로, 상기 프로그램 동작에 의하여 프로그램 하고자 하는 메모리 셀 들이 모두 검증전압 이상으로 프로그램되었는지 여부를 검증한다(단계 540).
검증 결과, 프로그램 하고자 하는 메모리 셀 들이 모두 검증전압 이상으로 프로그램된 경우에는 제n 프로그램 동작을 종료하고(단계 550), 제n+1 프로그램 동작 명령이 입력된 경우 상기 프로그램 시작 전압 설정(단계 520)부터 반복적으로 프로그램 동작을 수행한다.
그러나 검증 결과 프로그램이 미완료된 경우, 즉 프로그램 대상 메모리 셀 중 검증전압 이상으로 프로그램되지 않은 셀이 있는 경우에는 적어도 하나의 메모리 셀이 검증전압 이상으로 프로그램되었는지 여부를 확인한다(단계 570).
특정 셀이 검증전압 이상으로 프로그램되면, 해당 셀이 턴온되어 해당 셀이 포함된 셀 스트링의 전류 경로가 차단된다. 따라서 하이레벨로 프리차지되었던 비트라인의 전압레벨이 그대로 유지되고, 이는 그대로 감지노드로 전달된다. 상기 감지노드의 전압 레벨이 하이레벨 상태이므로, 이에 따라 레지스터에 저장된 데이터가 변환된다. 전체 페이지 버퍼에서, 이렇게 데이터 변환이 발생하는 셀이 하나라도 발생한 경우 상기 검증전압 이상으로 프로그램된 셀로 판단한다.
상기 단계(570)는 프로그램 시작 전압 갱신을 하기 위한 것으로, 적어도 하나의 메모리 셀이 검증전압 이상으로 프로그램된 시점에서 인가되는 프로그램 전압을 프로그램 시작 전압 저장부에 저장한다(단계 580). 이 단계에 의하여, 직전에 프로그램 시작 전압 저장부에 저장된 프로그램 시작전압이 갱신된다. 상기 단계(580)에서 갱신된 프로그램 시작전압은 각 프로그램 동작마다 상기 프로그램 시작 전압 설정 단계(520)를 통하여 참조된다.
상기 확인 결과 검증전압 이상으로 프로그램된 셀이 없거나, 상기 단계(580)에 따라 프로그램 시작전압을 갱신한 후에는 스텝전압 만큼 프로그램 전압을 증가하여(단계 590), 상기 단계들을 반복한다.
한편, 멀티 레벨 셀 프로그램 방법이 적용되는 경우에는 상기 프로그램 방법이 다소 상이해 진다.
도 6은 본원 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 5의 프로그램 방법을 멀티 레벨 셀 프로그램 방법에 적용할 경우, 하나의 물리적 페이지에 대하여 복수의 논리 페이지 프로그램 동작이 수행되는바 각 논리 페이지 프로그램의 시작전압은 상이하게 설정될 필요가 있다. 따라서 n 비트 멀티 레벨 셀 프로그램을 수행하는 경우 도 4d 에서와 같이 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부를 포함하게 된다.
먼저, 제m 번째 n 비트 멀티 레벨셀 프로그램 동작 명령을 입력받는다(단계 610). m=1인 경우, 즉 프로그램 동작 명령이 최초로 입력되며, 프로그램 동작 명령이 새롭게 입력될수록 상기 m이 증가한다. 한편, j=1로 초기화 되는데, j 값은 각 논리 페이지를 구별하기 위한 변수이다.
다음으로, 제j 논리 페이지 프로그램 시작 전압을 설정한다(단계 620).
앞서 언급한 바와 같이 n 비트 멀티 레벨 셀 프로그램의 경우 n 개의 논리 페이지가 형성되며 각 논리 페이지 별로 프로그램 시작 전압이 다르게 설정 되는바, 제1 논리 페이지부터 순차적으로 프로그램 시작 전압을 설정한다. 이때, 특정 논리 페이지에 대한 프로그램이 완료된 후에 차순위 논리 페이지에 대하여 프로그램이 진행되므로, 하위비트를 담당하는 논리 페이지부터 순차적으로 프로그램 시작 전압을 설정한다.
이를 위해, 상기 프로그램 시작 저장부(312)에 포함된 제1 논리 페이지 프로그램 시작 전압 저장부에 저장된 값을 읽어 와서 프로그램 시작 전압으로 설정한다. 상기 프로그램 시작 전압 저장부(312)의 구체적인 구성은 도 3, 도 4에서 설명한 바와 같다.
다음으로, 상기 설정된 프로그램 시작전압에 따라 제j 논리 페이지 프로그램 동작을 수행한다(단계 630). 선택된 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인에는 패스전압을 인가하여, 페이지 버퍼에서 입력된 데이터에 따라 특정 메모리 셀에 프로그램 동작이 수행되도록 한다.
다음으로, 상기 프로그램 동작에 의하여 프로그램 하고자 하는 메모리 셀 들이 모두 검증전압 이상으로 프로그램되었는지 여부를 검증한다(단계 640).
멀티 레벨 셀 프로그램의 경우 하위비트 프로그램에서 상위비트 프로그램으로 진행할수록 프로그램되는 상태의 개수가 많아지므로 검증전압의 개수도 증가한다. 따라서 특정 상태로 프로그램되도록 설정된 셀들이 각각의 검증전압이상으로 모두 프로그램되어야 해당 논리 페이지의 프로그램이 완료된다.
검증 결과, 프로그램 하고자 하는 메모리 셀 들이 모두 각 검증전압 이상으로 프로그램된 경우에는 프로그램할 다음 논리 페이지가 있는지를 확인한다(단계 650). 즉 n 비트 멀티 레벨셀 프로그램을 할 예정이었다면 총 n개의 논리 페이지 프로그램이 수행되어야 한다. 프로그램할 다음 논리 페이지가 있는 경우에는 상기 변수 j를 증가시키고(단계 652), 상기 단계(620)를 통해 프로그램할 다음 논리 페이지 의 프로그램 시작 전압을 설정한다. 상기 변수 j 에 따라 해당 논리 페이지의 프로그램 시작전압을 도 4d의 프로그램 시작전압 저장부로부터 읽어 와서 프로그램시작전압으로 설정한다.
그러나 상기 단계(650)에서 프로그램할 다음 논리 페이지가 없는 것으로 확인된 경우(j=n), 제m 프로그램 동작을 종료하고, 제m+1 프로그램 동작 명령이 입력된 경우 상기 프로그램 시작 전압 설정단계(620)부터 반복적으로 프로그램 동작을 수행한다(단계 660).
한편, 상기 단계(640)에서 검증 결과 프로그램이 미완료된 경우, 즉 프로그램 대상 메모리 셀 중 검증전압 이상으로 프로그램되지 않은 셀이 있는 경우에는 적어도 하나의 메모리 셀이 검증전압 이상으로 프로그램되었는지 여부를 확인한다(단계 670). 특정 셀이 검증전압 이상으로 프로그램되면, 해당 셀이 턴온되어 해당 셀이 포함된 셀 스트링의 전류 경로가 차단된다. 따라서 하이레벨로 프리차지되었던 비트라인의 전압레벨이 그대로 유지되고, 이는 그대로 감지노드로 전달된다. 상기 감지노드의 전압 레벨이 하이레벨 상태이므로, 이에 따라 레지스터에 저장된 데 이터가 변환된다. 전체 페이지 버퍼에서, 이렇게 데이터 변환이 발생하는 셀이 하나라도 발생한 경우 상기 검증전압 이상으로 프로그램된 셀로 판단한다.
상기 단계(670)는 프로그램 시작 전압 갱신을 하기 위한 것으로, 적어도 하나의 메모리 셀이 검증전압 이상으로 프로그램된 시점에서 인가되는 프로그램 전압을 프로그램 시작 전압 저장부에 저장한다(단계 680). 이 단계에 의하여, 직전에 프로그램 시작 전압 저장부에 저장된 프로그램 시작전압이 갱신된다.
한편, 멀티 레벨 셀 프로그램의 경우 각 논리 페이지 별로 검증전압의 개수가 상이하며, 그 개수는 하나 이상이다. 따라서 논리 페이지 프로그램 별 검증전압들 중 최저 검증전압이상으로 프로그램된 셀이 하나이상 발생한 시점에 인가되는 프로그램 전압을 프로그램 시작전압으로 설정한다.
또한, 각 논리 페이지 프로그램 시작전압 저장부가 별도로 구성되어 있으므로, 해당 저장부에 저장하여 갱신한다.
상기 단계(680)에서 갱신된 프로그램 시작전압은 각 프로그램 동작마다 상기 프로그램 시작 전압 설정 단계(620)를 통하여 참조된다.
상기 확인 결과 검증전압 이상으로 프로그램된 셀이 없거나, 상기 단계(680)에 따라 프로그램 시작전압을 갱신한 후에는 스텝전압만큼 프로그램 전압을 증가하여(단계 690), 상기 단계들을 반복한다.
이와 같이 프로그램 시작 전압을 각 메모리 셀의 상태에 따라 가변적으로 설 정할 수 있다. 즉, 프로그램/소거 횟수가 작은 초기 동작시에는 직전 프로그램 동작의 결과에 따라 초기 설정된 전압보다 다소 높은 프로그램 시작전압을 인가받게 되고, 프로그램/소거 횟수가 커지는 후기 동작시에는 메모리 셀의 특성상 프로그램 속도가 커지는바, 다소 낮은 프로그램 시작전압을 인가받게 된다.
도 1은 통상적인 불휘발성 메모리 장치의 ISPP 프로그램시 최초 펄스를 인가할 때의 문턱전압 분포 변화를 도시한 도면이다.
도 2는 불휘발성 메모리 장치의 ISPP 프로그램시 최초 펄스의 전압 레벨을 설정하는 방법을 도시한 도면이다.
도 3은 본원 발명에 적용되는 불휘발성 메모리 장치의 구성을 도시한 블록도이다.
도 4는 본원 발명의 일 실시 예에 따른 프로그램 시작 전압 저장부의 각종 형태를 도시한 도면이다.
도 5는 본원 발명의 일 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 6은 본원 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.

Claims (19)

  1. 제1 프로그램 동작 명령이 입력되는 단계와,
    프로그램 시작 전압 저장부에 저장된 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 포함하되,
    상기 프로그램 동작 수행중 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 프로그램 시작 전압으로 갱신하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 제1 프로그램 동작 명령의 수행이 완료된 후 제2 프로그램 동작 명령의 수행시에 상기 갱신된 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제2항에 있어서, 상기 각 프로그램 동작을 수행하는 단계는 프로그램 대상인 셀들이 검증전압 이상으로 프로그램될 때까지 상기 프로그램 시작 전압에 스텝 전압을 반복적으로 가산하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 제1항에 있어서, 상기 갱신하는 단계는 기 저장된 프로그램 시작 전압을 검 증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압으로 교체하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  5. 제1 프로그램 동작 명령이 입력되는 단계와,
    제1 논리 페이지 프로그램 시작 전압 저장부에 저장된 제1 논리 페이지 프로그램 시작 전압에 따라 제1 논리 페이지 프로그램 동작을 수행하는 단계와,
    상기 제1 논리 페이지 프로그램 동작 수행중 최저 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 제1 논리 페이지 프로그램 시작 전압으로 갱신하는 단계와,
    상기 제1 논리 페이지 프로그램 동작이 완료되는 단계와,
    제2 논리 페이지 프로그램 시작 전압 저장부에 저장된 제2 논리 페이지 프로그램 시작 전압에 따라 제2 논리 페이지 프로그램 동작을 수행하는 단계와,
    상기 제2 논리 페이지 프로그램 동작 수행중 최저 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 제2 논리 페이지 프로그램 시작 전압으로 갱신하는 단계와,
    상기 제2 논리 페이지 프로그램 동작이 완료되어 상기 제1 프로그램 동작 명령의 수행이 완료되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법.
  6. 제5항에 있어서, 제2 프로그램 동작 명령의 수행시에 상기 갱신된 제1 및 제2 논리 페이지 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법.
  7. 프로그램 시작 전압 저장부에 저장된 프로그램 시작 전압에 따라 제n 프로그램 동작 명령을 수행하는 단계와,
    상기 프로그램 동작 수행중 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 상기 프로그램 시작 전압으로 갱신하는 단계와,
    상기 갱신된 프로그램 시작 전압에 따라 제n+1 프로그램 동작 명령을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제7항에 있어서, 상기 각 프로그램 동작 명령을 수행하는 단계는 프로그램 대상이 셀들이 검증전압 이상으로 프로그램될 때까지 상기 프로그램 시작 전압에 스텝 전압을 반복적으로 가산하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제7항에 있어서, 상기 갱신하는 단계는 기 저장된 프로그램 시작 전압을 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압으로 교체하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  10. 제7항에 있어서, 상기 프로그램 시작 전압 저장부는 각 페이지별로 상이한 프로그램 시작 전압을 저장하는 제1 내지 제n 페이지 프로그램 시작 전압 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  11. 제7항에 있어서, 상기 프로그램 시작 전압 저장부는 각 메모리 셀 블록별로 상이한 프로그램 시작 전압을 저장하는 제1 내지 제n 블록 프로그램 시작 전압 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  12. 제7항에 있어서, 상기 프로그램 시작 전압 저장부는 각 칩별로 상이한 프로그램 시작 전압을 저장하는 제1 내지 제n 칩 프로그램 시작 전압 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  13. 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법에 있어서,
    제m 프로그램 동작 명령이 입력되는 단계와,
    제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부에 저장된 제1 내지 제n 논리 페이지 프로그램 시작 전압에 따라 제1 내지 제n 논리 페이지 프로그램 동작을 순차적으로 수행하되, 각 논리 페이지 프로그램 동작 수행중 최저 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압을 각 논리 페이지 프로그램 시작 전압으로 갱신하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
  14. 제13항에 있어서, 제m+1 프로그램 동작 명령의 수행시에 상기 갱신된 제1 내지 제n 논리 페이지 프로그램 시작 전압에 따라 제1 내지 제n 논리 페이지 프로그램 동작을 순차적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
  15. 제14항에 있어서, 상기 각 논리 페이지 프로그램 동작을 순차적으로 수행하는 단계는 프로그램 대상이 셀들이 검증전압 이상으로 프로그램될 때까지 상기 프로그램 시작 전압에 스텝 전압을 반복적으로 가산하는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
  16. 제13항에 있어서, 상기 갱신하는 단계는 기 저장된 논리 페이지 프로그램 시작 전압을 검증전압 이상으로 프로그램된 메모리 셀이 최초로 발생한 시점에 인가되는 프로그램 전압으로 교체하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
  17. 제13항에 있어서, 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부는 각 페이지별로 상이한 프로그램 시작 전압을 저장하는 각 제1 내지 제n 페이 지 프로그램 시작 전압저장부에 포함되는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
  18. 제13항에 있어서, 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부는 각 메모리 셀 블록별로 상이한 프로그램 시작 전압을 저장하는 각 제1 내지 제n 블록 프로그램 시작 전압저장부에 포함되는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
  19. 제13항에 있어서, 상기 제1 내지 제n 논리 페이지 프로그램 시작 전압 저장부는 각 칩별로 상이한 프로그램 시작 전압을 저장하는 각 제1 내지 제n 칩 프로그램 시작 전압저장부에 포함되는 것을 특징으로 하는 불휘발성 메모리 장치의 n 비트 멀티 레벨 셀 프로그램 방법.
KR1020080066873A 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법 KR100965071B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080066873A KR100965071B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법
US12/361,217 US8050097B2 (en) 2008-07-10 2009-01-28 Method of programming nonvolatile memory device
JP2009017621A JP2010020881A (ja) 2008-07-10 2009-01-29 不揮発性メモリ装置のプログラム方法
CN200910007657A CN101625899A (zh) 2008-07-10 2009-02-16 对非易失性存储器件进行编程的方法
US13/283,760 US8854887B2 (en) 2008-07-10 2011-10-28 Nonvolatile memory device and method of programming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066873A KR100965071B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20100006659A KR20100006659A (ko) 2010-01-21
KR100965071B1 true KR100965071B1 (ko) 2010-06-21

Family

ID=41505017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066873A KR100965071B1 (ko) 2008-07-10 2008-07-10 불휘발성 메모리 장치의 프로그램 방법

Country Status (4)

Country Link
US (1) US8050097B2 (ko)
JP (1) JP2010020881A (ko)
KR (1) KR100965071B1 (ko)
CN (1) CN101625899A (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254177B2 (en) * 2008-10-24 2012-08-28 Sandisk Technologies Inc. Programming non-volatile memory with variable initial programming pulse
KR20110017718A (ko) * 2009-08-14 2011-02-22 삼성전자주식회사 플래시 메모리 장치, 이의 프로그램 방법 및 독출 방법
KR101616099B1 (ko) 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US8508992B2 (en) 2010-07-09 2013-08-13 SK Hynix Inc. Semiconductor memory device and method of operating the same
KR101855435B1 (ko) * 2010-11-15 2018-05-08 삼성전자주식회사 최대 검증-시간을 조절할 수 있는 비휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
KR101752168B1 (ko) 2010-11-24 2017-06-30 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법, 및 비휘발성 메모리 장치를 포함하는 전자 장치
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
JP5542737B2 (ja) 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
TWI471862B (zh) * 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
KR20130101858A (ko) * 2012-03-06 2013-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
CN104575603B (zh) * 2013-10-10 2018-11-27 北京兆易创新科技股份有限公司 一种加速闪存存储器擦除操作的方法及系统
CN104575596A (zh) * 2013-10-10 2015-04-29 北京兆易创新科技股份有限公司 一种抗衰退的闪存及抗衰退的方法
JP5784788B2 (ja) * 2014-04-16 2015-09-24 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
US20160364667A1 (en) * 2015-06-15 2016-12-15 Microsoft Technology Licensing, Llc Providing dynamically responsive availability view
US9543001B1 (en) * 2015-12-31 2017-01-10 Macronix International Co., Ltd. Programming memory cells
US10388379B2 (en) * 2017-03-21 2019-08-20 Micron Technology, Inc. Apparatuses and methods for automated dynamic word line start voltage
CN109508205B (zh) * 2017-09-15 2024-04-05 北京忆恒创源科技股份有限公司 支持原位操作的nvm芯片、其操作方法以及固态存储设备
US10482965B1 (en) * 2018-04-30 2019-11-19 Micron Technology, Inc. Memory start voltage management
CN110556144B (zh) * 2018-05-31 2021-04-06 旺宏电子股份有限公司 存储器装置的编程方法
TWI713860B (zh) * 2018-06-28 2020-12-21 力晶積成電子製造股份有限公司 快閃記憶體裝置及其程式化方法
US10839896B2 (en) * 2018-12-21 2020-11-17 Micron Technology, Inc. Programming multiple-level memory cells with multiple-pass
CN110176269B (zh) * 2019-04-16 2020-11-17 华中科技大学 一种精确调控非易失性存储单元状态的方法及系统
CN111951856B (zh) * 2019-05-14 2023-06-02 兆易创新科技集团股份有限公司 一种部分编程的方法和装置
CN112530497B (zh) * 2019-05-22 2022-08-12 长江存储科技有限责任公司 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法
KR20200144000A (ko) * 2019-06-17 2020-12-28 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN113409867B (zh) * 2021-06-29 2023-12-15 芯天下技术股份有限公司 非易失性存储器编程方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073293A (ko) * 2004-01-09 2005-07-13 주식회사 하이닉스반도체 플래시 메모리 소자의 페이지 버퍼
KR100836762B1 (ko) * 2006-12-11 2008-06-10 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123584A (ja) * 1998-10-19 2000-04-28 Hitachi Ltd 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP4084922B2 (ja) * 2000-12-22 2008-04-30 株式会社ルネサステクノロジ 不揮発性記憶装置の書込み方法
JP4071967B2 (ja) * 2002-01-17 2008-04-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ消去方法
JP4181363B2 (ja) * 2002-08-29 2008-11-12 スパンション エルエルシー 不揮発性半導体記憶装置及びデータ書き込み方法
KR100635203B1 (ko) * 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
JP4846314B2 (ja) * 2005-09-22 2011-12-28 株式会社東芝 半導体記憶装置
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR20070094370A (ko) * 2006-03-17 2007-09-20 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 복원방법
KR101468099B1 (ko) * 2008-07-24 2014-12-03 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR20100101798A (ko) * 2009-03-10 2010-09-20 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 위한 메모리 장치
US7995394B2 (en) * 2009-07-30 2011-08-09 Sandisk Technologies Inc. Program voltage compensation with word line bias change to suppress charge trapping in memory
KR101642819B1 (ko) * 2009-08-31 2016-07-26 삼성전자주식회사 비휘발성 메모리 장치, 그것의 구동 방법, 그것을 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073293A (ko) * 2004-01-09 2005-07-13 주식회사 하이닉스반도체 플래시 메모리 소자의 페이지 버퍼
KR100836762B1 (ko) * 2006-12-11 2008-06-10 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
CN101625899A (zh) 2010-01-13
KR20100006659A (ko) 2010-01-21
US20100008138A1 (en) 2010-01-14
JP2010020881A (ja) 2010-01-28
US8050097B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
KR100965071B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US7881110B2 (en) Method of programming nonvolatile memory device
US8630123B2 (en) Method of operating nonvolatile memory device
US7903467B2 (en) Programming method of multi-bit flash memory device for reducing programming error
US8520435B2 (en) Nonvolatile memory device and method of operating the same
KR20120098164A (ko) 불휘발성 메모리 장치 및 그 동작방법
CN101625898A (zh) 对非易失性存储器设备进行编程的方法
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2009070539A (ja) 不揮発性メモリ装置及びそのマルチレベルセルプログラム方法
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101060258B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR100938044B1 (ko) 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
US8854887B2 (en) Nonvolatile memory device and method of programming the same
KR20100006666A (ko) 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
JP5280027B2 (ja) 半導体装置及びその制御方法
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
KR20100129075A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR20090118384A (ko) 불휘발성 메모리 장치의 소거 방법 및 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee