KR100635203B1 - 플래쉬 메모리 장치 및 그 구동 방법 - Google Patents

플래쉬 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100635203B1
KR100635203B1 KR1020040034443A KR20040034443A KR100635203B1 KR 100635203 B1 KR100635203 B1 KR 100635203B1 KR 1020040034443 A KR1020040034443 A KR 1020040034443A KR 20040034443 A KR20040034443 A KR 20040034443A KR 100635203 B1 KR100635203 B1 KR 100635203B1
Authority
KR
South Korea
Prior art keywords
pulse
program
initial
level
erase
Prior art date
Application number
KR1020040034443A
Other languages
English (en)
Other versions
KR20050108979A (ko
Inventor
왕종현
Original Assignee
에스티마이크로일렉트로닉스 엔.브이.
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티마이크로일렉트로닉스 엔.브이., 주식회사 하이닉스반도체 filed Critical 에스티마이크로일렉트로닉스 엔.브이.
Priority to KR1020040034443A priority Critical patent/KR100635203B1/ko
Priority to DE102004059411A priority patent/DE102004059411B4/de
Priority to TW093138114A priority patent/TWI261255B/zh
Priority to US11/014,581 priority patent/US7072221B2/en
Priority to JP2004370082A priority patent/JP2005327435A/ja
Priority to CNB2005100063406A priority patent/CN100557713C/zh
Publication of KR20050108979A publication Critical patent/KR20050108979A/ko
Application granted granted Critical
Publication of KR100635203B1 publication Critical patent/KR100635203B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21L—LIGHTING DEVICES OR SYSTEMS THEREOF, BEING PORTABLE OR SPECIALLY ADAPTED FOR TRANSPORTATION
    • F21L14/00—Electric lighting devices without a self-contained power source, e.g. for mains connection
    • F21L14/02—Electric lighting devices without a self-contained power source, e.g. for mains connection capable of hand-held use, e.g. inspection lamps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V15/00—Protecting lighting devices from damage
    • F21V15/01—Housings, e.g. material or assembling of housing parts
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/104—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening using feather joints, e.g. tongues and grooves, with or without friction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21W—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO USES OR APPLICATIONS OF LIGHTING DEVICES OR SYSTEMS
    • F21W2131/00—Use or application of lighting devices or systems not provided for in codes F21W2102/00-F21W2121/00
    • F21W2131/40—Lighting for industrial, commercial, recreational or military use
    • F21W2131/402—Lighting for industrial, commercial, recreational or military use for working places

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치 및 그 구동 방법에 관한 것으로, ISPP 방식을 이용하여 프로그램 또는 소거 동작을 실시할 때 첫번째 페이지의 1 비트 이상의 셀이 패스되도록 하는 펄스 폭이나 바이어스 레벨을 저장하여 다음 페이지의 프로그램 또는 소거 동작을 실시할 때 초기 펄스 폭이나 초기 바이어스 레벨로 사용함으로써 전체적인 프로그램 또는 소거 시간을 줄일 수 있도록 하고, 사이클링에 따른 신뢰성 특성을 확보할 수 있는 플래쉬 메모리 장치 및 그 구동 방법이 제시된다.
NAND 플래쉬, ISPP, 펄스 폭, 바이어스 레벨

Description

플래쉬 메모리 장치 및 그 구동 방법{Flash memory device and method of operating the same}
도 1(a) 및 도 1(b)은 종래의 ISPP 방식을 이용한 프로그램 또는 소거 동작을 실시하기 위한 펄스 폭 및 바이어스 레벨을 설명하기 위한 파형도.
도 2는 본 발명에 따른 플래쉬 메모리 장치의 구성을 설명하기 위한 블럭도.
도 3(a) 및 도 3(b)는 본 발명에 따른 ISPP 방식을 이용한 프로그램 또는 소거 동작을 실시하기 위한 펄스 폭 및 바이어스 레벨을 설명하기 위한 파형도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 제어부 120 : 펄스 카운터
130 : 펄스 정보 레지스터 140 : 펄스 발생부
150 : 메모리 셀 160 : 센스 증폭기
170 : NAND 게이트 180 : 인버터
본 발명은 플래쉬 메모리 장치 및 그 구동 방법에 관한 것으로, 특히 ISPP(Incremental Step Pulse Program) 방식을 이용하여 프로그램 또는 소거 동작을 실시할 때 초기 펄스 폭이나 초기 바이어스 레벨을 고정시키지 않고 변화시킬 수 있어 프로그램 또는 소거 시간을 줄일 수 있는 플래쉬 메모리 장치 및 그 구동 방법에 관한 것이다.
EEPROM(Electrically Erasable and Programmable Read Only Memory) 및 플래쉬 메모리 등의 비휘발성 메모리 장치는 채널 핫 일렉트론(Channel Hot Electron) 주입에 의하여 플로팅 게이트에 전자를 주입하여 데이터의 프로그램을 수행하는 NOR형 비휘발성 메모리 장치가 널리 이용되고 있다. NOR형 비휘발성 메모리 장치는 전류 제한으로부터 바이트 단위로, 즉 병렬로 한번에 8개 정도의 메모리 셀 밖에 데이터 프로그램을 수행할 수 없으므로, 프로그램 속도에 있어서 많은 제약이 따른다.
최근에는 상기의 NOR형 비휘발성 메모리 장치의 제약에 의해 파울러-노드하임(Fowler-Nordheim; FN) 터널링 현상을 이용하여 플로팅 게이트에 전자를 주입하여 데이터 프로그램을 수행하며, 대용량 및 높은 집적도를 제공하는 NAND형 플래쉬 메모리 장치가 제안되고 있다. NAND형 플래쉬 메모리 장치는 데이터 프로그램시 동작 전류가 작기 때문에 이 전류를 칩내의 승압 회로로부터 공급하는 것이 비교적 용이할 뿐만 아니라 단일 전류로 동작시키기 쉽다는 이점이 있다. 이러한 이점에 의하여 NAND형 플래쉬 메모리 장치는 페이지(Page) 단위로, 즉 선택된 워드라인에 접속된 메모리 셀을 일괄로 데이터 프로그램을 행하는 것이 가능함에 따라 프로그램 속도가 증가하게 된다.
그런데, 전술한 NAND형 플래쉬 메모리는 데이터 프로그램 동작에 있어서 프로세스 불균일 등에 기인하는 프로그램 특성의 불균일이 큰 경우에는 선택된 워드라인에 접속된 메모리 셀 사이에서 프로그램 속도차가 커지고, 프로그램 및 검증(Verify)의 반복 회수가 증가하여 프로그램 속도가 감소되는 문제가 발생하게 된다. 이는 프로세스 불균일 등에 기인하는 프로그램 속도의 불균일이 선택된 워드라인 내의 메모리 셀 사이에서 대략 2오더(Order) 정도의 프로그램 시간차가 발생함에 따라 종래의 동일 펄스 전압치 및 동일 펄스 시간폭의 단순 프로그램 펄스의 반복 인가 방식에서는 프로그램 및 검증 회수를 대략 100회 정도 수행할 필요가 있기 때문이다. 이와 같을 경우, 실질적 프로그램 전압 인가 시간보다는 오히려 프로그램 동작 및 검증 독출 동작의 전압 전환에 필요한 시간이 크게 증가하게 되어 실질적인 프로그램 속도가 감소하게 된다. 이러한 문제를 해결하기 위해서는 프로그램 및 검증의 회수를 최대한 10회 정도로 억제하여 데이터 프로그램을 수행할 필요가 있다. 그러나, 종래의 단순 프로그램 펄스의 반복 인가 방식의 경우에는 이것을 실행하는데 펄스 전압치를 약간 높게 한 프로그램 펄스를 인가할 필요가 있는데, 이 경우 프로그램 속도가 가장 빠른 메모리 셀이 과잉 프로그램되어 프로그램 문턱 전압(Program Threshold Voltage; Vt)의 불균일이 증가하는 부작용을 초래하게 된 다.
전술한 문제점을 해결하기 위하여, 프로그램 문턱 전압의 불균일을 증대시키지 않고 프로그램 및 검증의 회수를 억제할 수 있는 NAND형 플래쉬 메모리 장치의 새로운 프로그램 방식이 문헌 '95 ISSCC('A 3.3V 32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme(ISPP 방식)) p128~'에 개시(Disclosure)되어 있다. 상기 문헌에서 개시된 ISPP 방식은 프로그램 동작을 반복하여 수행시, 선택된 워드라인에 인가되는 프로그램 고전압이 프로그램 회수의 증가에 따라 점진적으로 증가하는 방향으로 가변 전압치가 설정되고, 비트라인에 인가되는 전압은 프로그램 회수에 관계없이 일정 전압치로 설정됨으로써 프로그램 전압차가 프로그램 회수의 증가에 따라 점진적으로 증가하도록 데이터 프로그램을 수행하는 방식이다.
이러한, ISPP 방식에 의한 데이터 프로그램 동작에서는 프로그램 회수의 증가에 의해 메모리 셀의 프로그램이 진행됨에 따라 프로그램 문턱 전압이 상승하더라도 점진적으로 증가하는 프로그램 워드라인 전압을 통해 플로팅 게이트의 전위의 저하가 보상됨에 따라 메모리 셀의 터널 산화막에 인가되는 전계는 항상 일정하게 유지된다.
그러나, 도 1(a) 및 도 1(b)에 도시된 바와 같이 프로그램 또는 소거를 실시할 때 초기 펄스 폭이나 초기 바이어스 레벨을 모든 페이지에 대하여 고정시켜 인가하므로 공정 변화나 사이클링으로 인하여 프로그램 또는 소거 특성이 열화되면 초기의 프로그램 또는 소거 펄스 인가시에는 셀의 문턱 전압이 거의 변화하지 않아 전체적인 프로그램 또는 소거 시간이 증가하게 되는 문제점이 발생된다.
본 발명의 목적은 ISPP 방식을 이용하여 프로그램 또는 소거 동작을 실시할 때 초기 펄스 폭이나 초기 바이어스 레벨을 고정시키지 않고 변화시킬 수 있어 프로그램 또는 소거 시간의 줄일 수 있는 플래쉬 메모리 장치 및 그 구동 방법을 제공하는데 있다.
본 발명의 다른 목적은 ISPP 방식을 이용하여 프로그램 또는 소거 동작을 실시할 때 첫번째 페이지의 1 비트 이상의 셀이 패스되도록 하는 펄스 폭이나 바이어스 레벨을 저장하여 이후의 프로그램 또는 소거 수행시 초기 펄스 폭이나 초기 바이어스 레벨로 사용함으로써 전체적인 프로그램 또는 소거 시간을 줄일 수 있는 플래쉬 메모리 장치 및 그 구동 방법을 제공하는데 있다.
본 발명에 따른 플래쉬 메모리 장치는 메모리 셀; 소거 또는 프로그램 동작시의 초기 펄스 폭 또는 초기 바이어스 레벨에 대한 정보를 저장하고, 업데이트 플래그를 수신할 때, 저장된 상기 초기 펄스 폭 또는 상기 초기 바이어스 레벨을 업데이트시켜 저장하기 위한 펄스 정보 레지스터; 소거 또는 프로그램 명령에 따라 제 1 제어 신호를 발생시키고, 상기 메모리 셀의 소거 또는 프로그램 상태에 따라 제 2 제어 신호를 발생시키기 위한 제어부; 상기 제 1 제어 신호에 따라 상기 펄스 정보 레지스터로부터 상기 펄스 폭 또는 바이어스 레벨 정보를 입력하여 그 정보에 따라 카운팅하기 위한 펄스 카운터; 상기 펄스 카운터로부터의 카운팅 신호에 따라 상기 펄스의 폭 또는 바이어스 레벨을 결정하고, 그 결정된 폭 또는 바이어스 레벨의 펄스를 발생시키고, 상기 제어부로부터의 상기 제 2 제어 신호에 따라 상기 메모리 셀로 인가하기 위한 펄스 발생부; 상기 메모리 셀의 소거 또는 프로그램 상태를 검증하고, 그 결과에 따라 해당 셀 중 1비트 이상의 셀이 검증 레벨을 만족하면 패스 플래그를 발생시키기 위한 센스 증폭기; 및 상기 패스 플래그와, 상기 펄스 정보 레지스터가 초기 값을 가지고 있는지를 나타내는 초기 값 플래그를 논리 조합하여 상기 업데이트 플래그를 발생시키기 위한 논리부를 포함한다. 바람직하게, 상기 메모리 셀의 이전 페이지의 소거 또는 프로그램 동작시 업데이트 되어 상기 펄스 정보 레지스터에 저장된 상기 초기 펄스 폭 또는 상기 초기 바이어스 레벨은 다음 페이지의 소거 또는 프로그램 동작시 적용된다.
삭제
상기 초기 값 플래그를 반전시키기 위한 인버터를 더 포함한다.
상기 논리부는 NAND 게이트를 포함한다.
또한, 본 발명에 따른 플래쉬 메모리 장치의 구동 방법은 프로그램 동작을 실시할 때 제 1 페이지의 1 비트 이상의 셀이 패스되도록 하는 제 1 펄스 레벨을 펄스 정보로서 저장하는 단계와, 상기 제 1 펄스 레벨을 제 2 페이지의 프로그램 동작을 실시할 때 초기 펄스 레벨로 인가하는 단계와, 상기 제 2 페이지의 1 비트 이상의 셀이 패스되도록 하는 제 2 펄스 레벨을 저장하여 상기 펄스 정보를 업데이트하는 단계와, 상기 업데이트된 펄스 정보를 이용하여 이후 페이지에 대하여 프로그램 동작을 실시하고, 해당 페이지의 1비트 이상의 셀이 패스되도록 하는 펄스 레벨을 저장하여 펄스 정보를 업데이트하는 단계를 포함한다.
상기 펄스 레벨 대신에 바이어스 레벨을 이용하고, 상기 프로그램 대신에 소 거에 이용된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 장치를 설명하기 위한 블럭도로서, 본 발명에 따른 플래쉬 메모리 장치는 ISPP 방식을 이용하여 프로그램 또는 소거 동작을 실시할 때 한 페이지의 1 비트 이상의 셀이 패스되도록 하는 펄스 폭이나 바이어스 레벨을 저장하여 이후의 프로그램 또는 소거 동작을 실시할 때 초기 펄스 폭이나 초기 바이어스 레벨로 사용함으로써 전체적인 프로그램 또는 소거 시간을 줄일 수 있도록 한다.
펄스 정보 레지스터(130)는 초기 펄스 폭 또는 초기 바이어스 레벨 정보를 저장한다. 프로그램 또는 소거 명령(command)에 따라 제어부(110)는 제 1 제어 신호(ctrl1)를 발생시켜 펄스 카운터(120)가 펄스 정보 레지스터(130)로부터 초기 펄스 폭 또는 초기 바이어스 레벨 정보를 입력하여 그 정보에 따라 카운팅하도록 한다. 펄스 발생부(140)는 펄스 카운터(120)의 카운팅 신호에 따라 펄스 폭 또는 바이어스 레벨을 결정하여 펄스를 발생시킨다. 펄스 발생부(140)로부터 발생된 펄스 또는 바이어스는 메모리 셀(150)에 인가되어 메모리 셀(150)이 프로그램 또는 소거 동작이 실시되도록 한다. 그런데, 펄스 발생부(140)로부터 발생된 펄스 또는 바이어스의 메모리 셀(150)로의 인가 여부는 제어부(110)의 제 2 제어 신호(ctrl2)에 의해 결정된다. 메모리 셀(150)에 펄스가 인가된 후 메모리 셀(150)의 특성이 원하는 레벨로 변화되었는지를 센스 증폭기(160)가 검출하게 된다. 이때, 센스 증폭기(160)는 해당 셀중 1비트 이상의 셀이 검증 레벨을 만족하여 패스되면 1비트 패스 플래그(pass flag)를 발생시키고, 프로그램 또는 소거 상태 신호(state)를 발생시켜 제어부(110)에 입력되도록 한다. 제어부(110)는 상태 신호(state)에 따라 제 2 제어 신호(ctrl2)를 발생시켜 펄스 발생부(140)로부터 발생된 펄스 또는 바이어스의 메모리 셀(150)의 인가 여부를 결정하도록 한다. 또한, 패스 플래그(pass flag)는 인버터(180)에 의해 반전된 펄스 정보 레지스터(130)가 초기 값을 가지고 있는지를 나타내는 초기 값 플래그(initial flag)와 함께 AND 게이트(170)에 입력되고, AND 게이트(170)는 이들을 조합하여 업데이트 플래그(update flag)를 발생시킨다. 업데이트 플래그(update flag)에 의해 펄스 정보 레지스터(130)의 값이 초기값을 갖는 경우에 한하여 그때의 펄스 폭 또는 바이어스 레벨을 업데이트하도록 한다. 이 정보는 이후의 프로그램 또는 소거를 수행할 때 초기 펄스 폭이나 초기 바이어스 레벨로 사용되어 셀의 상태에 영향을 주지 않는 초기의 펄스 인가 과정을 생략하도록 한다. 이렇게 함으로써 셀의 프로그램 또는 소거 특성에 따라 초기 펄스를 프로그래머블하게 조정하여 전체적인 수행 시간을 줄일 수 있다.
도 3(a) 및 도 3(b)는 본 발명에 따른 ISPP 방식을 이용한 프로그램 또는 소거 동작을 실시하기 위한 펄스 및 바이어스 레벨을 설명하기 위한 파형도이다. NAND형 플래쉬 메모리 소자를 프로그램 또는 소거하기 위해 소정의 펄스 폭 및 바이어스 레벨이 인가되어 메모리 셀의 소정 영역, 예를들어 첫번째 페이지의 1 비트 이상 패스되는 펄스 폭 및 바이어스 레벨이 A라면, A의 정보가 펄스 정보 레지스터에 저장된다. 이후 두번째 페이지를 프로그램 또는 소거하기 위해서는 A의 펄스 폭 및 바이어스 레벨로 인가하고, 두번째 페이지의 1 비트 이상 패스되는 펄스 폭 및 바이어스 레벨이 B라면, B의 정보가 펄스 정보 레지스터에 저장된다. 이렇게 한 페이지의 1 비트 이상 패스되는 펄스 폭 및 바이어스 레벨의 정보가 펄스 정보 레지스터에 업데이트되어 다음 페이지를 프로그램 또는 소거하기 위해 이용된다.
상술한 바와 같이 본 발명에 의하면 ISPP 방식을 이용하여 프로그램 또는 소거 동작을 실시할 때 첫번째 페이지의 1 비트 이상의 셀이 패스되도록 하는 펄스 폭이나 바이어스 레벨을 저장하여 이후의 프로그램 또는 소거 동작을 실시할 때 초기 펄스 폭이나 초기 바이어스 레벨로 사용함으로써 전체적인 프로그램 또는 소거 시간을 줄일 수 있도록 하고, 사이클링에 따른 신뢰성 특성을 확보할 수 있다.

Claims (8)

  1. 메모리 셀;
    소거 또는 프로그램 동작시의 초기 펄스 폭 또는 초기 바이어스 레벨에 대한 정보를 저장하고, 업데이트 플래그를 수신할 때, 저장된 상기 초기 펄스 폭 또는 상기 초기 바이어스 레벨을 업데이트시켜 저장하기 위한 펄스 정보 레지스터;
    소거 또는 프로그램 명령에 따라 제 1 제어 신호를 발생시키고, 상기 메모리 셀의 소거 또는 프로그램 상태에 따라 제 2 제어 신호를 발생시키기 위한 제어부;
    상기 제 1 제어 신호에 따라 상기 펄스 정보 레지스터로부터 상기 펄스 폭 또는 바이어스 레벨 정보를 입력하여 그 정보에 따라 카운팅하기 위한 펄스 카운터;
    상기 펄스 카운터로부터의 카운팅 신호에 따라 상기 펄스의 폭 또는 바이어스 레벨을 결정하고, 그 결정된 폭 또는 바이어스 레벨의 펄스를 발생시키고, 상기 제어부로부터의 상기 제 2 제어 신호에 따라 상기 메모리 셀로 인가하기 위한 펄스 발생부;
    상기 메모리 셀의 소거 또는 프로그램 상태를 검증하고, 그 결과에 따라 해당 셀 중 1비트 이상의 셀이 검증 레벨을 만족하면 패스 플래그를 발생시키기 위한 센스 증폭기; 및
    상기 패스 플래그와, 상기 펄스 정보 레지스터가 초기 값을 가지고 있는지를 나타내는 초기 값 플래그를 논리 조합하여 상기 업데이트 플래그를 발생시키기 위한 논리부를 포함하고,
    상기 메모리 셀의 이전 페이지의 소거 또는 프로그램 동작시 업데이트 되어 상기 펄스 정보 레지스터에 저장된 상기 초기 펄스 폭 또는 상기 초기 바이어스 레벨은 다음 페이지의 소거 또는 프로그램 동작시 적용되는 플래쉬 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 초기 값 플래그를 반전시키기 위한 인버터를 더 포함하는 플래쉬 메모리 장치.
  5. 제 1 항에 있어서, 상기 논리부는 AND 게이트를 포함하는 플래쉬 메모리 장치.
  6. 프로그램 동작을 실시할 때 제 1 페이지의 1 비트 이상의 셀이 패스되도록 하는 제 1 펄스 레벨을 펄스 정보로서 저장하는 단계;
    상기 제 1 펄스 레벨을 제 2 페이지의 프로그램 동작을 실시할 때 초기 펄스 레벨로 인가하는 단계;
    상기 제 2 페이지의 1 비트 이상의 셀이 패스되도록 하는 제 2 펄스 레벨을 저장하여 상기 펄스 정보를 업데이트하는 단계; 및
    상기 업데이트된 펄스 정보를 이용하여 이후 페이지에 대하여 프로그램 동작을 실시하고, 해당 페이지의 1비트 이상의 셀이 패스되도록 하는 펄스 레벨을 저장하여 펄스 정보를 업데이트하는 단계를 포함하는 플래쉬 메모리 장치의 구동 방법.
  7. 제 6 항에 있어서, 상기 펄스 레벨 대신에 바이어스 레벨을 이용하는 플래쉬 메모리 장치의 구동 방법.
  8. 제 6 항에 있어서, 상기 프로그램 대신에 소거에 이용되는 플래쉬 메모리 장치의 구동 방법.
KR1020040034443A 2004-05-14 2004-05-14 플래쉬 메모리 장치 및 그 구동 방법 KR100635203B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040034443A KR100635203B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 장치 및 그 구동 방법
DE102004059411A DE102004059411B4 (de) 2004-05-14 2004-12-09 Flash-Speichervorrichtung und Verfahren zur Steuerung derselben
TW093138114A TWI261255B (en) 2004-05-14 2004-12-09 Flash memory device and method for driving the same
US11/014,581 US7072221B2 (en) 2004-05-14 2004-12-16 Flash memory device and method for driving the same
JP2004370082A JP2005327435A (ja) 2004-05-14 2004-12-21 フラッシュメモリ装置及びその駆動方法
CNB2005100063406A CN100557713C (zh) 2004-05-14 2005-01-26 闪存装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040034443A KR100635203B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050108979A KR20050108979A (ko) 2005-11-17
KR100635203B1 true KR100635203B1 (ko) 2006-10-16

Family

ID=35309248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034443A KR100635203B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 장치 및 그 구동 방법

Country Status (6)

Country Link
US (1) US7072221B2 (ko)
JP (1) JP2005327435A (ko)
KR (1) KR100635203B1 (ko)
CN (1) CN100557713C (ko)
DE (1) DE102004059411B4 (ko)
TW (1) TWI261255B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
US7327608B2 (en) * 2006-03-28 2008-02-05 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in programming method
US7663925B2 (en) * 2006-05-15 2010-02-16 Micron Technology Inc. Method and apparatus for programming flash memory
KR100715151B1 (ko) 2006-05-23 2007-05-10 삼성전자주식회사 메모리 섹터별로 소거 패스 전압을 가지는 불휘발성 반도체메모리 장치 및 이에 대한 소거 방법
US7319615B1 (en) * 2006-08-02 2008-01-15 Spansion Llc Ramp gate erase for dual bit flash memory
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
CN101689400B (zh) * 2007-02-20 2013-07-03 桑迪士克科技公司 基于阈值电压分布的动态检验
KR100843037B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
KR101348173B1 (ko) 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
KR101401558B1 (ko) 2007-08-20 2014-06-09 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR101373186B1 (ko) 2007-08-22 2014-03-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
CN101499314B (zh) * 2008-01-29 2012-02-29 财团法人工业技术研究院 存储器装置与其更新方法
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8854887B2 (en) 2008-07-10 2014-10-07 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
JP5292052B2 (ja) * 2008-10-21 2013-09-18 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
KR20100049809A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
US8098530B2 (en) * 2008-11-14 2012-01-17 Micron Technology, Inc. Systems and methods for erasing a memory
US8045384B2 (en) * 2009-06-22 2011-10-25 Sandisk Technologies Inc. Reduced programming pulse width for enhanced channel boosting in non-volatile storage
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
US8917553B2 (en) 2011-03-25 2014-12-23 Micron Technology, Inc. Non-volatile memory programming
JP5583185B2 (ja) * 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
CN104575596A (zh) * 2013-10-10 2015-04-29 北京兆易创新科技股份有限公司 一种抗衰退的闪存及抗衰退的方法
CN104575603B (zh) * 2013-10-10 2018-11-27 北京兆易创新科技股份有限公司 一种加速闪存存储器擦除操作的方法及系统
CN111727477A (zh) * 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186569A (ja) 1997-09-04 1999-03-30 Mitsubishi Electric Corp 不揮発性メモリ、不揮発性メモリの書込パルスのパルス幅決定方法、不揮発性メモリの消去パルスのパルス幅決定方法及び不揮発性メモリ内蔵マイコン
JP2003223791A (ja) 2002-01-24 2003-08-08 Sharp Corp 不揮発性半導体メモリ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
US6222779B1 (en) * 1998-04-24 2001-04-24 Kabushiki Kaisha Toshiba Semiconductor storage device with automatic write/erase function
US6181605B1 (en) * 1999-10-06 2001-01-30 Advanced Micro Devices, Inc. Global erase/program verification apparatus and method
US6205055B1 (en) * 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
JP4071967B2 (ja) 2002-01-17 2008-04-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ消去方法
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186569A (ja) 1997-09-04 1999-03-30 Mitsubishi Electric Corp 不揮発性メモリ、不揮発性メモリの書込パルスのパルス幅決定方法、不揮発性メモリの消去パルスのパルス幅決定方法及び不揮発性メモリ内蔵マイコン
JP2003223791A (ja) 2002-01-24 2003-08-08 Sharp Corp 不揮発性半導体メモリ装置

Also Published As

Publication number Publication date
US7072221B2 (en) 2006-07-04
JP2005327435A (ja) 2005-11-24
TW200537501A (en) 2005-11-16
KR20050108979A (ko) 2005-11-17
DE102004059411B4 (de) 2011-12-08
CN1697084A (zh) 2005-11-16
US20050254306A1 (en) 2005-11-17
CN100557713C (zh) 2009-11-04
TWI261255B (en) 2006-09-01
DE102004059411A1 (de) 2005-12-08

Similar Documents

Publication Publication Date Title
KR100635203B1 (ko) 플래쉬 메모리 장치 및 그 구동 방법
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101463967B1 (ko) 불휘발성 반도체 메모리, 소거 방법 및 프로그램 방법
KR100843037B1 (ko) 플래시 메모리 장치 및 이의 소거 방법
US8023330B2 (en) Method of erasing a nonvolatile memory device
KR100885782B1 (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
TWI497507B (zh) 縮短抹除操作的方法與裝置
US6137729A (en) Method for erasing memory cells in a flash memory device
US20060164887A1 (en) Method and apparatus for changing operating conditions of nonvolatile memory
JP3802763B2 (ja) 不揮発性半導体メモリ装置およびその消去方法
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100054705A (ko) 불휘발성 메모리 장치의 동작 방법
KR20100054465A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR20100054468A (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
CN112786094B (zh) 一种对存储装置执行操作的方法
KR101034444B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
KR20070105140A (ko) 낸드 플래시 메모리 장치의 소거방법
KR20080056845A (ko) 소거 스트레스와 소거 타임을 줄인 불휘발성 반도체 메모리장치
KR20110001095A (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
JP2000057792A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13