DE102004059411B4 - Flash-Speichervorrichtung und Verfahren zur Steuerung derselben - Google Patents

Flash-Speichervorrichtung und Verfahren zur Steuerung derselben Download PDF

Info

Publication number
DE102004059411B4
DE102004059411B4 DE102004059411A DE102004059411A DE102004059411B4 DE 102004059411 B4 DE102004059411 B4 DE 102004059411B4 DE 102004059411 A DE102004059411 A DE 102004059411A DE 102004059411 A DE102004059411 A DE 102004059411A DE 102004059411 B4 DE102004059411 B4 DE 102004059411B4
Authority
DE
Germany
Prior art keywords
pulse
information
height
flag
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004059411A
Other languages
English (en)
Other versions
DE102004059411A1 (de
Inventor
Jong Hyun Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102004059411A1 publication Critical patent/DE102004059411A1/de
Application granted granted Critical
Publication of DE102004059411B4 publication Critical patent/DE102004059411B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21L—LIGHTING DEVICES OR SYSTEMS THEREOF, BEING PORTABLE OR SPECIALLY ADAPTED FOR TRANSPORTATION
    • F21L14/00—Electric lighting devices without a self-contained power source, e.g. for mains connection
    • F21L14/02—Electric lighting devices without a self-contained power source, e.g. for mains connection capable of hand-held use, e.g. inspection lamps
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V15/00—Protecting lighting devices from damage
    • F21V15/01—Housings, e.g. material or assembling of housing parts
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/104—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening using feather joints, e.g. tongues and grooves, with or without friction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21W—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO USES OR APPLICATIONS OF LIGHTING DEVICES OR SYSTEMS
    • F21W2131/00—Use or application of lighting devices or systems not provided for in codes F21W2102/00-F21W2121/00
    • F21W2131/40—Lighting for industrial, commercial, recreational or military use
    • F21W2131/402—Lighting for industrial, commercial, recreational or military use for working places

Abstract

Flash-Speichervorrichtung mit: einer Speicherzelle; einem Impulsinformationsregister zur Speicherung einer Impulshöheminformation; einer Steuerschaltung zur Erzeugung eines ersten Steuersignals gemäß einem Programmierbefehl und eines zweiten Steuersignals gemäß eines Programmierzustands der Speicherzelle; einem Impulszähler zum Empfang der Impulshöheninformation aus dem Impulsinformationsregister gemäß dem ersten Steuersignal von der Steuerschaltung und zur Ausführung eines Zählvorgangs gemäß der Information; einem Impulsgenerator zur Erzeugung eines vorher festgelegten Impulses durch Festlegung der Impulshöhe gemäß dem Zählsignal aus dem Impulszähler und zur Aufbringung des Impulses auf die Speicherzelle gemäß dem zweiten Steuersignal von der Steuerschaltung; einem Leseverstärker zur Überund zur Erzeugung eines Durchlauf-Flags, wenn mindestens ein Bit von Zellen der korrespondierenden Zellen einem Prüflevel entspricht; und eine Logikeinheit zur Aktualisierung der in dem Impulsinformationsregister gespeicherten Impulshöhe, indem ein Aktualisierungs-Flag durch logische Kombination aus dem Durchlauf-Flag und einem Initial-Flag erzeugt wird, wobei das Initial-Flag anzeigt, ob das Impulsinformationsregister...

Description

  • 1. Bereich der Erfindung
  • Die Erfindung betrifft eine Flash-Speichervorrichtung und ein Verfahren zum Steuern derselben, und insbesondere eine Flash-Speichervorrichtung, welche eine Programmier- oder Löschzeit durch Variation einer anfänglichen Impulsweite oder einer anfänglichen Vorspannungshöhe bei einem Programmier- oder Löschvorgang reduzieren kann, welcher ein System mit Incremental Step Pulse Programming (ISPP) benutzt, und ein Verfahren zur Steuerung desselben.
  • Aus der US 6205055 B1 ist ein Verfahren zum Programmieren nichtflüchtiger Speicherzellen bekannt, bei dem eine Anfangs-Programmierspannung in einem ersten Programmierzyklus so lange angepasst wird, bis eine gewünschte Programmierdauer erreicht ist, und dieser Programmierspannungswert dann abgespeichert und für folgende Programmiervorgänge verwendet wird.
  • 2. Diskussion des Standes der Technik
  • Unter nichtflüchtigen Speichervorrichtungen, beispielsweise solchen wie elektrisch löschbare und programmierbare Nurlesespeicher (EEPROM) und wie ein Flash-Speicher, wird eine nichtflüchtige NOR-Typ Speichervorrichtung, welche einen Datenprogrammiervorgang ausführt, indem Elektronen in ein Floating Gate durch Kanal-Heißelektroneninjektion injiziert werden, weit verbreitet verwendet. Die nichtflüchtige NOR-Typ Speichervorrichtung programmiert Daten von acht Speicherzellen in Byte-Einheiten gleichzeitig, nämlich parallel auf Grund von Stromeinschränkungen, und weist so Nachteile bei einer Programmiergeschwindigkeit auf.
  • Vor kurzem wurde eine NAND-Typ Flash-Speichervorrichtung, die einen Datenprogrammiervorgang durch Injektion von Elektronen in ein Floating Gate durch Fowler-Nordheim (FN) Tunneln ausführt, und die eine große Kapazität und hohe Ingeration aufweist, hinsichtlich der obigen Probleme der nichtflüchtigen NOR-Typ Speichervorrichtung vorgeschlagen. Da die NAND-Typ Flash-Speichervorrichtung einen kleinen Betriebsstrom bei dem Datenprogrammiervorgang erfordert, wird die NAND-Typ Flash-Speichervorrichtung leicht mit dem Strom von einer Boosterschaltung in dem Chip versorgt und leicht mit einem einzelnen Strom betrieben. Dementsprechend kann die NAND-Typ Flash-Speichervorrichtung den Datenprogrammiervorgang an Speicherzellen durchführen, die an ausgewählte Wortleitungen in Seiteneinheiten angeschlossen sind, nämlich die Speicherzellen im Kollektiv programmieren, wodurch eine Programmiergeschwindigkeit erhöht wird.
  • Wenn Heterogenität von Programmiereigenschaften schwerwiegend ist, die aus Heterogenität eines Prozesses stammt, erhöht sich bei dem Datenprogrammiervorgang der NAND-Typ Flash-Speichervorrichtung ein Programmiergeschwindigkeitsunterschied zwischen den Speicherzellen, die an die ausgewählten Wortleitungen angeschlossen sind, es erhöht sich eine Wiederholzahl von Programmier- und Prüfvorgängen, und auf diese Weise vermindert sich eine Programmiergeschwindigkeit. Hierbei erzeugt eine Heterogenität der Programmiergeschwindigkeit, die von einer Heterogenität des Prozesses stammt, ungefähr 2 Größenordnungen von Programmierzeitunterschied zwischen den Speicherzellen der ausgewählten Wortleitung. Daher müssen bei einem Wiederholungs-Anwendungsverfahren von einfachen Programmierimpulsen mit dem gleichen Impulsspannungswert und der gleichen Impulszeitweite die Programmier- und Prüfvorgänge über 100 mal ausgeführt werden. In diesem Fall ist eine Zeit, die zur Konvertierung einer Spannung der Programmier- und Prüfvorgänge benötigt wird, viel länger als eine Zeit, die zum Aufbringen einer Programmierspannung benötigt wird, woraus sich eine niedrige Programmiergeschwindigkeit ergibt. Um die obigen Probleme zu lösen, muss die Anzahl der Programmier- und Prüfvorgänge auf ungefähr 10 erniedrigt werden. Dazu ist es für das allgemeine Wiederholungs-Anwendungsverfahren der einfachen Programmierimpulse notwendig, Programmierimpulse mit einem leicht höheren Impulsspannungswert anzuwenden. Jedoch die Speicherzelle mit der höchsten Programmiergeschwindigkeit wird überprogrammiert, wodurch sich eine Heterogenität einer Programmierschwellenspannung erhöht.
  • So wurde zur Lösung der vorerwähnten Probleme ein neues Programmierverfahren einer NAND-Typ Flash-Speichervorrichtung, die eine Anzahl von Programmier- und Prüfvorgängen ohne Erhöhung von Heterogenität einer Programmierschwellenspannung einschränken kann, in dem Dokument '95 ISSCC('A 3.3 V 32 Mb NAND Flash Memory with ISPP scheme p128~' offenbart. Wenn ein Programmiervorgang wiederholt durchgeführt wird, wird gemäß dem ISPP-System eine auf eine ausgewählte Wortleitung aufgebrachte hohe Programmierspannung als ein variabler Spannungswert eingestellt, der entsprechend einer Anzahl von Programmiervorgängen stufenweise erhöht wird, und eine auf eine Bitleitung aufgebrachte Spannung wird als ein vorher festgelegter Spannungswert ungeachtet der Anzahl von Programmiervorgängen eingestellt. Wenn der Datenprogrammiervorgang ausgeführt wird, erhöht sich deshalb der Programmierspannungsunterschied stufenweise entsprechend einer Erhöhung der Anzahl der Programmiervorgänge.
  • Bei dem Datenprogrammiervorgang mit Verwendung des ISPP-Systems wird die Speicherzelle entsprechend einer Erhöhung der Anzahl der Programmiervorgänge programmiert. Sogar wenn die Programmierschwellenspannung ansteigt, kompensiert die stufenweise ansteigende Wortleitungsprogrammierspannung eine Reduktion eines Potentials des Floating Gates. Als ein Ergebnis daraus wird ein elektrisches Feld, das auf einen Tunneloxidfilm der Speicherzelle aufgebracht ist, immer konstant beibehalten.
  • Wie jedoch in 1A und 1B dargestellt ist, ist eine anfängliche Impulsweite oder eine anfängliche Vorspannungshöhe auf die gesamten Seiten bei dem Programmier- oder Löschvorgang fest aufgebracht. In dem Fall, in dem sich Programmier- oder Löscheigenschaften auf Grund von Variationen des Prozesses oder des Ablaufs verschlechtern, wird die Schwellenspannung der Zelle beim Aufbringen des anfänglichen Programmier- oder Löschimpulses selten verändert. Dementsprechend erhöht sich die gesamte Programmier- oder Löschzeit.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist auf eine Flash-Speichervorrichtung ausgerichtet, welche eine Programmier- oder Löschzeit durch Variation einer anfänglichen Impulsweite oder einer anfänglichen Vorspannungshöhe bei einem Programmier- oder Löschvorgang unter Verwendung eines ISPP-Systems verringern kann, und auf ein Verfahren zur Steuerung derselben.
  • Zusätzlich richtet sich die vorliegende Erfindung auf eine Flash-Speichervorrichtung, welche die gesamte Programmier- oder Löschzeit durch Speicherung einer Impulsweite oder einer Vorspannungshöhe zum Durchlauf von zumindest einem Bit von Zellen einer ersten Seite bei einem Programmier- oder Löschvorgang verringern kann, und welche die gespeicherte Impulsweite oder Vorspannungshöhe als eine anfängliche Impulsweite oder eine anfängliche Vorspannungshöhe bei einem nachfolgenden Programmier- oder Löschvorgang benutzt, und ein Verfahren zur Steuerung derselben.
  • Eine Ausführung der vorliegenden Erfindung schafft eine Flash-Speichervorrichtung, welche Folgendes aufweist: eine Speicherzelle; ein Impulsinformationsregister zur Speicherung einer Impulshöheninformation; eine Steuerschaltung zur Erzeugung eines ersten Steuersignals gemäß einem Programmierbefehl und eines zweiten Steuersignals gemäß eines Programmierzustands der Speicherzelle; einen Impulszähler zum Empfang der Impulshöheninformation aus dem Impulsinformationsregister gemäß dem ersten Steuersignal von der Steuerschaltung und zur Ausführung eines Zählvorgangs gemäß der Information; einen Impulsgenerator zur Erzeugung eines vorher festgelegten Impulses durch Festlegung der Impulshöhe gemäß dem Zählsignal aus dem Impulszähler und zur Aufbringung des Impulses auf die Speicherzelle gemäß dem zweiten Steuersignal von der Steuerschaltung; einen Leseverstärker zur Überprüfung des Programmierzustands der Speicherzelle und zur Erzeugung eines Durchlauf-Flags, wenn mindestens ein Bit von Zellen der korrespondierenden Zellen einem Prüflevel entspricht; und eine Logikeinheit zur Aktualisierung der in dem Impulsinformationsregister gespeicherten Impulshöhe, indem ein Aktualisierungs-Flag durch logische Kombination aus dem Durchlauf-Flag und einem Initial-Flag erzeugt wird, wobei das Initial-Flag anzeigt, ob das Impulsinformationsregister einen anfänglichen Wert aufweist.
  • Vorzugsweise verwendet die Flash-Speichervorrichtung eine Vorspannungshöhe anstelle der Impulshöhe, und wird bei einem Löschvorgang anstelle des Programmiervorgangs benutzt.
  • Vorzugsweise weist die Flash-Speichervorrichtung weiterhin einen Inverter zur Invertierung des Initial-Flags auf.
  • Vorzugsweise weist die Logikeinheit ein NAND-Gatter auf.
  • Gemäß einer weiteren Ausführung der vorliegenden Erfindung besteht ein Verfahren zum Steuern einer Flash-Speichervorrichtung aus den folgenden Verfahrensschritten: Speichern einer ersten Impulshöhe zum Durchlaufen von zumindest einem Bit von Zellen einer ersten Seite bei einem Programmiervorgang als Impulsinformation; Anwenden der ersten Impulshöhe als eine anfängliche Impulshöhe bei einem Programmiervorgang einer zweiten Seite; Aktualisieren der Impulsinformation durch Speichern einer zweiten Impulshöhe zum Durchlaufen von zumindest einem Bit von Zellen der zweiten Seite; und Durchführen eines Programmiervorgangs auf einer nachfolgenden Seite unter Verwenden der aktualisierten Impulsinformation und Aktualisieren der Impulsinformation durch Speichern einer Impulshöhe zum Durchlaufen von zumindest einem Bit von Zellen einer korrespondierenden Seite.
  • Vorzugsweise verwendet das Verfahren zum Steuern der Flash-Speichervorrichtung eine Vorspannungshöhe anstelle einer Impulshöhe, und wird bei einem Löschvorgang anstelle des Programmiervorgangs benutzt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A und 1B sind Wellenformdiagramme, die eine allgemeine Impulsweite und Vorspannungshöhe zur Durchführung eines Programmier- oder Löschvorgangs mit Verwendung eines ISPP-Systems darstellen.
  • 2 ist ein Blockdiagramm, welches einen Aufbau einer Flash-Speichervorrichtung in Übereinstimmung mit der vorliegenden Erfindung darstellt; und
  • 3A und 3B sind Wellenformdiagramme, die eine Impulsweite und eine Vorspannungshöhe zur Durchführung eines Programmier- oder Löschvorgangs mit Verwendung eines ISPP-Systems in Übereinstimmung mit der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine Flash-Speichervorrichtung und ein Verfahren zum Steuern derselben in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung wird nun im Detail mit Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • 2 ist ein Blockdiagramm, welches den Aufbau der Flash-Speichervorrichtung in Übereinstimmung mit der vorliegenden Erfindung darstellt. Die Flash-Speichervorrichtung kann die gesamte Programmier- oder Löschzeit reduzieren, indem eine Impulsweite oder eine Vorspannungshöhe zum Durchlauf von zumindest einem Bit von Zellen einer Seite bei einem Programmier- oder Löschvorgang gespeichert wird, der ein ISPP-System benutzt, und indem die gespeicherte Impulsweite oder Vorspannungshöhe als eine anfängliche Impulsweite oder eine anfängliche Vorspannungshöhe bei einem nachfolgenden Programmier- oder Löschvorgang benutzt wird.
  • Ein Impulsinformationsregister 130 speichert eine anfängliche Impulsweiten- oder anfängliche Vorspannungshöheninformation. Eine Steuerschaltung 110 erzeugt ein erstes Steuersignal ctrl1 gemäß einem Programmier- oder Löschbefehl, so dass ein Impulszähler 120 die anfängliche Impulsweiten- oder Vorspannungshöheninformation aus dem Impulsinformationsregister 130 empfangen und einen Zählvorgang gemäß der Information ausführen kann. Ein Impulsgenerator 140 erzeugt einen Impuls durch Festlegung einer Impulsweite oder einer Vorspannungshöhe gemäß dem Zählersignal von dem Impulszähler 120. Der oder die von dem Impulsgenerator 140 erzeugte Impuls oder Vorspannung wird auf eine Speicherzelle 150 aufgebracht, um den Programmier- oder Löschvorgang an der Speicherzelle 150 durchzuführen. Eine Anwendung des oder der von dem Impulsgenerator 140 erzeugten Impulses oder Vorspannung auf die Speicherzelle 150 ist gemäß einem zweiten Steuersignal ctrl2 aus der Steuerschaltung 110 festgelegt. Nachdem der Impuls auf die Speicherzelle 150 aufgebracht worden ist, sensiert ein Leseverstärker 160, ob Eigenschaften der Speicherzelle 150 auf eine Zielhöhe verändert sind. Wenn mindestens ein Bit von Zellen der korrespondierenden Zellen einem Prüflevel Genüge tun und durchlaufen, erzeugt hierbei der Leseverstärker 160 ein Ein-Bit Durchlauf-Flag und ein Programmier- oder Löschzustandssignal, und gibt das Programmier- oder Löschzustandssignal in die Steuerschaltung 110 ein. Die Steuerschaltung 110 erzeugt das zweite Steuersignal ctrl2 gemäß dem Zustandssignal, um eine Anwendung des oder der von dem Impulsgenerator 140 erzeugten Impulses oder Vorspannung auf die Speicherzelle festzulegen. Zusätzlich wird das Durchlauf-Flag mit einem Initial-Flag, das anzeigt, ob das von einem Inverter 180 invertierte Impulsinformationsregister 130 einen anfänglichen Wert aufweist, einem NAND-Gatter 170 eingegeben. Das NAND-Gatter 170 erzeugt ein Aktualisierungs-Flag, indem es mit dem Durchlauf-Flag und dem Initial-Flag eine NAND-Operation ausführt. Für den Fall, dass das Impulsinformationsregister 130 einen anfänglichen Wert von dem Aktualisierungs-Flag aufweist, wird die korrespondierende Impulsweite oder Vorspannungshöhe aktualisiert. Die Information wird als eine anfängliche Impulsweite oder als eine anfängliche Vorspannungshöhe bei einem nachfolgenden Programmier- oder Löschvorgang benutzt, wodurch ein anfänglicher Impulsanwendungsvorgang ausgelassen wird, der einen Zellenzustand nicht beeinflusst. Dementsprechend kann die gesamte Ausführungszeit durch programmiermäßiges Einstellen des anfänglichen Impulses gemäß den Programmier- oder Löscheigenschaften der Zelle verringert werden.
  • 3A und 3B sind Wellenformdiagramme, die die Impulsweite und die Vorspannungshöhe zur Durchführung des Programmier- oder Löschvorgangs mit Verwendung des ISPP-Systems in Übereinstimmung mit der vorliegenden Erfindung darstellen. Wenn eine vorher festgelegte Impulsweite und eine vorher festgelegte Vorspannungshöhe aufgebracht werden, um eine NAND-Typ Flash-Speichervorrichtung zu programmieren oder zu löschen, falls eine Impulsweite und eine Vorspannungshöhe zum Durchlauf eines vorher festgelegten Bereichs einer Speicherzelle, zum Beispiel mindestens ein Bit von Zellen einer ersten Seite, A sind, wird eine Information von A in einem Impulsinformationsregister gespeichert. Danach werden die Impulsweite und Vorspannungshöhe von A angewendet, um eine zweite Seite zu programmieren oder zu löschen. Falls eine Impulsweite und eine Vorspannungshöhe zum Durchlauf von mindestens einem Bit von Zellen der zweiten Seite B sind, wird eine Information von B in dem Impulsinformationsregister gespeichert. Das bedeutet, dass die Impulsweiten- und Vorspannungshöheninformation zum Durchlauf von mindestens einem Bit von Zellen einer Seite in dem Impulsinformationsregister aktualisiert und zum Programmieren oder Löschen einer nachfolgenden Seite benutzt wird.
  • Wie vorher diskutiert, kann die Flash-Speichervorrichtung in Übereinstimmung mit der vorliegenden Erfindung die gesamte Programmier- oder Löschzeit reduzieren und eine Zuverlässigkeit erhöhen durch Umlauf, durch Speicherung der Impulsweite oder der Vorspannungshöhe zum Durchlauf von zumindest einem Bit von Zellen der ersten Seite bei dem Programmier- oder Löschvorgang, der das ISPP-System benutzt, und durch Verwendung der gespeicherten Impulsweite oder Vorspannungshöhe als die anfängliche Impulsweite oder die anfängliche Vorspannungshöhe bei dem nachfolgenden Programmier- oder Löschvorgang.
  • Obwohl die vorliegende Erfindung im Zusammenhang mit der in den beigefügten Zeichnungen dargestellten Ausführungsform der vorliegenden Erfindung beschrieben ist, ist sie nicht darauf beschränkt. Es ist für den Fachmann offensichtlich, das verschiedene Substitutionen, Modifikationen und Änderungen darin gemacht werden können, ohne den Bereich und Sinn der Erfindung zu verlassen.

Claims (8)

  1. Flash-Speichervorrichtung mit: einer Speicherzelle; einem Impulsinformationsregister zur Speicherung einer Impulshöheminformation; einer Steuerschaltung zur Erzeugung eines ersten Steuersignals gemäß einem Programmierbefehl und eines zweiten Steuersignals gemäß eines Programmierzustands der Speicherzelle; einem Impulszähler zum Empfang der Impulshöheninformation aus dem Impulsinformationsregister gemäß dem ersten Steuersignal von der Steuerschaltung und zur Ausführung eines Zählvorgangs gemäß der Information; einem Impulsgenerator zur Erzeugung eines vorher festgelegten Impulses durch Festlegung der Impulshöhe gemäß dem Zählsignal aus dem Impulszähler und zur Aufbringung des Impulses auf die Speicherzelle gemäß dem zweiten Steuersignal von der Steuerschaltung; einem Leseverstärker zur Überprüfung des Programmierzustands der Speicherzelle und zur Erzeugung eines Durchlauf-Flags, wenn mindestens ein Bit von Zellen der korrespondierenden Zellen einem Prüflevel entspricht; und eine Logikeinheit zur Aktualisierung der in dem Impulsinformationsregister gespeicherten Impulshöhe, indem ein Aktualisierungs-Flag durch logische Kombination aus dem Durchlauf-Flag und einem Initial-Flag erzeugt wird, wobei das Initial-Flag anzeigt, ob das Impulsinformationsregister einen anfänglichen Wert aufweist.
  2. Vorrichtung nach Anspruch 1, welche eine Vorspannungshöhe anstelle der Impulshöhe verwendet.
  3. Vorrichtung nach Anspruch 1, welche bei einem Löschvorgang anstelle des Programmiervorgangs benutzt wird.
  4. Vorrichtung nach Anspruch 1, welche weiterhin einen Inverter zur Invertierung des Initial-Flags aufweist.
  5. Vorrichtung nach Anspruch 1, wobei die Logikeinheit ein NAND-Gatter aufweist.
  6. Verfahren zum Steuern einer Flash-Speichervorrichtung mit den folgenden Verfahrensschritten: Speichern einer ersten Impulshöhe zum Durchlaufen von zumindest einem Bit von Zellen einer ersten Seite bei einem Programmiervorgang als Impulsinformation; Anwenden der ersten Impulshöhe als eine anfängliche Impulshöhe bei einem Programmiervorgang einer zweiten Seite; Aktualisieren der Impulsinformation durch Speichern einer zweiten Impulshöhe zum Durchlaufen von zumindest einem Bit von Zellen der zweiten Seite; und Durchführen eines Programmiervorgangs auf einer nachfolgenden Seite unter Verwenden der aktualisierten Impulsinformation und Aktualisieren der Impulsinformation durch Speichern einer Impulshöhe zum Durchlaufen von zumindest einem Bit von Zellen einer korrespondierenden Seite.
  7. Verfahren nach Anspruch 6, welches eine Vorspannungshöhe anstelle der Impulshöhe verwendet.
  8. Verfahren nach Anspruch 6, welches bei einem Löschvorgang anstelle des Programmiervorgangs benutzt wird.
DE102004059411A 2004-05-14 2004-12-09 Flash-Speichervorrichtung und Verfahren zur Steuerung derselben Expired - Fee Related DE102004059411B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-0034443 2004-05-14
KR1020040034443A KR100635203B1 (ko) 2004-05-14 2004-05-14 플래쉬 메모리 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
DE102004059411A1 DE102004059411A1 (de) 2005-12-08
DE102004059411B4 true DE102004059411B4 (de) 2011-12-08

Family

ID=35309248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059411A Expired - Fee Related DE102004059411B4 (de) 2004-05-14 2004-12-09 Flash-Speichervorrichtung und Verfahren zur Steuerung derselben

Country Status (6)

Country Link
US (1) US7072221B2 (de)
JP (1) JP2005327435A (de)
KR (1) KR100635203B1 (de)
CN (1) CN100557713C (de)
DE (1) DE102004059411B4 (de)
TW (1) TWI261255B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
US7327608B2 (en) * 2006-03-28 2008-02-05 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in programming method
US7663925B2 (en) * 2006-05-15 2010-02-16 Micron Technology Inc. Method and apparatus for programming flash memory
KR100715151B1 (ko) 2006-05-23 2007-05-10 삼성전자주식회사 메모리 섹터별로 소거 패스 전압을 가지는 불휘발성 반도체메모리 장치 및 이에 대한 소거 방법
US7319615B1 (en) * 2006-08-02 2008-01-15 Spansion Llc Ramp gate erase for dual bit flash memory
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
KR101163162B1 (ko) * 2007-02-20 2012-07-06 샌디스크 테크놀로지스, 인코포레이티드 비휘발성 저장소자를 위한 가변 프로그램
KR100843037B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
KR101348173B1 (ko) 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
KR101401558B1 (ko) 2007-08-20 2014-06-09 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR101373186B1 (ko) 2007-08-22 2014-03-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
CN101499314B (zh) * 2008-01-29 2012-02-29 财团法人工业技术研究院 存储器装置与其更新方法
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8854887B2 (en) 2008-07-10 2014-10-07 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
JP5292052B2 (ja) * 2008-10-21 2013-09-18 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
KR20100049809A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
US8098530B2 (en) 2008-11-14 2012-01-17 Micron Technology, Inc. Systems and methods for erasing a memory
US8045384B2 (en) * 2009-06-22 2011-10-25 Sandisk Technologies Inc. Reduced programming pulse width for enhanced channel boosting in non-volatile storage
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
US8917553B2 (en) 2011-03-25 2014-12-23 Micron Technology, Inc. Non-volatile memory programming
JP5583185B2 (ja) * 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
CN104575603B (zh) * 2013-10-10 2018-11-27 北京兆易创新科技股份有限公司 一种加速闪存存储器擦除操作的方法及系统
CN104575596A (zh) * 2013-10-10 2015-04-29 北京兆易创新科技股份有限公司 一种抗衰退的闪存及抗衰退的方法
CN111727477A (zh) * 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205055B1 (en) * 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
JPH1186569A (ja) 1997-09-04 1999-03-30 Mitsubishi Electric Corp 不揮発性メモリ、不揮発性メモリの書込パルスのパルス幅決定方法、不揮発性メモリの消去パルスのパルス幅決定方法及び不揮発性メモリ内蔵マイコン
US6222779B1 (en) * 1998-04-24 2001-04-24 Kabushiki Kaisha Toshiba Semiconductor storage device with automatic write/erase function
US6181605B1 (en) * 1999-10-06 2001-01-30 Advanced Micro Devices, Inc. Global erase/program verification apparatus and method
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
JP4071967B2 (ja) 2002-01-17 2008-04-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ消去方法
JP3908957B2 (ja) 2002-01-24 2007-04-25 シャープ株式会社 不揮発性半導体メモリ装置
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205055B1 (en) * 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kang-Deog Suh et al.: A 3.3V 32Mb NAND Flash Memory With Incremental Step Pulse Programming Scheme. In: ISSCC, 1995, S. 128. *

Also Published As

Publication number Publication date
KR20050108979A (ko) 2005-11-17
CN100557713C (zh) 2009-11-04
TW200537501A (en) 2005-11-16
JP2005327435A (ja) 2005-11-24
US20050254306A1 (en) 2005-11-17
KR100635203B1 (ko) 2006-10-16
DE102004059411A1 (de) 2005-12-08
CN1697084A (zh) 2005-11-16
US7072221B2 (en) 2006-07-04
TWI261255B (en) 2006-09-01

Similar Documents

Publication Publication Date Title
DE102004059411B4 (de) Flash-Speichervorrichtung und Verfahren zur Steuerung derselben
DE3900798C2 (de) Verfahren zum Programmieren eines elektrisch löschbaren und programmierbaren Nur-Lese-Speichers
DE4309814C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE60220590T2 (de) Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers
DE69927967T2 (de) Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
DE10002266B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür
DE69533429T2 (de) Automatischer progammier-algorithmus für flash-speicher im seitenmodus mit variabler programmierimpulshöhe und -breite
DE60213620T2 (de) Nichtflüchtiger speicher mit blocklöschung
DE102005045031B4 (de) Programmierverfahren und Programmierwiederaufnahmeverfahren für ein nichtflüchtiges Speicherbauelement
DE4302223C2 (de) Nicht-flüchtige Halbleiterspeichereinrichtung sowie Herstellungsverfahren dafür
DE60318714T2 (de) System und verfahren zur steuerung einer löschspannung während des löschens mehrerer sektoren eines flash-speichers
DE102006020180B3 (de) Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte
DE10052326B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür
DE102005020796B4 (de) Halbleiterspeicherbauelement und Programmierverfahren
DE102005020797A1 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE102007026511A1 (de) Flash-Speichereinrichtung und Löschverfahren hierfür
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE10158849A1 (de) Nichtflüchtiges Speicherbauelement und zugehöriges Datenabtastverfahren
DE112005001325T5 (de) Lösch-Algorithmus für einen Multilevel-Bit-Flash-Speicher
DE102006058380A1 (de) Flash-Speicherbauelement und Verfahren zur Steuerung einer Löschoperation desselben
DE102008002083A1 (de) Flash-Speichervorrichtung und Verfahren zum Programmieren
DE102006028209A1 (de) Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Speichereinrichtung
DE102006003260A1 (de) Nichtflüchtiges Halbleiterspeicherbauelement mit Zellenkette
DE102007039908A1 (de) Programmierverfahren einer Flash-Speichervorrichtung
DE102005052213A1 (de) Programmierverfahren und nichtflüchtiges Speicherbauelement

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120309

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee