DE102006028209A1 - Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Speichereinrichtung - Google Patents

Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Speichereinrichtung Download PDF

Info

Publication number
DE102006028209A1
DE102006028209A1 DE102006028209A DE102006028209A DE102006028209A1 DE 102006028209 A1 DE102006028209 A1 DE 102006028209A1 DE 102006028209 A DE102006028209 A DE 102006028209A DE 102006028209 A DE102006028209 A DE 102006028209A DE 102006028209 A1 DE102006028209 A1 DE 102006028209A1
Authority
DE
Germany
Prior art keywords
word line
voltage
memory cells
word lines
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006028209A
Other languages
English (en)
Other versions
DE102006028209B4 (de
Inventor
Dae-Seok Yongin Byeon
Young-Ho Yongin Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006028209A1 publication Critical patent/DE102006028209A1/de
Application granted granted Critical
Publication of DE102006028209B4 publication Critical patent/DE102006028209B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells

Abstract

Die Erfindung betrifft ein Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung sowie eine Speichereinrichtung. DOLLAR A Die Speichereinrichtung umfasst ein Speicherzellen-Feld (220), eine Anzahl von Wortleitungen (WL[0]-WL[31]), die mit dem Speicherzellen-Feld (220) gekoppelt sind, und einen Spannungsgenerator (200), der zum Bereitstellen einer Anzahl von Wortleitungsvorspannungen (V¶0¶-V¶31¶) für jeweils entsprechende Wortleitungen der Anzahl von Wortleitungen sowie zum Bereitstellen einer Löschspannung (Vera) ausgebildet ist, wobei die Anzahl von Wortleitungsvorspannungen (V¶0¶-V¶31¶) Spannungen mit zumindest zwei unterschiedlichen Spannungspegeln umfasst und das Speicherzellen-Feld (220) gelöst wird, wenn die Anzahl von Wortleitungsvorspannungen (V¶0¶-V¶31¶) an die entsprechenden Wortleitungen der Anzahl von Wortleitungen angelegt wird und wenn die Löschspannung (Vera) an einen Substratbereich des Speicherzellen-Felds angelegt wird. DOLLAR A Verwendung beispielsweise in der Speichertechnologie.

Description

  • Die Erfindung betrifft ein Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung sowie eine Speichereinrichtung.
  • Flash-Speichereinrichtungen sind ein bekannter Typ einer Halbleiter-Speichereinrichtung. In einem Programmiermodus werden Ladungen durch Tunneln in einem floatenden Anschluss (Floating Gate) einer Flash-Speichereinrichtung gespeichert, um Daten in der Flash-Speichereinrichtung zu speichern. In einem Löschmodus werden Ladungen von dem floatenden Anschluss entladen. Flash-Speichereinrichtungen können eine hohe Integrationsdichte, einen geringen Stromverbrauch und eine hohe Belastbarkeit gegenüber externen Stößen oder Spannungen aufweisen. Daher werden sie verstärkt für verschiedene Anwendungen verwendet, beispielsweise in mobilen elektronischen Einrichtungen.
  • 1 ist eine Schnittdarstellung, die Zellenvorspannungen für einen Löschvorgang in einer Flash-Speicherzelle zeigt. Wie in 1 dargestellt, umfasst die Flash-Speicherzelle einen Steueranschluss (control Gate CG) 10, einen floatenden Anschluss (floating Gate FG) 20, einen Source-Bereich 30a, einen Drain-Bereich 30b und eine P-Mulde 40, die einen Kanal in einem Substrat-Bereich (Bulk-Region) der Einrichtung bestimmt. Ein Oxid/Nitrit/Oxid(ONO)-dielektrischer Film, der eine hohe Koppelkapazität aufweisen kann, wird zwischen dem Steueranschluss 10 und dem floatenden Anschluss bereitgestellt. Ein Tunneloxidfilm ist zwischen dem floatenden Anschluss 20 und der P-Mulde 40 eingefügt, um Fowler-Nordheim-Tunneln (F-N Tunneling) zu erleichtern. Dadurch liegt eine Kapazität C1 durch den dielektrischen Film zwischen dem Steueranschluss 10 und dem floatenden Anschluss 20 vor, und es liegt eine Tunnel-Kapazität C2 durch den Tunneloxidfilm zwischen dem floatenden Anschluss 20 und der P-Mulde 40 vor, wie in 1 dargestellt. Durch die Auswahl der Kapazitäten C1 und C2 ist es möglich, Vorspannungen in Programmier-, Lösch- und Lesespannungen zu unterteilen. Beim Löschen von Daten aus der Flash-Speicherzelle wird eine Wortleitungsspannung VWL von beispielsweise ungefähr 0 V an den Steueranschluss 10 angelegt, während eine Löschspannung Vera von beispielsweise ungefähr 20 V an den Substrat-Bereich 40 angelegt wird. Unter diesen Vorspannungsbedingungen bewegen sich Elektronen von dem floatenden Anschluss 20 durch den Tunneloxidfilm zur P-Mulde 40 mittels des F-N Tunneleffekts, der durch eine an der Tunnelkapazität C2 angelegte Gleichspannung hervorgerufen wird. Die unten stehende Tabelle 1 fasst Vorspannungsbedingungen von Spannungen zusammen, die an einen Speicherzellenblock während einer solchen Löschoperation angelegt werden (hierbei umfasst der Begriff "Block" jede Gruppierung von Speicherzellen, wie beispielsweise jeden Block, jeden Sektor oder jedes Feld von Speicherzellen).
  • Figure 00030001
    [Tabelle 1]
  • In Tabelle 1 bezeichnet das Symbol "F" einen floatenden Zustand. Unter den in Tabelle 1 gezeigten Vorspannungsbedingungen ist die Wanderung von Elektronen von dem floatenden Anschluss 20 zu der P-Mulde 40 mittels des Tunneleffekts abhängig von einer Tunnelspannung Vtun, die zwischen der P-Mulde 40 und dem floatenden Anschluss 20 anliegt. Die Tunnelspannung Vtun wird durch die Kapazität C1 zwischen dem Steueranschluss 10 und dem floatenden Anschluss 20 sowie durch die Tunnelkapazität C2 zwischen dem floatenden Anschluss 20 und der P-Mulde 40 bestimmt. Die Tunnelkapazität C2 ist die Summe alter Kapazitätsfaktoren zwischen Schichten benachbarter floatender Anschlüsse und dem Substratbereich der Einrichtung. Ein Löschkopplungsverhältnis αera, das ein Faktor angibt, der ein Verhältnis von Spannungen, die zum Tunneleffekt während der Löschoperation beitragen, wird durch Gleichung 1 beschrieben.
  • Figure 00030002
    [Gleichung 1]
  • Das Potential des floatenden Anschlusses (VFG) ist eine Funktion des Löschkopplungsverhältnisses, wie in Gleichung 2 dargestellt. VFG = (Vera – VWL) × αera [Gleichung 2]
  • Die Tunnelspannung Vtun liegt in einer Höhe vor, die durch Subtraktion des Potentials VFG von der Löschspannung Vera, die an dem Substratbereich oder der P-Mulde 40 angelegt wird, bestimmt wird, wie in Gleichung 3 dargestellt. Vtun = (Vera – VFG) [Gleichung 3]
  • Wenn das Löschkopplungsverhältnis αera über alle Speicherzellen einer Blockeinheit gleichförmig ist, werden Elektronen einheitlich von dem floatenden Anschluss durch die äquivalente Verteilung mit der gleichen Tunnelspannung Vtun entsprechend der gleichen Löschspannung unter den Vorspannungsbedingungen gemäß der Tabelle 1 entladen. Demnach haben die Speicherzellen nach der Löschoperation ein enges Schwellspannungsverteilungsprofil. Das Löschkopplungsverhältnis αera kann jedoch über die Speicherzellen in einer Blockeinheit variieren, da beispielsweise unregelmäßige Breiten und Abstände der Wortleitungen vorliegen, die durch Unterschiede in Wortleitungsrastern und/oder Herstellungsbedingungen hervorgerufen wurden. Diese Unterschiede des Löschkopplungsverhältnisses können nach der Löschoperation zu unterschiedlichen Schwellspannungen in Speicherzellen oder Seiteneinheiten führen, die sich die gleiche Wortleitung teilen. Die Abweichungen in dem Löschkopplungsverhältnis αera können somit ein breites Verteilungsprofil von Schwellspannungen über die Speichereinrichtung erzeugen.
  • 2 ist ein Schaubild, das das Schwellspannungsverteilungsprofil nach der Löschoperation darstellt, das aus Abweichungen in den Löschkopplungsverhältnissen in Speicherzellen oder Speicherseiten resultiert. Die 2 zeigt insbesondere ein Schwellspannungsverteilungsprofil 100 des programmierten Zustands bekannter Flash-Speicherzellen und Schwellspannungsverteilungsprofile 110, 120 und 130 der Speicherzellen in einer Flash-Speichereinrichtung nach dem Löschvorgang.
  • Wie in 2 dargestellt, weist das Schwellspannungsverteilungsmuster nach der Löschoperation entsprechend den Vorspannungsbedingungen gemäß Tabelle 1 verglichen mit dem Programmierungsverteilungsprofil 100 das breitere Verteilungsprofil 110, 120, 130 auf. Dieses breitere Schwellspannungsverteilungsprofil tritt wegen der Unterschiede zwischen den Löschkopplungsverhältnissen auf und resultiert in Unterschieden in den Löschgeschwindigkeiten der Speicherzellen. Insbesondere liegen übergelöschte Zellen vor, die in dem Verteilungsprofil 130 unterhalb einer bevorzugten Untergrenze Voe (zum Beispiel niedriger als das ordnungsgemäße Verteilungsprofil 120 nach dem Löschen) angeordnet sind, und durch uneffiziente Tunneleffekte wegen geringer Tunnelspannungen bedingte untergelöschte Zellen 110, die in dem Verteilungsprofil 110 über der bevorzugten Obergrenze Vde (zum Beispiel höher als das ordnungsgemäße Verteilungsprofil 120 nach dem Löschen) angeordnet sind. Die übergelöschten Zellen werden als schnell gelöschte Zellen bezeichnet, während die untergelöschten Zellen als langsam gelöschte Zellen bezeichnet werden. Die schnell gelöschten und die langsam gelöschten Zellen resultieren in dem breiten Schwellspannungsverteilungsprofil, obwohl die gleiche Löschspannung Vera an die Speicherzellen angelegt wird. Die langsam gelöschten Zellen haben kleine Löschkopplungsverhältnisse αera und daher relativ kleinere Spannungen für den Tunneleffekt. Im Ergebnis wird (bei gleicher Löschspannung Vera) eine längere Zeitdauer benötigt, um eine ausreichende Zahl von Elektronen verglichen mit anderen Speicherzellen von dem floatenden Anschluss 20 in die P-Wanne 40 freizusetzen. In den schnell gelöschten Zellen sind die Löschkopplungsverhältnisse αera größer als bei anderen Zellen in dem gleichen Block oder Sektor und demzufolge werden Elektronen (bei gleicher Löschspannung Vera) von dem floatenden Anschluss 20 in die P-Wanne 40 leichter freigegeben. Die Verteilung des Schwellspannungsverteilungsprofils zeigt, dass die Geschwindigkeit, mit der die Speicherzellen gelöscht werden, unterschiedlich ist.
  • Es ist die Aufgabe der Erfindung, ein Verfahren zum Löschen einer Speicherzelle einer Flash-Speichereinrichtung sowie eine Speichereinrichtung zur Verfügung zu stellen, durch die eine zuverlässige Löschung der Speicherzellen gewährleistet werden kann, insbesondere dann, wenn die Geschwindigkeit, mit der die Speicherzellen gelöscht werden, unterschiedlich ist.
  • Die Erfindung löst diese Aufgabe durch ein Verfahren nach den Ansprüchen 1, 10, 14, 19, 24 oder 28 sowie durch eine Vorrichtung nach den Ansprüchen 21 oder 26.
  • Die Ansprüche werden hiermit durch ausdrückliche Bezugnahme zum Gegenstand der Beschreibung gemacht.
  • Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen sowie aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele, die anhand der Zeichnungen dargestellt sind. Hierbei zeigt:
  • 1 eine Schnittdarstellung einer Flash-Speicherzelle, in der die Zellenvorspannungen für einen Löschvorgang dargestellt sind,
  • 2 ein Schaubild mit Unterschieden der Schwellspannungsverteilungen nach der Löschoperation gemäß den Löschkopplungsverhältnissen der Speicherzellen,
  • 3 ein Blockdiagramm mit einer Funktionsstruktur zum Anlegen unterschiedlicher Wortleitungsvorspannungen an Wortleitungen einer Flash-Speichereinrichtung während des Löschvorgangs in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung,
  • 4A ein Zeitdiagramm mit drei exemplarischen Spannungsniveaus, die an die Wortleitungen der Flash-Speichereinrichtung gemäß der 3 angelegt werden können,
  • 4B ein Zeitdiagramm mit einer breiteren Verteilung von Spannungsniveaus, die an die Wortleitungen der Flash-Speichereinrichtung gemäß der 3 angelegt werden können, und
  • 5 ein Flussdiagramm, das ein Löschverfahren gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist ein Blockdiagramm, das die Funktionsstruktur einer Flash-Speichereinrichtung in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung darstellt. Bei der Flash-Speichereinrichtung der 3 können während eines Löschvorgangs unterschiedliche Wortleitungsspannungen an Wortleitungen angelegt werden. Wie in der 3 dargestellt, umfasst der Flash-Speicher einen Spannungsgenerator 200, der Wortleitungsvorspannungen V0~V31 bereitstellt. Die Wortleitungsvorspannungen V0~V31 werden an die Wortleitungen während eines Löschvorgangs angelegt. Die Flash-Speichereinrichtung umfasst weiterhin einen X-Decoder (oder Zeilendecoder) 210, der die Wortleitungsvorspannungen V0~V31 vom Spannungsgenerator 200 zu den Wortleitungen in Beantwortung eines Löschkommandos ERA überträgt. Die Flash-Speichereinrichtung umfasst auch einen Speicherblock 220, der eine Anzahl von Speicherzellen enthält, die in Abhängigkeit von der (1) Löschspannung Vera, die von dem Spannungsgenerator 200 bereitgestellt wird, und (2) den Wortlei tungsvorspannungen V0~V31, die von dem X-Decoder 210 bereitgestellt werden, gelöscht werden können.
  • Der Spannungsgenerator 200 gibt die Wortleitungsvorspannungen V0~V31 in Beantwortung des Löschkommandos ERA aus. Die Wortleitungsvorspannungen V0~V31 werden basierend auf Daten erzeugt, die die Löschgeschwindigkeiten der Speicherzellen in dem Speicherblock 220 berücksichtigen, die durch einen Testschritt gewonnen wurden. Die Löschgeschwindigkeitsdaten der Speicherzellen können numerische Daten umfassen, die bei einem Test, der beispielsweise während des ursprünglichen Herstellungsprozesses durchgeführt wird, gewonnen und gespeichert wurden. Während dieses Tests kann bestimmt werden, ob die Speicherzellen bezogen auf eine Referenzschwellspannung schnell oder langsam gelöscht werden, indem Löschüberprüfungsvorgänge nach der Durchführung der Programmierungs- und Löschvorgänge durchgeführt werden. Beispielsweise können die Löschgeschwindigkeitsdaten durch Anlegen schrittweise ansteigender oder absteigender Spannungen an die Wortleitungen durch Aufzeichnung der Pass-Zustände der Speicherzellen im Seitenpuffer in Stufen, und durch Ermitteln der Niveaus der Schwellspannungen nach dem Löschen gewonnen werden. Zusätzlich zu den Löschgeschwindigkeitsdaten können Schwellspannungsverteilungsprofile als Daten während des Überprüfungsvorgangs bewertet und gespeichert werden. Während die Eigenschaften der Löschgeschwindigkeiten beispielsweise in schnelle und langsame Geschwindigkeiten unterschieden werden, ist für die vorliegende Erfindung vorgesehen, dass sie in mehr als drei Geschwindigkeiten unterschieden werden, um das Schwellspannungsverteilungsprofil nach dem Löschen feiner aufzuteilen. Für diesen Fall kann der Spannungsgenerator 200 Wortleitungsvorspannungen V0~V31 bereitstellen, die mehr als drei diskrete Niveaus aufweisen. Als Ergebnis kann die Tunnelspannung Vtun der Speicherzelle mit hoher Auflösung betrieben werden, so dass eine ordnungsgemäße Anordnung des Schwellspan nungsverteilungsprofils nach dem Löschen ermöglicht wird. Der Spannungsgenerator 200 stellt auch die Löschspannung Vera zur Verfügung, die an den Substratbereich 40 des Speicherblocks 220 angelegt wird, um Ladungen von den floatenden Anschlüssen 20 freizusetzen.
  • Der X-Decoder 210 überträgt jede der Wortleitungsvorspannungen V0~V31 von dem Spannungsgenerator 200 zu einer der entsprechenden Wortleitungen W0~W31 in Beantwortung des Löschkommandos ERA. Während der X-Decoder 210 gemäß der 3 für eine Adressauswahl eines einzelnen Speicherblocks konfiguriert ist, ist es bekannt, die Auswahl der Wortleitungen und der Auswahlleitungen SSL, GSL und CSL in Seiteneinheiten oder Blockeinheiten durch die Decodierung von Eingangsadresssignalen in Beantwortung von Kommandos durchzuführen.
  • Der Speicherblock 220 ist aus Speicherzellen aufgebaut, die durch die Löschspannung Vera und die Wortleitungsvorspannungen V0~V31, die von dem X-Decoder 210 in Beantwortung des Löschkommandos ERA bereitgestellt werden, löschbar sind. Gemäß Ausführungsformen der vorliegenden Erfindung können die Speicherzellen ein relativ enges Schwellspannungsverteilungsprofil unter Verwendung einer gemeinsamen Löschspannung Vera und unterschiedlicher Wortleitungsspannungen (zum Beispiel unterschiedlicher Steuerspannungen) aufweisen. Als Ergebnis können die Löschgeschwindigkeiten der Speicherzellen einheitlicher ausfallen.
  • 4A ist ein Zeitdiagramm, das exemplarische Muster der Wortleitungsvorspannungen in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung darstellt. Wie in 4A gezeigt, kann eine Wortleitungsvorspannung von 0V an der Wortleitung WLr einer Speicherzelle, die eine normale Löschgeschwindigkeit aufweist, angelegt werden. Eine Wortleitungsvorspannung Va kann an die Wortleitung WLi einer Speicherzelle, die eine geringe Löschgeschwindigkeit aufweist, angelegt werden. Eine Wortleitungsvorspannung Vb kann an eine Wortleitung WLi einer Speicherzelle, die eine hohe Löschgeschwindigkeit aufweist, angelegt werden, und die Löschspannung Vera kann an den Substratbereich 40 des Speicherblocks 220 angelegt werden. Wie in der 4A dargestellt, werden die Speicherzellen bei der vorliegenden Ausführungsform in Speicherzellen mit schneller, normaler und langsamer Löschgeschwindigkeit unterschieden. Die Wortleitungsvorspannung Vb für die schnell gelöschten Zellen ist höher als die Wortleitungsvorspannung Va für die langsam gelöschten Zellen (Vb > Va). Während die an die Wortleitungen angelegten Spannungen positive Werte aufweisen, können sie alternativ unter der Bedingung, dass die Spannungen für die schnell gelöschten Zellen höher als die Spannungen für die langsam gelöschten Zellen sind, auch negative Werte annehmen
  • 4b ist ein Zeitdiagramm, das die unterschiedlichen Niveaus der Wortleitungsvorspannungen, die gemäß weiterer Ausführungsformen der vorliegenden Erfindung an die Wortleitungen während eines Löschvorgangs angelegt werden können, darstellt. Hierbei können die Wortleitungsvorspannungen V0~V31, die an die entsprechenden Wortleitungen angelegt werden, mehr als drei diskrete Werte annehmen. Je größer die Anzahl von Niveaus ist, die die Wortleitungsvorspannungen annehmen können, desto enger ist das Schwellspannungsverteilungsprofil nach dem Löschen.
  • 5 ist ein Flussdiagramm, das ein Löschverfahren für eine Flash-Speichereinrichtung gemäß Ausführungsformen der vorliegenden Erfindung zeigt. Wie in einem Schritt S10 der 5 dargestellt, gibt der Spannungsgenerator 200 die Wortleitungsvorspannungen V0~V31 in Beantwortung des Löschkommandos ERA aus. Die Niveaus der Wortleitungsvorspannungen V0~V31 werden basierend auf den vorausgehend gewonnenen Daten, die das Schwellspannungsverteilungsprofil und/oder die Löschgeschwindigkeit der Speicherzellen einbeziehen, festgelegt. Anschließend legt der X-Decoder 210 die Wortleitungsvorspannungen V0~V31 an die jeweils entsprechenden Wortleitungen in einem Schritt S20 an. Anschließend wird die Löschspannung Vera vom Spannungsgenerator 200 an den Substratbereich 40 des Speicherblocks 220, der gelöscht werden soll, in einem Schritt S30 angelegt. Wenn die Löschspannung Vera an den Substratbereich 40 angelegt wird, werden die Speicherzellen des Speicherblocks 220 mit einer Tunnelspannung Vtun beaufschlagt, die basierend auf den unterschiedlichen Wortleitungsvorspannungen eingestellt ist, um Unterschiede in den Löschgeschwindigkeiten der Speicherzellen zu berücksichtigen. Insbesondere werden Speicherzellen mit hoher Löschgeschwindigkeit langsamer gelöscht, während die Speicherzellen mit langsamer Löschgeschwindigkeit durch die erhöhte Tunnelspannung Vtun schneller gelöscht werden. Obwohl 5 zeigt, dass die Wortleitungsvorspannungen V0~V31 und die Löschspannung Vera sequentiell angelegt werden, können bei anderen Ausführungsformen der vorliegenden Erfindung diese Spannungen gleichzeitig an den Speicherblock 220 angelegt werden.
  • Nachdem die Löschspannung Vera angelegt ist, kann ein Löschüberprüfungsvorgang zur Ermittlung eines Verteilungsprofils von Schwellspannungen nach dem Löschen in einem Schritt S40 durchgeführt werden. Wenn durch diesen Vorgang ermittelt wird, dass das Verteilungsprofil der Schwellspannungen nicht so eng wie benötigt ist (Fail), wird die vorstehend beschriebene Löschoperation in einem Schritt S50 wiederholt. Wenn hingegen der Vorgang anzeigt, dass das Verteilungsprofil der Schwellspannungen ausreichend eng ist (Pass), kann die Löschoperation beendet werden.
  • Die Löschoperationen gemäß Ausführungsformen der vorliegenden Erfindung können dazu beitragen, Probleme wie die Verminderung einer Selbstverstärkungseffizienz durch ein breiteres Schwellspannungsverteilungsprofil und Überprogrammierung durch eine relativ hohe Program mierungsgeschwindigkeit bei der Programmierung von übergelöschten Zellen zu reduzieren und/oder zu vermeiden.
  • Wie oben beschrieben, können die Löschverfahren gemäß Ausführungsformen der Erfindung das durch untergelöschte und übergelöschte Speicherzellen bestimmte Schwellspannungsverteilungsprofil einengen und dadurch die Stabilität von Programmiervorgängen, die nachfolgend zum Löschvorgang erfolgen, erhöhen.

Claims (34)

  1. Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung, die zumindest eine erste und eine zweite Wortleitung aufweist, mit den Schritten: – Anlegen eines ersten elektrischen Feldes zwischen einem Substratbereich (40) der Flash-Speichereinrichtung und der ersten Wortleitung, und – Anlegen eines zweiten elektrischen Feldes zwischen dem Substratbereich (40) und der zweiten Wortleitung, das sich von dem ersten elektrischen Feld unterscheidet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Löschspannung an den Substratbereich (40) angelegt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste Wortleitung mit einer ersten Spannung versorgt wird und die zweite Wortleitung mit einer zweiten Spannung versorgt wird, die sich von der ersten Spannung unterscheidet.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das erste elektrische Feld von einer Spannungsdifferenz zwischen der ersten Wortleitung und dem Substratbereich (40) bewirkt wird.
  5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass das zweite elektrische Feld von einer Spannungsdifferenz zwischen der zweiten Wortleitung und dem Substratbereich (40) bewirkt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das erste und das zweite elektrische Feld derart eingestellt werden, dass Unterschiede in Löschgeschwindigkeiten zwischen Speicherzellen verringert werden, die mit der ersten und der zweiten Wortleitung verbinden sind.
  7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass auf die Löschgeschwindigkeiten der Speicherzellen bezogene Daten gewonnen werden und die erste Spannung und die zweite Spannung basierend auf den gewonnenen Daten ausgewählt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Flash-Speichereinrichtung eine zusätzliche Anzahl von Wortleitungen aufweist, wobei ein drittes elektrisches Feld zwischen dem Substratbereich (40) der Flash-Speichereinrichtung und zumindest einer aus der Anzahl zusätzlicher Wortleitungen angelegt wird und das dritte elektrische Feld sowohl von dem ersten elektrischen Feld als auch von dem zweiten elektrischen Feld abweicht.
  9. Verfahren nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, dass die erste Wortleitung mit Speicherzellen verbunden ist, die hohe Löschgeschwindigkeiten aufweisen, und die zweite Wortleitung mit Speicherzellen verbunden ist, die niedrige Löschgeschwindigkeiten aufweisen, wobei die erste Spannung größer als die zweite Spannung ist.
  10. Verfahren zum Löschen einer Anzahl von Speicherzellen einer Flash-Speichereinrichtung mit den Schritten: – Löschen der Anzahl von Speicherzellen durch Anlegen einer ersten Spannung an einen Substratbereich (40) der Flash-Speichereinrichtung und Anlegen einer Anzahl von Wortleitungsspannungen an entsprechende Wortleitungen aus ei ner Anzahl von Wortleitungen der Flash-Speichereinrichtung, und – Ermitteln, ob die Speicherzellen normal gelöscht sind, wobei die Anzahl von Wortleitungsspannungen zumindest zwei Wortleitungsspannungen mit unterschiedlichen Spannungspegeln umfasst.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Anzahl von Speicherzellen durch elektrische Felder gelöscht wird, die durch Spannungsdifferenzen zwischen der Anzahl von Wortleitungsspannungen und der ersten Spannung bewirkt werden.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass diejenigen Wortleitungen aus der Anzahl von Wortleitungen, die mit Speicherzellen verbunden sind, die eine hohe Löschgeschwindigkeit aufweisen, mit Wortleitungsspannungen beaufschlagt werden, die höher als die Wortleitungsspannungen sind, mit denen diejenigen Wortleitungen aus der Anzahl von Wortleitungen beaufschlagt werden, die mit Speicherzellen verbunden sind, die eine geringe Löschgeschwindigkeit aufweisen.
  13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Anzahl von Speicherzellen erneut gelöscht wird, wenn ermittelt wurde, dass die Speicherzellen nicht normal gelöscht wurden.
  14. Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung, die eine Anzahl von Wortleitungen aufweist, gekennzeichnet durch die Schritte: – Erzeugen einer Anzahl von Wortleitungsvorspannungen, wobei sich zumindest einige der Wortleitungsvorspannun gen von anderen Wortleitungsvorspannungen unterscheiden, – Anlegen der Anzahl von Wortleitungsvorspannungen an entsprechende Wortleitungen der Anzahl von Wortleitungen und Anlegen einer Löschspannung an einen Substratbereich (40) der Flash-Speichereinrichtung zum Löschen der Speicherzellen und – Ermitteln eines Löschzustands der Speicherzellen.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die unterschiedlichen Wortleitungsvorspannungen bereitgestellt werden, um die Unterschiede in den Löschgeschwindigkeiten der Speicherzellen zu reduzieren, die durch Differenzen zwischen Kopplungsverhältnissen der Speicherzellen während eines Löschvorgangs bewirkt werden.
  16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass diejenigen aus der Anzahl von Wortleitungsvorspannungen, die an Speicherzellen mit hoher Löschgeschwindigkeit angelegt werden, höhere Spannungspegel als diejenigen aus der Anzahl von Wortleitungsvorspannungen aufweisen, die an Speicherzellen mit geringer Löschgeschwindigkeit angelegt werden.
  17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass zumindest einige aus der Anzahl von Wortleitungsvorspannungen negative Spannungen aufweisen.
  18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass die Anzahl von Wortleitungsvorspannungen an den entsprechenden Wortleitungen der Anzahl von Wortleitungen sowie die Löschspannung an dem Substratbereich (40) der Flash- Speichereinrichtung angelegt bleiben, wenn ermittelt wird, dass die Speicherzellen nicht vollständig gelöscht sind.
  19. Verfahren zum Löschen eines Speicherzellen-Felds einer Flash-Speichereinrichtung mit den Schritten: – Ermitteln von Daten bezogen auf Löschgeschwindigkeiten einer Anzahl von Speicherzellen in dem Speicherzellen-Feld, und – Anlegen einer Anzahl von Wortleitungsvorspannungen an eine Anzahl von entsprechenden Wortleitungen des Speicherzellen-Felds während eines Löschvorgangs, wobei die angelegten Wortleitungsvorspannungen zumindest teilweise basierend auf den gewonnenen Daten ausgewählt werden.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die gewonnenen Daten einen Schwellspannungswert für jede Speicherzelle des Speicherzellen-Felds nach dem Löschvorgang umfassen.
  21. Speichereinrichtung, umfassend: – ein Speicherzellen-Feld, – eine Anzahl von Wortleitungen, die mit dem Speicherzellen-Feld gekoppelt sind, und – einen Spannungsgenerator (200), der zum Bereitstellen einer Anzahl von Wortleitungsvorspannungen für jeweils entsprechende Wortleitungen der Anzahl von Wortleitungen sowie zum Bereitstellen einer Löschspannung ausgebildet ist, – wobei die Anzahl von Wortleitungsvorspannungen Spannungen mit zumindest zwei unterschiedlichen Spannungspegeln umfassen und das Speicherzellen-Feld gelöscht wird, wenn die Anzahl von Wortleitungsvorspannungen an die entsprechenden Wortleitungen der Anzahl von Wortleitungen angelegt wird und wenn die Löschspannung an einen Substratbereich (40) des Speicherzellen-Felds angelegt wird.
  22. Speichereinrichtung nach Anspruch 21, dadurch gekennzeichnet, dass ein Zeilendecoder (210) vorgesehen ist, wobei die Anzahl von Wortleitungsvorspannungen den jeweils entsprechenden Wortleitungen der Anzahl von Wortleitungen mittels des Zeilendecoders (210) zur Verfügung gestellt wird.
  23. Speichereinrichtung nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass – der Spannungsgenerator (200) zum Erzeugen einer Wortleitungsvorspannung eingerichtet ist, die einen ersten Spannungspegel aufweist, der für eine erste Wortleitung aus der Anzahl von Wortleitungen vorgesehen ist, die mit Speicherzellen verbunden ist, die eine erste Löschgeschwindigkeit aufweisen, und zum Erzeugen einer zweiten Wortleitungsvorspannung eingerichtet ist, die einen zweiten Spannungspegel aufweist, der geringer als der erste Spannungspegel ist, und die für eine zweite Wortleitung aus der Anzahl von Wortleitungen vorgesehen ist, die mit Speicherzellen verbunden ist, die eine zweite Löschgeschwindigkeit aufweisen, die geringer als die erste Löschgeschwindigkeit ist.
  24. Verfahren zum Löschen einer Flash-Speichereinrichtung mit Speicherzellen, die mit Wortleitungen verbunden sind, mit den Schritten: – Ermitteln von Löschgeschwindigkeitsdaten bezogen auf die Wortleitungen, die mit den Speicherzellen verbunden sind, – Klassifizieren der Wortleitungen in N Gruppen basierend auf den ermittelten Löschgeschwindigkeitsdaten, wobei N ein positiver ganzzahliger Wert ist, und – Anlegen unterschiedlicher Wortleitungsvorspannungen an jeweils entsprechende Gruppen von Wortleitungen.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass eine Löschspannung an einen Substratbereich angelegt wird, in dem die Speicherzellen gebildet sind.
  26. Halbleiterspeichereinrichtung umfassend: – ein Speicherzellen-Feld, – eine Anzahl von Wortleitungen, die an dem Speicherzellen-Feld angeordnet sind und die in N Gruppen unterteilt sind, und – einen Spannungsgeneratorschaltkreis, der zum Erzeugen unterschiedlicher Wortleitungsvorspannungen ausgebildet ist, die an jeweils entsprechende Gruppen von Wortleitungen während eines Löschvorgangs angelegt werden.
  27. Halbleiterspeichereinrichtung nach Anspruch 26, dadurch gekennzeichnet, dass der Spannungsgeneratorschaltkreis zum Erzeugen einer Löschspannung ausgebildet ist, die an einem Substrat anliegt, in dem die Speicherzellen des Speicherzellen-Felds gebildet sind.
  28. Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung, die zumindest eine erste und eine zweite Wortleitungsgruppe umfasst, mit den Schritten: – Anlegen eines ersten elektrischen Feldes zwischen einem Substratbereich (40) der Flash-Speichereinrichtung und der ersten Wortleitungsgruppe, und – Anlegen eines zweiten elektrischen Feldes, das sich von dem ersten elektrischen Feld unterscheidet, zwischen dem Substratbereich und der zweiten Wortleitungsgruppe.
  29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass eine Löschspannung an den Substratbereich (40) angelegt wird.
  30. Verfahren nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass die erste Wortleitungsgruppe mit einer ersten Spannung und die zweite Wortleitungsgruppe mit einer von der ersten Spannung abweichenden, zweiten Spannung beaufschlagt wird.
  31. Verfahren nach einem der Ansprüche 28 bis 30, dadurch gekennzeichnet, dass das erste elektrische Feld durch eine Spannungsdifferenz zwischen der ersten Wortleitungsgruppe und dem Substratbereich hervorgerufen wird.
  32. Verfahren nach einem der Ansprüche 28 bis 31, dadurch gekennzeichnet, dass das zweite elektrische Feld durch eine Spannungsdifferenz zwischen der zweiten Wortleitungsgruppe und dem Substratbereich bewirkt wird.
  33. Verfahren nach einem der Ansprüche 28 bis 32, dadurch gekennzeichnet, dass das erste und das zweite elektrische Feld derart eingestellt werden, dass Unterschiede in Löschgeschwindigkeiten zwischen Speicherzellen verringert werden, die mit der ersten und der zweiten Wortleitungsgruppe verbunden sind.
  34. Verfahren nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, dass Daten bezogen auf die Löschgeschwindigkeiten der Speicherzellen ermittelt werden und die erste Spannung und die zweite Spannung basierend auf den gewonnenen Daten ausgewählt werden.
DE102006028209A 2005-06-13 2006-06-13 Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Halbleiterspeichereinrichtung Active DE102006028209B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050050471A KR100749736B1 (ko) 2005-06-13 2005-06-13 플래시 메모리 장치 및 그것의 소거 방법
KR10-2005-0050471 2005-06-13

Publications (2)

Publication Number Publication Date
DE102006028209A1 true DE102006028209A1 (de) 2006-12-14
DE102006028209B4 DE102006028209B4 (de) 2010-03-25

Family

ID=37440218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006028209A Active DE102006028209B4 (de) 2005-06-13 2006-06-13 Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Halbleiterspeichereinrichtung

Country Status (4)

Country Link
US (1) US7397706B2 (de)
JP (1) JP2006351168A (de)
KR (1) KR100749736B1 (de)
DE (1) DE102006028209B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843037B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
KR100895855B1 (ko) * 2007-05-18 2009-05-06 삼성전자주식회사 메모리 셀들의 소거 속도 편차를 줄이는 플래시 메모리장치 및 그것의 소거 방법
US7965554B2 (en) * 2008-07-02 2011-06-21 Sandisk Corporation Selective erase operation for non-volatile storage
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
US8014209B2 (en) 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US8098530B2 (en) 2008-11-14 2012-01-17 Micron Technology, Inc. Systems and methods for erasing a memory
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Samsung Electronics Co.,Ltd. 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
KR101193059B1 (ko) * 2011-04-21 2012-10-22 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법
US8824211B1 (en) 2013-02-14 2014-09-02 Sandisk Technologies Inc. Group word line erase and erase-verify methods for 3D non-volatile memory
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
KR20150059499A (ko) 2013-11-22 2015-06-01 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 소거 방법
JP6240044B2 (ja) * 2014-08-12 2017-11-29 東芝メモリ株式会社 不揮発性半導体記憶装置及びその動作方法
KR102347182B1 (ko) 2015-09-04 2022-01-04 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102349729B1 (ko) 2015-10-23 2022-01-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US10304551B2 (en) 2016-06-27 2019-05-28 Sandisk Technologies Llc Erase speed based word line control
KR102615020B1 (ko) * 2016-11-17 2023-12-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102351649B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
KR20210003633A (ko) * 2019-07-02 2021-01-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
DE102021121522A1 (de) 2020-08-24 2022-02-24 Samsung Electronics Co., Ltd. Löschverfahren einer nichtflüchtigen Speichervorrichtung und Betriebsverfahren einer Speichereinrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270980A (en) 1991-10-28 1993-12-14 Eastman Kodak Company Sector erasable flash EEPROM
JP2541087B2 (ja) * 1992-10-30 1996-10-09 日本電気株式会社 不揮発性半導体記憶装置のデ―タ消去方法
JP3451118B2 (ja) * 1993-12-15 2003-09-29 株式会社日立製作所 半導体不揮発性記憶装置
US5917757A (en) * 1996-08-01 1999-06-29 Aplus Flash Technology, Inc. Flash memory with high speed erasing structure using thin oxide semiconductor devices
US6359810B1 (en) * 1998-03-13 2002-03-19 Atmel Corporation Page mode erase in a flash memory array
KR100317500B1 (ko) * 1998-12-30 2002-02-19 박종섭 플래쉬메모리셀의게이트전압조절회로
JP2000236031A (ja) * 1999-02-16 2000-08-29 Toshiba Corp 不揮発性半導体記憶装置
US6160739A (en) * 1999-04-16 2000-12-12 Sandisk Corporation Non-volatile memories with improved endurance and extended lifetime
JP2002150785A (ja) * 2000-11-08 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
US6160740A (en) * 1999-12-17 2000-12-12 Advanced Micro Devices, Inc. Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement
JP4870876B2 (ja) * 2000-04-24 2012-02-08 三星電子株式会社 不揮発性半導体メモリ装置の消去方法
KR100414146B1 (ko) * 2000-06-27 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
US6853582B1 (en) 2000-08-30 2005-02-08 Renesas Technology Corp. Nonvolatile memory with controlled voltage boosting speed
JP3730508B2 (ja) * 2000-11-13 2006-01-05 株式会社東芝 半導体記憶装置およびその動作方法
FR2816751A1 (fr) * 2000-11-15 2002-05-17 St Microelectronics Sa Memoire flash effacable par page
KR100407572B1 (ko) 2001-01-10 2003-12-01 삼성전자주식회사 낸드형 플래쉬 메모리 장치에서의 셀 드레쉬홀드 전압의분포를 개선하는 방법
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
JP4005895B2 (ja) * 2002-09-30 2007-11-14 株式会社東芝 不揮発性半導体メモリ装置
JP2004171686A (ja) 2002-11-20 2004-06-17 Renesas Technology Corp 不揮発性半導体記憶装置およびそのデータ消去方法
KR20030043798A (ko) * 2002-12-27 2003-06-02 가부시키가이샤 히타치세이사쿠쇼 불휘발성 메모리
JP3947135B2 (ja) * 2003-05-30 2007-07-18 株式会社東芝 不揮発性半導体記憶装置
JP4156986B2 (ja) 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
US6958936B2 (en) * 2003-09-25 2005-10-25 Sandisk Corporation Erase inhibit in non-volatile memories
JP4426361B2 (ja) * 2004-03-31 2010-03-03 パナソニック株式会社 不揮発性半導体記憶装置
US20070047327A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Erase method for flash memory

Also Published As

Publication number Publication date
US7397706B2 (en) 2008-07-08
KR100749736B1 (ko) 2007-08-16
US20060279999A1 (en) 2006-12-14
JP2006351168A (ja) 2006-12-28
KR20060129806A (ko) 2006-12-18
DE102006028209B4 (de) 2010-03-25

Similar Documents

Publication Publication Date Title
DE102006028209B4 (de) Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Halbleiterspeichereinrichtung
DE60121865T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE112005001595B4 (de) Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen
DE602004005211T2 (de) Detektieren von überprogrammierter speicherzellen nach einer programmierung benachbarter speicherzellen
DE102007039908B4 (de) Programmierverfahren einer Flash-Speichervorrichtung
DE602005003924T2 (de) Programmierung nicht-flüchtiger speicher
DE60316931T2 (de) System und verfahren zum erzeugen einer referenzspannung durch mitteln der von zwei komplementär programmierten dual bit referenzzellen gelieferten spannungen
DE60220590T2 (de) Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers
DE102005045031B4 (de) Programmierverfahren und Programmierwiederaufnahmeverfahren für ein nichtflüchtiges Speicherbauelement
DE102005057553A1 (de) Nicht volatiles Speicherbauelement und Verfahren zur Verhinderung eines Heisse-Elektronen-Programmier-Störungsphänomens
DE102005057112B4 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE102005035077A1 (de) Löschverfahren für ein Flashspeicherbauelement
DE102008009847A1 (de) Verfahren zum Treiben eines nichtflüchtigen Speicherelements und nichtflüchtiges Speicherelement
DE112005003380T5 (de) Mehrpegel-ONO-Flash-Programmieralgorithmus zur Steuerung der Breite der Schwellwertverteilung
DE102005058601A1 (de) Flash-Speicherbauelement
DE10158849A1 (de) Nichtflüchtiges Speicherbauelement und zugehöriges Datenabtastverfahren
DE102008033511A1 (de) Verfahren zum Programmieren eines Flashspeichers, Flashspeicher und Flashspeichersystem
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
DE102005049845A1 (de) Verfahren zum Testen einer Speicheranordnung, Speicheranordnung und Testeinheit zum Testen einer solchen
DE112004000703B4 (de) Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg
DE10329627B4 (de) Flash-Speicherbaustein
DE69731255T2 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers
DE112014005480T5 (de) Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen
DE102015011991A1 (de) Codierungsschema für vertikale 3D-Flash-Speicher
DE102010037064A1 (de) Nichtflüchtige Speichervorrichtung und -system sowie Verfahren des Programmierens einer nichtflüchtigen Speichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition