-
Die
vorliegende Erfindung betrifft ein Verfahren zum Programmieren eines
Flashspeichers, einen Flashspeicher und ein Flashspeichersystem.
-
Halbleiterspeicher
sind Arten von Speichereinheiten, in denen Daten gespeichert oder
daraus abgerufen werden können. Halbleiterspeicher können
in Direktzugriffspeicher (RAMs) und Nurlesespeicher (ROMs) klassifiziert
werden. ROMs halten Daten selbst dann, wenn keine Energie zugeführt
wird. Es gibt verschiedene Arten von ROMs, z. B. programmierbare
ROMs, löschbare und programmierbare ROMs, elektrisch programmierbare
und löschbare ROMs, Flashspeicher und so weiter. Flashspeicher
können ferner in NOR-Typen und NAND-Typen unterteilt werden.
Flashspeicher vom NAND-Typ werden heute verbreitet in Speicherkarten
eingesetzt, die dazu ausgebildet sind, große Mengen an Daten
zu speichern, weil sie eine höhere Integrationsdichte ermöglichen
als Flashspeicher vom NOR-Typ.
-
Die
der Erfindung zugrunde liegende technische Aufgabe ist, ein Verfahren
zum Programmieren eines Flashspeichers, einen Flashspeicher und
ein Flashspeichersystem zur Verfügung zu stellen, die ein
Under-Tail-Phänomen vermeiden, welches die Programmverteilungscharakteristiken
einer Speicherzelle beeinträchtigt.
-
Die
Erfindung löst diese Aufgabe durch ein Verfahren zum Programmieren
eines Flashspeichers mit den Merkmalen des Anspruchs 1 oder 6, einen Flashspeicher
mit den Merkmalen des Anspruchs 8 und ein Flashspeichersystem mit
den Merkmalen des Anspruchs 16.
-
Vorteilhafte
Ausführungsformen der Erfindung sind in den Unteransprüchen
angegeben, deren Wortlaut durch Bezugnahme zum Inhalt dieser Beschreibung
gemacht wird, um unnötige Textwiederholungen zu vermeiden.
-
Vorteilhafte
Ausführungsformen der Erfindung, wie sie nachfolgend ausführlich
beschrieben werden, sind in den Zeichnungen dargestellt. Es zeigt:
-
1 ein
Blockdiagramm eines Flashspeichers gemäß einer
Ausführungsform,
-
2 ein
Funktionsdiagramm eines Elektronenleckphänomens einer programmiergesperrten Speicherzelle,
-
3 eine
Ansicht für einen Fall, bei dem eine Schwellenspannung
der programmiergesperrten Speicherzelle aufgrund des Elektronenleckphänomens
absinkt,
-
4 ein
Zeitablaufdiagramm eines Verfahrens zum Programmieren des Flashspeichers
von 3,
-
5 ein
Funktionsdiagramm eines Vorspannungszustands der programmiergesperrten Speicherzelle
bei einer Programmierwiederherstellungsoperation,
-
6 ein
Diagramm, wenn ein Under-Tail-Phänomen bei der programmiergesperrten Speicherzelle
nicht auftritt,
-
7 ein
Blockdiagramm einer Speicherkarte mit einem Flashspeicher einer
Ausführungsform und
-
8 ein
Blockdiagramm eines Speichersystems mit einem Flashspeicher einer
Ausführungsform.
-
Die
koreanische Patentanmeldung
Nr. 10-2007-0069261 , die am 10. Juli 2007 beim koreanischen
Patentamt eingereicht wurde, wird hiermit durch Bezugnahme in ihrer
Gesamtheit zum Inhalt dieser Beschreibung gemacht.
-
1 stellt
ein Blockdiagramm eines Flashspeichers gemäß Ausführungsformen
dar. Mit Bezug zu 1 kann der Flashspeicher 100 ein
Speicherzellenfeld 110, einen Decodierer 120,
einen Seitenpuffer 130, eine Dateneingabe-/-ausgabeschaltung 140 und
eine Hochspannungserzeugungs- und Steuerschaltung 150 beinhalten. 1 stellt
einen Flashspeicher vom NAND-Typ dar.
-
Das
Speicherzellenfeld 110 kann eine Mehrzahl von Speicherblöcken
beinhalten. In 1 ist nur ein Speicherblock
gezeigt. Jeder Speicherblock kann eine Mehrzahl von Seiten aufweisen.
Jede Seite kann eine Mehrzahl von Speicherzellen beinhalten, z.
B. MC0 bis MC31. Der Speicherblock kann eine löschbare
Einheit sein und die Seite kann eine lesbare oder programmierbare
Einheit sein.
-
Die
Speicherzellen können mit einer zugehörigen Wortleitung
WL0 bis WL31 verbunden sein und mindestens eine Seite umfassen.
Mit Bezug zu 1 können die mit der
einen Wortleitung verbundenen Speicherzellen zwei Seiten umfassen,
d. h. gerade und ungerade Seiten. Die Speicherzellen MC0 bis MC31
von geraden Seiten können mit den geraden Bitleitungen
BLe0, BLe1, ..., BLeN verbunden sein. Speicherzellen MC0' bis MC31'
der ungeraden Seiten können mit den ungeraden Bitleitungen
BLo0, BLo1, ..., BLoN verbunden sein.
-
Im
Falle einer Mehrpegelzelle (Multi-Level-Cell, MLC), können
die mit der einen Wortleitung verbundenen Speicherzellen vier Seiten
bilden. In diesem Fall können die gerade Seite und die
ungerade Seite mindestens eine niedrigstwertiges-Bit(LSB)-Seite
bzw. eine höchstwertiges-Bit(MSB)-Seite beinhalten.
-
Außerdem
kann jeder Speicherblock eine Mehrzahl von Zellenketten beinhalten.
Jede Zellenkette kann in Serie mit einem Masseauswahltransistor
GST, den in Serie geschalteten Speicherzellen MC0 bis MC31 und einem
Kettenauswahltransistor SST verbunden sein. Der Masseauswahltransistor GST
kann mit einer gemeinsamen Sourceleitung CSL verbunden sein. Der
Kettenauswahltransistor SST kann mit einer Bitleitung BL verbunden
sein.
-
Die
Wortleitungen WL0 bis WL31 können jeweils mit den Gates
der Speicherzellen MC0 bis MC31 verbunden sein, um eine Wortleitungsspannung
anzulegen. Hier kann die Wortleitungsspannung eine Programmierspannung
Vpgm und eine Passierspannung Vpass umfassen, die während
einer Programmieroperation angelegt werden. Die Masseauswahlleitung
GSL kann mit einem Gate des Masseauswahltransistors GST verbunden
sein. Die Kettenauswahlleitung SSL kann mit einem Gate des Kettenauswahltransistors
SST verbunden sein.
-
Der
Decodierer 120 kann mit dem Speicherzellenfeld 110 durch
die Masseauswahlleitung GSL, die Wortleitungen WL0 bis WL31 und
die Kettenauswahlleitung SSL verbunden sein. Der Decodierer 120 kann
eine Adresse ADDR empfangen und kann eine Wortleitung (z. B. WL0)
während einer Programmieroperation auswählen.
Der Decodierer 120 kann während einer Programmieroperation
eine Programmierspannung Vpgm an die ausgewählte Wortleitung WL0
und eine Passierspannung Vpass an die nicht ausgewählten
Wortleitungen WL1 bis WL31 anlegen. Die Programmierspannung Vpgm
und die Passierspannung Vpass können von der Hochspannungserzeugungs-
und Steuerschaltung 150 zur Verfügung gestellt
werden.
-
Der
Seitenpuffer 130 kann mit dem Speicherzellenfeld 110 durch
die Bitleitung BL verbunden sein. Der Seitenpuffer 130 kann
durch die Hochspannungserzeugungs- und Steuerschaltung 150 gesteuert
werden und kann eine Mehrzahl von Seitenpuffereinheiten 131 bis 13N umfassen.
Jede Seitenpuffereinheit (z. B. 131) kann mit zwei Zellenketten
durch die beiden Bitleitungen BLe0 und BLo0 verbunden sein. Der
Seitenpuffer 130 kann während einer Programmieroperation
unter Verwendung einer der geraden Bitleitungen BLe0 bis BLeN oder
der ungeraden Bitleitungen BLo0 und BLoN eine gerade oder eine ungerade
Seite programmieren. Nachfolgend wird angenommen, dass die gerade
Seite schon programmiert ist und eine Programmieroperation an der ungeraden
Seite gerade abläuft.
-
Jede
Seitenpuffereinheit (z. B. 131) kann gemäß den
Eingabedaten eine Massespannung 0 V oder eine Versorgungsspannung
Vcc an die ungeraden Bitleitungen BLo0 bis BLoN anlegen. Wenn die Eingabedaten
0 betragen, kann die Massespannung 0 V angelegt werden. Wenn die
Eingabedaten 1 betragen, kann die Versorgungsspannung Vcc angelegt werden.
Andererseits kann eine Programmiersperrspan nung, z. B. eine Versorgungsspannung
Vcc, an die geraden Bitleitungen BLe0 bis BLeN angelegt werden.
-
Während
einer Programmieroperation kann die Massespannung 0 V an die Bitleitung
BLo0 angelegt werden, mit der die Programmierzelle bzw. die zu programmierende
Zelle (z. B. MC0') verbunden ist, und die Versorgungsspannung Vcc
kann an die Bitleitung BLe0 angelegt werden, mit der die programmiergesperrte
Speicherzelle (z. B. MC0) verbunden ist. Während der Programmieroperation
kann die Programmierspannung Vpgm an die ausgewählte Wortleitung
WL0 angelegt werden und die Passierspannung Vpass kann an die nicht
ausgewählten Wortleitungen WL1 bis WL31 angelegt werden.
-
Die
Dateneingabe-/-ausgabeschaltung 140 kann von der Hochspannungserzeugungs-
und Steuerschaltung 150 gesteuert werden. Die Dateneingabe-/-ausgabeschaltung 140 kann
in der Regel Daten in Byte- oder Worteinheiten empfangen oder ausgeben.
Die Dateneingabe-/-ausgabeschaltung 140 kann mit dem Seitenpuffer 130 durch
eine Datenleitung DL verbunden sein.
-
Die
Hochspannungserzeugungs- und Steuerschaltung 150 kann die
Programmierspannung Vpgm oder die Passierspannung Vpass während
einer Programmieroperation erzeugen und kann den Seitenpuffer 130 und
die Dateneingabe-/-ausgabeschaltung 140 steuern. Die Hochspannungserzeugungs-
und Steuerschaltung 150 kann in Abhängigkeit von
einem externen Steuersignal CTRL arbeiten. Hierbei kann das externe
Steuersignal CTRL ein Chipfreigabesignal nCE, ein Befehlzwischenspeicherfreigabesignal
nCLE, ein Adressenzwischenspeicherfreigabesignal nALE, ein Schreibfreigabesignal
new und ein Lesefreigabesignal nRE usw. beinhalten.
-
Die
Hochspannungserzeugungs- und Steuerschaltung 150 kann während
einer Programmierwiederherstellungsoperation die Programmierspannung
Vpgm auf der ausgewählten Wortleitung WL0 auf die Passierspannung
Vpass verringern. Dann kann die Hochspannungserzeugungs- und Steuerschaltung 150 die
Spannung der ausgewählten Wortleitung WL0 und der nicht
ausgewählten Wortleitungen WL1 bis WL31 auf die Massespannung
0 V entladen.
-
Andererseits
wird bei einer herkömmlichen Programmierwiederherstellungsoperation
die ausgewählte Wortleitung WL0 von der Programmierspannung
Vpgm auf die Massespannung 0 V entladen, bevor die nicht ausgewählten
Wortleitungen WL1 bis WL31 von der Passierspannung Vpass auf die
Massespannung 0 V entladen werden. Hierbei weist das Gate der programmiergesperrten
Zelle MC0 die Massespannung 0 V auf und der Kanal weist eine Boostspannung
Vboost auf. Unter diesen Bedingungen entweichen im Gateoxid der
programmiergesperrten Zelle gefangene Elektronen durch den Kanal,
was zu einem Elektronenleckphänomen führt.
-
2 stellt
ein Funktionsdiagramm des Elektronenleckphänomens bei der
programmiergesperrten Speicherzelle MC0 dar, die der ausgewählten
Wortleitung WL0 zugeordnet ist. 3 stellt
den Fall dar, wenn eine Schwellenspannung der programmiergesperrten
Speicherzelle MC0 aufgrund des Elektronenleckphänomens
absinkt, was als Under-Tail-Phänomen bezeichnet wird. Das
Under-Tail-Phänomen kann Programmierverteilungscharakteristiken
einer Speicherzelle beeinträchtigen.
-
Andererseits
kann gemäß einer Ausführungsform der
Flashspeicher 100 von 1 so betrieben
werden, dass eine Beeinträchtigung der Schwellenspannungsverteilungscharakteristiken
in einer Spei cherzelle aufgrund des Under-Tail-Phänomens
verhindert oder reduziert ist. Dies wird nachfolgend ausführlicher
beschrieben.
-
4 stellt
ein Zeitablaufdiagramm eines Verfahrens zum Programmieren des Flashspeichers 100 von 1 dar.
-
Bei
t1 wird die Versorgungsspannung Vcc an die Kettenauswahlleitung
SSL angelegt. Hierbei wird eine Kanalspannung der programmiergesperrten Speicherzelle
MC0 Vcc–Vth, wobei Vth eine Schwellenspannung des Kettenauswahltransistors
SST ist. Der Kettenauswahltransistor SST tritt in einen Abschaltzustand
ein.
-
Bei
t2 wird die Passierspannung Vpass (z. B. ungefähr 8 V)
an die ausgewählte Wortleitung WL0 und die nicht ausgewählten
Wortleitungen WL1 bis WL31 angelegt. Hierbei tritt zwischen dem
Gate der programmiergesperrten Speicherzelle MC0 und dem Kanal eine
kapazitive Kopplung auf. Aufgrund der kapazitiven Kopplung steigt
eine Kanalspannung der programmiergesperrten Speicherzelle MC0 auf
die Boostspannung Vboost. Die Boostspannung Vboost verhindert ein
F-N-Tunneln in der programmiergesperrten Speicherzelle MC0.
-
Bei
t3 wird die Programmierspannung Vpgm an die ausgewählte
Wortleitung WL0 angelegt. In der Programmierzelle MC0' werden Elektronen
im Kanal aufgrund eines F-N-Tunnelns auf einem floatenden Gate implantiert.
In der programmiergesperrten Speicherzelle MC0 werden Elektronen
im Kanal nicht auf einem floatenden Gate implantiert, da kein F-N-Tunneln
auftritt.
-
Bei
t4 wird eine Programmierwiederherstellungsoperation durchgeführt.
Die Programmierspannung Vpgm wird in der ausgewählten Wortleitung WL0
auf die Passierspannung Vpass gesenkt. Dann wird bei t5 die Passierspannung
Vpass der ausgewählten Wortleitung WL0 und der nicht ausgewählten Wortleitungen
WL1 bis WL31 auf die Massespannung 0 V entladen.
-
Gemäß dem
Verfahren zur Programmierwiederherstellung einer Ausführungsform
tritt das Under-Tail-Phänomen, das eine Schwellenspannung der
programmiergesperrten Speicherzelle MC0 senkt, nicht auf. Dies wird
mit Bezug zu den 5 und 6 ausführlicher
beschrieben.
-
5 stellt
ein Funktionsdiagramm eines Vorspannungszustands einer Speicherzelle
MC0 während einer Programmierwiederherstellungsoperation
dar. Mit Bezug zu 5 weist während einer Programmierwiederherstellungsoperation
t4 bis t5 von 4 das Gate der programmiergesperrten Speicherzelle
MC0 die Passierspannung Vpass auf und der Kanal weist die Boostspannung
Vboost auf. Dementsprechend werden im Gateoxid der programmiergesperrten
Speicherzelle MC0 gefangene Elektronen nicht in den Kanal transportiert. 6 stellt dar,
dass das Under-Tail-Phänomen in einer programmiergesperrten
Speicherzelle MC0 nicht auftritt.
-
Der
Flashspeicher gemäß einer Ausführungsform
senkt eine Spannung der ausgewählten Wortleitung und entlädt
dann während einer Programmierwiederherstellungsoperation
die Spannung der ausgewählten Wortleitung und der nicht ausgewählten
Wortleitungen auf die Massespannung 0 V. Da bei einer Programmierwiederherstellungsoperation
ein schwaches elektrisches Feld zwischen dem Gate der programmiergesperrten
Speicherzelle und dem Kanal gebildet wird, werden im Gateoxid gefangene
Elektronen nicht in den Kanal transportiert. Dementsprechend kann
eine Ausführungsform das Under-Tail-Phänomen eines
typischen Programmierwiederherstellungsverfahrens verhindern.
-
Gemäß den
oben genannten Ausführungsformen kann nach dem Verringern
der Programmierspannung Vpgm auf die Passierspannung Vpass die Passierspannung
Vpass in die Massespannung von ungefähr 0 V entladen werden,
aber die Ausführungsformen sind nicht darauf beschränkt.
Es versteht sich, dass eine Programmierspannung auf eine zweite
Spannung, z. B. nahe der Passierspannung Vpass, gesenkt werden kann
und dann die zweite Spannung auf eine dritte Spannung, z. B. nahe
der Massespannung 0 V, entladen werden kann.
-
7 stellt
ein Blockdiagramm einer Speicherkarte 300 mit einem Flashspeicher
einer Ausführungsform dar. Mit Bezug zu 7 kann
die Speicherkarte 300, die eine Datenspeicherung in hoher Kapazität
unterstützt, einen Flashspeicher 310 einer Ausführungsform
beinhalten. Die Speicherkarte 300 kann auch eine Speichersteuereinheit 320 beinhalten,
die allgemein Datenaustauschvorgänge zwischen einem Host
und dem Flashspeicher 310 steuert. Die Speichersteuereinheit
kann einen statischen Direktzugriffspeicher (SRAM) 321,
eine Zentraleinheit (CPU) 322, eine Hostschnittstelle (Host-I/F) 323, einen
Fehlerkorrekturblock (ECC) 324 und eine Speicherschnittstelle
(Speicher-I/F) 325 umfassen.
-
Der
SRAM 321 kann als ein funktioneller Speicher der CPU 322 verwendet
werden. Die Host-I/F 323 kann ein Datenaustauschprotokoll
eines Hosts umfassen, der mit der Speicherkarte 300 verbunden
ist. Der ECC 324 kann Fehler in Daten detektieren und korrigieren,
die aus dem Multibitflashspeicherelement 310 ausgelesen
worden sind. Die Speicher-I/F 325 kann eine Schnittstelle
mit dem Flashspeicher 310 umfassen.
-
Die
CPU 322 kann allgemeine Steuerungsoperationen für
einen Datenaustausch mit der Speichersteuereinheit 320 durchführen.
Obwohl es in den Zeichnungen nicht dargestellt ist, ist es für
die Fach leute ersichtlich, dass die Speicherkarte 300 ferner einen
Nurlesespeicher (ROM) (nicht gezeigt) beinhalten kann, der Codedaten
für eine Schnittstelle mit dem Host speichert.
-
8 stellt
ein Blockdiagramm eines Speichersystems 400 mit einem Flashspeicher
gemäß einer Ausführungsform dar. Mit
Bezug zu 8 kann das Speichersystem 400 ein
Flashspeichersystem 410, eine Energiequelle 420,
eine CPU 430, einen RAM, eine Benutzerschnittstelle 450 und
einen Systembus 460 umfassen.
-
Das
Flashspeichersystem 410 kann eine Speichersteuereinheit 412 und
einen Flashspeicher 411 beinhalten. Das Flashspeichersystem 410 kann über
den Systembus 460 mit der Energiequelle 420, der
CPU 430, dem RAM 440 und der Benutzerschnittstelle 450 elektrisch
verbunden sein. Der Flashspeicher 411 kann Daten gemäß einer
Steuerung der Speichersteuereinheit 412 speichern, die durch
die Benutzerschnittstelle 450 zugeführt oder von
der CPU 430 verarbeitet worden sind.
-
Wenn
das Flashspeichersystem 410 als Halbleiterplattenbauelement
(SSD) anstelle einer Festplatte gebildet ist, kann das System 400 eine drastisch
verbesserte Bootgeschwindigkeit aufweisen. Obwohl es in den Zeichnungen
nicht dargestellt ist, ist es für die Fachleute ersichtlich,
dass das System ferner einen Anwendungschipsatz, einen Kamerabildprozessor
usw. beinhalten kann.
-
Der
Flashspeicher und/oder die Speichersteuereinheit gemäß den
Ausführungsformen kann bzw. können durch verschiedene
Formen von Verpackungen gebildet sein. Zum Beispiel können
die verschiedenen Verpackungsformen Package-on-Package (PoP), Ball-Grid-Array
(BGA), Chip-Scale-Package (CSP), Plastic-Leaded-Chip-Carrier (PLCC), Plastic-Dual-In-Line-Package
(PDIP), Die-in-Wafflepack, Die-in- Waferform, Chip-an-Board (COB),
Ceramic-Dual-In-Line-Package (CERDIP), Plastic-Metric-Quad-Flatpack
(MQFP), Thin-Quad-Flatpack (TQFP), Small-Outline (SOIC), Shrink-Small-Outline-Package
(SSOP), Thin-Small-Outline (TSOP), Thin-Quad-Flatpack (TQFP), System-in-Package (SIP),
Multichip-Package (MCP), Wafer-level-Fabricated-Package (WFP), Wafer-level-Processed-Stack-Package
(WSP) usw. umfassen.
-
Das
Flashspeicher gemäß einiger Ausführungsformen
kann bei einer Programmierwiederherstellungsoperation eine Spannung
einer ausgewählten Wortleitung, z. B. auf eine Passierspannung,
verringern und kann dann die Spannung der ausgewählten
Wortleitung und von nicht ausgewählten Wortleitungen auf
eine Massespannung, z. B. 0 V, entladen. Gemäß Ausführungsformen
kann das Under-Tail-Phänomen bei einem Programmierwiederherstellungssystem
reduziert oder verhindert werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - KR 10-2007-0069261 [0015]