DE102013109235A1

DE102013109235A1 - Flash-Speichersystem mit Detektor für anormale Wortleitung und Verfahren zum Erfassen einer anormalen Wortleitung

Info

Publication number: DE102013109235A1
Application number: DE102013109235.7A
Authority: DE
Inventors: Jaewoo Im; Dong-Hun KWAK; Sang-Soo Park
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2012-09-04
Filing date: 2013-08-27
Publication date: 2014-03-06
Also published as: US20140068384A1; US10528420B2; CN103680637B; CN103680637A; KR101944793B1; KR20140031556A

Abstract

Ein Flash-Speichercontroller (1200, 2200, 5120) für ein Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) weist eine ECC-Schaltung (1250, 2250), welche erste Seitendaten und zweite Seitendaten, welche aus dem Flash-Speicher (1100, 2100, 3230, 5100, 6000) gelesen werden, empfängt, und jeweils eine erste Anzahl von Ausfall-Bits in den ersten Seitendaten und eine zweite Anzahl von Ausfall-Bits in den zweiten Seitendaten zählt, einen Detektor (1260, 2260, 4213) für eine anormale Wortleitung, welcher konfiguriert ist, um die erste Anzahl von Ausfall-Bits und die zweite Anzahl von Ausfall-Bits zu vergleichen, um eine Ausfall-Bit-Änderungsrate zwischen den ersten Seitendaten und den zweiten Seitendaten abzuleiten, und um ein Erfassungssignal für eine anormale Wortleitung in Antwort auf die Ausfall-Bit-Änderungsrate zu erzeugen, und eine Steuereinheit (1230, 2230, 4214) auf, welche einen Betrieb des Flash-Speichers (1100, 2100, 3230, 5100, 6000) in Antwort auf das Erfassungssignal für eine anormale Wortleitung steuert.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Es wird die Priorität der koreanischen Patentanmeldung Nr. 10-2012-0097825 , welche am 4. September 2012 eingereicht wurde, beansprucht, deren Gegenstand hiermit durch Bezugnahme mit eingebunden ist.
HINTERGRUND
Das erfinderische Konzept bezieht sich auf Halbleiterspeichervorrichtungen und insbesondere auf Flash-Speichersysteme. Weiterhin insbesondere bezieht sich das erfinderische Konzept auf Flash-Speichersysteme, welche einen Detektor für eine anormale Wortleitung aufweisen und/oder in der Lage sind, ein Verfahren zum Erfassen einer anormalen Wortleitung auszuführen.
Halbleitervorrichtungen können gemäß ihrer betrieblichen Natur als flüchtig oder nichtflüchtig klassifiziert werden. Flüchtige Speicher verlieren gespeicherte Daten in der Abwesenheit von angelegter Leistung, während nichtflüchtige Speicher in der Lage sind, gespeicherte Daten unter ähnlichen Umständen beizubehalten. Flüchtige Speichervorrichtungen weisen den dynamischen Lesespeicher (DRAM), den statischen RAM (SRAM) und ähnliche Speicher auf. Nichtflüchtige Speicher weisen den elektrisch löschbaren/programmierbaren Lesespeicher (EEPROM = Electrically Erasable/Progammable Read Only Memory), einschließlich des so genannten Flash-Speichers, den Phasenübergangs-RAM (PRAM), den magnetischen RAM (MRAM), den ferroelektrischen RAM (FRAM) und dergleichen auf.
Unter den anderen Typen von nichtflüchtigen Speichern erfreut sich der Flash-Speicher eines beträchtlichen kommerziellen Erfolgs und wird weit verbreitet in vielen verschiedenen Anwendungen verwendet. Der Flash-Speicher ist durch einen hohen Lesedatenzugriff, eine geringe Leisungsaufnahme und eine große Datenspeicherdichte und -größe charakterisiert. Demnach wurde Flash-Speicher in viele zeitgemäße Speichersysteme (hierauf wird hierin nachstehend als „Flash-Speichersystem” Bezug genommen) inkorporiert.
Die konstituierenden Flash-Speicherzellen eines Flash-Speichersystems sind programmiert, um Daten in Übereinstimmung mit einem Satz von definierten Grenzspannungsverteilungen zu speichern. Idealerweise wird jede Flash-Speicherzelle bei einer Abfrage während einer Lese-Operation eine bestimmte Grenzspannung zeigen, welche innerhalb die Grenzspannungsverteilung fällt, welche den Programmierdaten, welche während einer „normalen” Programmieroperation gespeichert werden (d. h. einer Programmieroperation, welche innerhalb vorgeschriebenen Bedingungen mit angemessenen Speicherzellen-Programmierergebnissen durchgeführt wird) zugeordnet ist. Praktische Speichersystem-Betriebsbedingungen jedoch, wie beispielsweise ein plötzliches Abschalten des Flash-Speichersystems, bestimme Speichersystem-Rauscheffekte bzw. -Störungseffekte und dergleichen können die Grenzspannung einer oder mehrere Flash-Speicherzellen verzerren (d. h. unerwünscht ändern). Auf solche Bedingungen kann allgemein Bezug genommen werden als „anormal”. Anormale Bedingungen für ein Flash-Speichersystem werden oft zu der Erzeugung von einem oder mehreren Datenfehlern (oder „Ausfall-Bits”) unter Flash-Speicherzellen, welche programmiert, gelöscht und/oder gelesen werden, führen. Ausfall-Bits benötigen eine Mangelbeseitigung und verlangsamen im Allgemeinen den Gesamtbetrieb des Flash-Speichersystems. In extremen Fällen verschlechtern Fehler-Bits die Zuverlässigkeit von gespeicherten Daten.
Um eine Datenverschlechterung und/oder Speichersystem-Langsamkeit zu vermeiden, ist es wünschenswert (eine) anormale Betriebsbedingung(en), welche möglicherweise eine Leistungsfähigkeit des Speichersystems bewerkstelligt (bewerkstelligen), sobald möglich zu erfassen und beseitigen.
KURZFASSUNG
In einer Ausführungsform sieht das erfinderische Konzept ein Flash-Speichersystem vor, welches Folgendes aufweist: einen Flash-Speicher, welcher ein Speicherzell-Array hat, und einen Speichercontroller, welcher konfiguriert ist, um einen Betrieb des Flash-Speichers zu steuern, wobei der Speichercontroller eine FCC-Schaltung, welche erste Seitendaten und zweite Seitendaten, welche aus dem Flash-Speicher gelesen werden, empfängt, und jeweils eine erste Anzahl von Ausfall-Bits in den ersten Seitendaten und eine zweite Anzahl von Ausfall-Bits in den zweiten Seitendaten zählt, einen Detektor für eine anormale Wortleitung, welcher konfiguriert ist, um die erste Anzahl von Ausfall-Bits und die zweite Anzahl von Ausfall-Bits zu vergleichen, um eine Ausfall-Bit-Änderungsrate zwischen den ersten Seitendaten und den zweiten Seitendaten abzuleiten, und um ein Erfassungssignal für eine anormale Wortleitung in Antwort auf eine Fehler-Bit-Änderungsrate zu erzeugen, und eine Steuereinheit aufweist, welche einen Betrieb des Flash-Speichers in Antwort auf das Erfassungssignal für eine anormale Wortleitung steuert.
In einer anderen Ausführungsform sieht das erfinderische Konzept ein Flash-Speichersystem vor, welches einen Flash-Speicher aufweist, welcher ein Speicherzell-Array und einen Aus-Zellenzähler aufweist, welcher eine erste Anzahl von Aus-Zellen in ersten Seitendaten, welche aus dem Flash-Speicher durch eine Lese-Operation unter Verwendung einer Lesespannung gelesen werden, zählt, und eine zweite Anzahl von Aus-Zellen in zweiten Seitendaten, welche aus dem Flash-Speicher durch die Lese-Operation gelesen werden, zählt. Das Flash-Speichersystem weist auch einen Speichercontroller auf, welcher konfiguriert ist, um einen Betrieb des Flash-Speichers zu steuern, wobei der Speichercontroller Folgendes aufweist: einen Detektor für eine anormale Wortleitung, welcher konfiguriert ist, um die erste Anzahl von Aus-Zellen und die zweite Anzahl von Aus-Zellen zu vergleichen, um eine Aus-Zellen-Änderungsrate zwischen den ersten Seitendaten und den zweiten Seitendaten abzuleiten, und um ein Erfassungssignal für eine anormale Wortleitung in Antwort auf die Aus-Zellen-Änderungsrate zu erzeugen, und eine Steuereinheit, welche einen Betrieb des Flash-Speichers in Antwort auf das Erfassungssignal für eine anormale Wortleitung steuert.
In einer anderen Ausführungsform sieht das erfinderische Konzept ein Verfahren zum Betreiben eines Flash-Speichersystems vor, welcher einen Flash-Speicher aufweist, welcher ein Speicherzell-Array und einen Speichercontroller aufweist, welcher konfiguriert ist, um einen Betrieb des Flash-Speichers zu steuern, wobei das Verfahren Folgendes aufweist: ein Verwenden einer EC-Schaltung in dem Speichercontroller, um erste Seitendaten und zweite Seitendaten, welche aus dem Flash-Speicher gelesen werden, zu empfangen und jeweils eine erste Anzahl von Ausfall-Bits in den ersten Seitendaten und eine zweite Anzahl von Ausfall-Bits in den zweiten Seitendaten zu zählen, ein Verwenden eines Detektors für eine anormale Wortleitung in dem Speichercontroller getrennt von der EC-Schaltung, um die erste Anzahl von Ausfall-Bits und die zweite Anzahl von Ausfall-Bits zu vergleichen und um eine Ausfall-Bit-Änderungsrate zwischen den ersten Seitendaten und den zweiten Seitendaten abzuleiten, und um ein Erfassungssignal für eine anormale Wortleitung in Antwort auf die Ausfall-Bit-Änderungsrate zu erzeugen, wobei eine Steuereinheit in dem Speichercontroller den Betrieb des Flash-Speichers in Antwort auf das Erfassungssignal für eine anormale Wortleitung steuert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und andere Aufgaben und Merkmale des erfinderischen Konzepts zusammen mit seiner Herstellung und Verwendung können leicht aus der folgenden Beschreibung, welche unter Bezugnahme auf die beigefügten Zeichnungen gefertigt ist, verstanden werden.
1 ist ein Blockschaltbild, welches ein Flash-Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts veranschaulicht.
2 ist ein Blockschaltbild, welches den Flash-Speicher der 1 weiter veranschaulicht.
3 und 4 sind jeweilige Konzeptdiagramme, welche bestimmte Grenzspannungsverteilungen für Speicherzellen veranschaulichen, welche verschiedenen Wortleitungen der Flash-Speichervorrichtung der 2 zugeordnet sind.
5 ist ein Blockschaltbild, welches ein Verfahren zum Erfassen einer anormalen Wortleitung für das Flash-Speichersystem der 1 gemäß einer Ausführungsform des erfinderischen Konzepts veranschaulicht.
6 ist ein Konzeptdiagramm, welches ein Betriebsverfahren für einen Flash-Speicher veranschaulicht, in welchem eine anormale Wortleitung unter Verwendung eines Vergleichs zwischen Ausfall-Bits von Seiten für das Flash-Speichersystem der 5 erfasst wird.
7 ist ein Flussdiagramm, welches ein Verfahren zum Erfassen einer anormalen Wortleitung für das Flash-Speichersystem der 5 gemäß einer Ausführungsform des erfinderischen Konzepts zusammenfasst.
8 ist ein Blockschaltbild, welches ein Flash-Speichersystem gemäß einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht.
9 ist ein Blockschaltbild, welches die Flash-Speichervorrichtung 2100 der 8 weiter veranschaulicht.
10 ist ein Konzeptdiagramm, welches ein Verfahren zum Erfassen für eine anormale Wortleitung für das Flash-Speichersystem der 8 veranschaulicht.
11 ist ein Konzeptdiagramm, welches ein Verfahren veranschaulicht, in welchem eine anormale Wortleitung unter Verwendung eines Vergleichs zwischen Aus-Zell-Anzahlen von Seiten in dem Flash-Speichersystem der 10 erfasst wird.
12 ist ein Blockschaltbild, welches ein Speicherkartensystem veranschaulicht, welches ein Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts inkorporieren kann.
13 ist ein Blockdiagramm, welches ein Festkörperlaufwerk(SSD = Solid State Drive)-System veranschaulicht, welches ein Speichersystem gemäß dem erfinderischen Konzept inkorporieren kann.
14 ist ein Blockschaltbild, welches weiterhin den SSD-Controller der 13 veranschaulicht.
15 ist ein Blockschaltbild, welches eine elektronische Vorrichtung veranschaulicht, welche ein Flash-Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts inkorporieren kann.
16 ist ein Blockschaltbild, welches einen Typ von Flash-Speichervorrichtung veranschaulicht, welche ein dreidimensionales (3D) Speicherzell-Array hat, welches in einer Ausführungsform des erfinderischen Konzepts inkorporiert sein kann.
17 ist eine perspektivische Ansicht, welche das 3D-Speicherzell-Array in dem Kontext eines einzelnen Speicherblocks, welcher in 16 gezeigt ist, weiter veranschaulicht.
18 ist eine teilweise äquivalente Schaltung für den Speicherblock der 17.
DETAILLIERTE BESCHREIBUNG
Ausführungsformen des erfinderischen Konzepts werden nun in einigem zusätzlichen Details unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Das erfinderische Konzept kann jedoch in vielen verschiedenen Formen ausgeführt werden und sollte nicht als auf nur die veranschaulichten Ausführungsformen beschränkt betrachtet werden. Vielmehr sind diese Ausführungsformen als Beispiele vorgesehen, so dass diese Offenbarung gewissenhaft und vollständig sein wird und das Konzept des erfinderischen Konzepts Fachleuten vollständig vermitteln wird. Demzufolge mögen herkömmlich verstandene Vorgänge, Elemente und Techniken nicht im Detail in Hinsicht auf auf einige der veranschaulichten Ausführungsformen beschrieben sein. Solange nicht anderweitig angemerkt, bezeichnen gleiche Bezugszeichen und Kennzeichnungen gleiche oder ähnliche Elemente über die beiogefügten Zeichnungen und die Beschreibung hinweg. Die Größe(n) und relative(n) Größe(n) von Halbleiterschichten können zur Klarheit überhöht sein.
Es wird verstanden werden, dass, obwohl die Begriffe „erster/erste/erstes”, „zweiter/zweite/zweites”, „dritter/dritte/drittes” etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten bzw. Bestandteile, Bereiche, Schichten und/oder Sektionen zu beschreiben, diese Elemente, Komponenten bzw. Bestandteile, Bereiche, Schichten und/oder Sektionen durch diese Wortlaute nicht beschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element, eine Komponente bzw. einen Bestandteil, einen Bereich, eine Schicht oder Sektion von einem anderen Bereich, einer anderen Schicht oder Sektion zu unterscheiden. Demnach könnte ein erstes Element, eine erste Komponente bzw. ein erster Bestandteil, ein erster Bereich, eine erste Schicht oder Sektion welche untenstehend diskutiert ist, als ein zweites Element, eine zweite Komponente bzw. ein zweiter Bestandteil, ein zweiter Bereich, eine zweite Schicht und/oder Sektion benannt werden, ohne von den Lehren des erfinderischen Konzepts abzuweichen.
Räumlich relative Begriffe wie beispielsweise ”unterhalb”, ”unter”, ”unterer”, „darunter” ”über”, ”oberer” und dergleichen können hierin zur Erleichterung der Beschreibung verwendet werden, um eine Beziehung eines Elements oder Merkmals zu einem anderen Element (anderen Elementen) oder einem anderen Merkmal (anderen Merkmalen) wie in den Figuren veranschaulicht zu beschreiben. Es wird verstanden werden, dass die räumlich relativen Begriffe vorgesehen sind, um verschiedene Orientierungen der Vorrichtung in Verwendung oder im Betrieb zusätzlich zu den Orientierungen, welche in den Figuren abgebildet sind, zu enthalten. Beispielsweise wären, wenn die Vorrichtung in den Figuren umgedreht wird, Elemente, welche als ”unter” oder ”unterhalb” anderen Elementen oder Merkmalen oder „darunter” beschrieben sind, dann ”über” den anderen Elementen oder Merkmalen orientiert sein. Demnach können die beispielhaften Begriffe ”unter” und „darunter” sowohl eine Orientierung über als auch unter enthalten. Die Vorrichtung kann anderweitig orientiert sein (um 90 Grad gedreht oder unter anderen Orientierungen) und die räumlich relativen Beschreibungen, welche hierin verwendet werden, werden demgemäß interpretiert. Es wird zusätzlich verstanden werden, dass, wenn auf eine Schicht als „zwischen” zwei Schichten Bezug genommen wird, sie die einzige Schicht zwischen den zwei Schichten sein kann, oder eine oder mehrere dazwischengeschaltete Schichten gegenwärtig sein können.
Die Terminologie, welche hierin verwendet ist, ist nur zum Zweck des Beschreibens bestimmter Ausführungsformen und sie ist nicht vorgesehen, um für das erfinderische Konzept beschränkend zu sein. Wenn hierin verwendet sind die Singularformen ”einer/eine/eines” und ”der/die/das” vorgesehen, um ebenso die Pluralformen mit einzuschließen, solange der Zusammenhang nicht deutlich Anderweitiges anzeigt. Es wird weiterhin verstanden werden, dass die Begriffe ”weist auf” und/oder ”aufweisend”, wenn sie in dieser Beschreibung verwendet werden, die Anwesenheit von genannten Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen, und/oder Komponenten spezifizieren, jedoch die Anwesenheit oder Hinzufügung eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen. Wenn hierin verwendet schließt der Begriff ”und/oder” irgendeine und alle Kombinationen eines oder mehrerer der zugeordneten aufgelisteten Gegenstände ein. Ebenso ist der Begriff „beispielhaft” vorgesehen, um auf ein Beispiel oder eine Veranschaulichung Bezug zu nehmen.
Es wird verstanden werden, dass wenn auf ein Element oder eine Schicht Bezug genommen wird als „auf”, „verbunden mit”, „gekoppelt mit” oder „benachbart zu” einem anderen Element oder einer anderen Schicht, es/sie direkt auf, direkt verbunden mit, direkt gekoppelt mit oder direkt benachbart zu dem anderen Element oder der anderen Schicht sein kann, oder dazwischen liegende Elemente oder Schichten gegenwärtig sein können. Im Gegensatz hierzu sind, wenn auf ein Element Bezug genommen wird als „direkt auf”, „direkt verbunden mit”, „direkt gekoppelt mit” oder „unmittelbar benachbart zu” einem anderen Element oder einer anderen Schicht, keine dazwischen liegenden Elemente oder Schichten gegenwärtig.
Solange nicht anderweitig definiert, haben alle Wortlaute bzw. Begriffe (einschließlich technischer und wissenschaftlicher Betreffe), welche hierin verwendet werden, dieselbe Bedeutung wie allgemein durch einen Fachmann auf dem Gebiet, zu dem dieses erfinderische Konzept gehört, verstanden wird. Es wird weiterhin verstanden werden, dass Wortlaute, wie diese, welche in gemeinhin verwendeten Wörterbüchern definiert sind, interpretiert werden sollten als eine Bedeutung habend, welche konsistent mit ihrer Bedeutung in dem Kontext des relevanten Fachgebietes und/oder der vorliegenden Beschreibung ist, und nicht in einem idealisierten oder übermäßig formalen Sinn interpretiert werden, solange nicht ausdrücklich hierin so definiert.
1 ist ein Blockschaltbild, das ein Flash-Speichersystem gemäß einer Ausführungsform der erfinderischen Konzepte veranschaulicht. Bezug nehmend auf 1 weist ein Flash-Speichersystem 1000 im allgemeinen einen Flash-Speicher 1100 und einen Speichercontroller 1200 auf. Das Flash-Speichersystem 1000 kann Flash-Speicher-basierte Datenspeichervorrichtungen, wie beispielsweise eine Speicherkarte, einen USB-Speicher, ein Festkörperlaufwerk (SSD = Solid State Drive) und dergleichen aufweisen.
Der Flash-Speicher 1100 kann eine Lösch-, Schreib-, und/oder Lese-Operation unter der Steuerung des Speichercontrollers 1200 durchführen. Bezug nehmend auf 1 kann der Flash-Speicher 1100 ein Speicherzell-Array 1110 und eine Dateneingabe-/Ausgabeschaltung 1140 aufweisen. Der Flash-Speicher 1100 kann eine Lösch-Operation durch den Speicherblock und eine Schreib- oder Lese-Operation durch die Seite durchführen.
Der Speichercontroller 1200 kann Lese- und Schreib-Operationen auf dem Flash-Speicher 1100 in Antwort auf eine Anfrage eines Host steuern. Der Speichercontroller 1200 kann ein Host-Interface bzw. eine Host-Schnittstelle 1210, eine Flash-Schnittstelle 1220, eine Steuereinheit 1230, einen RAM 1240, eine ECC-Schaltung 1250 und einen Detektor für eine anormale Wortleitung 1260 aufweisen.
Der Speichercontroller 1200 kann Daten zu und von dem Host über die Host-Schnittstelle 1210 übertragen und empfangen. Der Speichercontroller 1200 kann Daten zu und von dem Flash-Speicher 1100 über die Flash-Schnittstelle 1220 übertragen und empfangen. Die Host-Schnittstelle 1210 kann mit dem Host über einen parallelen ATA-Bus, einen seriellen ATA-Bus, ein SCSI, ein USB und dergleichen verbunden sein.
Die Steuereinheit 1230 kann einen Gesamtbetrieb des Flash-Speichers 1100, einschließlich Lesen, Schreiben, Dateisystem-Management usw. steuern. Beispielsweise kann die Steuereinheit 1230 eine CPU, einen Prozessor, einen SRAM, einen DMA-Controller usw. aufweisen.
Der RAM 1240 kann in Antwort auf die Steuerung der Steuereinheit 1230 arbeiten, und kann als ein Arbeitsspeicher, ein Pufferspeicher, ein Cache-Speicher und dergleichen verwendet werden. Wenn er als der Arbeitsspeicher verwendet wird, können Daten, welche durch die Steuereinheit 1230 verarbeitet werden, vorübergehend in dem RAM 1240 gespeichert werden. Wenn er als der Pufferspeicher verwendet wird, kann der RAM 1240 verwendet werden, um Daten, welche von dem Flash-Speicher 1100 zu dem Host oder von dem Host zu dem Flash-Speicher 1100 zu übertragen sind, zu puffern. Wenn er als der Cache-Speicher verwendet wird, kann der RAM 1240 den Niedriggeschwindigkeits-Flash-Speicher 1100 in die Lage versetzen, in einer hohen Geschwindigkeit zu arbeiten.
Die ECC-Schaltung 1250 kann einen Fehler-Korrekturcode (ECC = Error Correction Code) zum Korrigieren eines Ausfall-Bits oder eines Fehler-Bits von Daten, welche von dem Flash-Speicher 1100 zugeführt werden, aufweisen. Die ECC-Schaltung 1250 kann eine Fehler-Korrekturkodierung auf Daten durchführen, welche für den Flash-Speicher 1100 vorzusehen sind, um Daten zu bilden, zu welchen ein Paritäts-Bit hinzugefügt wird. Das Paritäts-Bit kann in dem Flash-Speicher 1100 gespeichert werden.
Die ECC-Schaltung 1250 kann eine Fehlerkorrektur-Dekodierung auf Daten durchführen, welche von dem Flash-Speicher 1100 ausgegeben werden. Das heißt, dass die ECC-Schaltung 1250 einen Fehler unter Verwendung der Parität korrigieren kann. Die ECC-Schaltung 1250 kann einen Fehler unter Verwendung einer kodierten Modulation wie beispielsweise einem LDPC(Low Density Parity Check)-Code, einem BCH-Code, einem Turbo-Code, einem Reed-Solomon-Code, einen Convolution-Code, einem RSC (Recursive Systematic Code), einer TCM (Trellis-Coded Modulation), einer BCM (Block Coded Modulation) usw. korrigieren.
Während der Korrektur einer Fehlerausgabe von einer anormalen Wortleitung jedoch kann die ECC-Schaltung 1250 keinen Fehler korrigieren, wenn verbleibende Wortleitungen benachbart zu der anormalen Wortleitung programmiert werden, oder wenn ein Flash-Speicher für eine lange Zeit in Verwendung gewesen ist. Demnach muss eine anormale Wortleitung spezifisch so früh wie möglich erfasst werden, um einen ordnungsgemäßen Betrieb des Flash-Speichersystems sicherzustellen. Andernfalls können bestimmte herkömmliche Fehlerkorrekturtechniken (beispielsweise Lesefehler-Wiederherstellungsoperationen) effektiv die fehlerhaften Daten ignorieren (unter der Annahme, dass sie in Hinsicht auf die anormalen Grenzspannungsverteilungen korrekt sind), oder kontinuierlich die gleichen fehlerhaften Daten zu Zielspeicherzellen wieder zu programmieren. Hierin wird der Begriff „anormale Wortleitung” verwendet, um eine Wortleitung anzuzeigen, welche Speicherzellen verbindet, welche konsistent eine oder mehrere anormale (beispielsweise fehlerhafte; außerhalb der Spezifikation liegende) Grenzspannungsverteilung(en) aufgrund eines anormalen Umstandes oder einer anormalen Flash-Speicher-Betriebsbedingung zeigen.
In diesem Zusammenhang wird angenommen, dass die ECC-Schaltung 1250 einen n-Bit-Fehler korrigieren kann, wobei „n” eine natürliche Zahl ist, und dadurch einen zulässigen Korrekturbereich erstellen kann. Beispielsweise kann, wenn angenommen wird, dass ein zulässiger Korrekturbereich für die ECC-Schaltung 1250 40 Bit ist, die ECC-Schaltung 1250 bis zu einem 40-Bit-Fehler in den Daten, welche aus dem Flash-Speicher 1100 gelesen werden, korrigieren. In der veranschaulichten Ausführungsform der 1 verlässt sich die Steuerschaltung 1230 auf die ECC-Schaltung 1250, um alle Fehler, welche innerhalb den zusätzlichen Korrekturbereich fallen, effektiv zu korrigieren, oder sie verlässt sich auf eine aufgestellte Korrekturmasche. Nichtsdestotrotz kann die Steuereinheit 1230 verwendet werden, um die betriebliche Anwesenheit einer anormalen Wortleitung innerhalb des Flash-Speicherzell-Array zu erfassen. Beispielsweise kann die Steuereinheit 1230 einen 20-Bit-Datenfehler, welcher ungefähr 50% eines zulässigen Korrekturbereichs (beispielsweise 40 Bit) ist, welcher für das Arbeitsbeispiel angenommen wird, erfassen (oder identifizieren).
Wenn ein 20-Bit-Fehler in Relation zu einer Wortleitung erfasst wird, kann die ECC-Schaltung bestimmen, dass die Wortleitung „anormal” ist. (Ein) Herkömmliche(s) Verfahren zum Erfassen einer anormalen Wortleitung über den Betrieb der ECC-Schaltung 1250 kann jedoch bestimmte Probleme, welche mit einer anormalen Wortleitung verbunden sind, welche nicht herkömmlich von einer normalen Wortleitung unterschieden werden kann, versäumen bzw. verpassen. Alternativ oder zusätzlich kann, in einem Fall, in dem eine normale Wortleitung eine 20-Bit-Ausfall bzw. -Fehler aufgrund einer physikalischen Charakteristik von Speicherzellen, welche mit der Wortleitung verbunden sind (beispielsweise eine Alterung bzw. Verschlechterung der Speicherzellen mit der Zeit) erfährt, die ECC-Schaltung 1250 fehlerhaft bestimmen, dass die „normale” Wortleitung anormal ist. Solche Umstände werden vollständiger unter Bezugnahme auf die 3 und 4 beschrieben werden.
Um die oben beschriebenen Probleme zu lösen, wird der Detektor 1260 für eine anormale Wortleitung, der getrennt von der ECC-Schaltung 1250 der 1 ist, verwendet, um eine anormale Wortleitung zu erfassen. In einer Herangehensweise wird der Detektor 1260 für die anormale Wortleitung Ausfall-Bit-Informationen (FB) von der ECC-Schaltung 1250 empfangen, und kann exakt eine anormale Wortleitung unter Verwendung (beispielsweise) einer Ausfall-Bit-Änderungsrate für eine oder mehrere Seite(n) erfassen. Diese Herangehensweise wird in in einigen zusätzlichen Details unter Bezugnahme auf die 5, 6 und 7 beschrieben werden.
2 ist ein Blockschaltbild, welches den Flash-Speicher 1100 der 1 gemäß einer Ausführungsform des erfinderischen Konzepts weiter veranschaulicht. Bezug nehmend auf 2 weist der Speicher 1100 ein Speicherzell-Array 1110, einen Adress-Dekoder 1120, eine Seitenpufferschaltung 1130, eine Dateneingabe-/Ausgabeschaltung 1140, einen Spannungserzeuger 1150 und eine Steuerlogik 1160 auf.
Das Speicherzell-Array 1110 kann aus einer Mehrzahl von Speicherblöcken gebildet sein. Als ein Beispiel ist ein Speicherblock in 2 veranschaulicht. Jeder Speicherblock kann aus einer Mehrzahl von physikalischen Seiten gebildet sein. Hierin kann die physikalische Seite einen Satz von Speicherzellen bezeichnen, welcher mit einer Wortleitung verbunden ist. In 2 kann ein Bezugszeichen „1111” eine physikalische Seite anzeigen. Jede physikalische Seite kann aus einer Mehrzahl von Speicherzellen gebildet sein. Jede Speicherzelle kann aus einem Zelltransistor gebildet sein, welcher ein Steuer-Gate und ein Floating-Gate hat.
Das Speicherzell-Array 1110 kann eine Mehrzahl von Zell-Strängen 1112 aufweisen. Jeder Zell-Strang 1112 kann einen Strang-Auswahltransistor aufweisen, welcher mit einer Strang-Auswahlleitung SL verbunden ist, eine Mehrzahl von Speicherzellen, von welchen jede mit einer Mehrzahl von Wortleitungen WL0 bis WL63 verbunden ist, und einen Masse-Auswahltransistor, welcher mit einer Masse-Auswahlleitung GSL verbunden ist. In jedem Zellstrang 1112 kann der Strang-Auswahltransistor mit einer entsprechenden Bit-Leitung verbunden sein, und der Masse-Auswahltransistor kann mit einer gemeinsamen Source-Leitung CSL verbunden sein.
In dem Flash-Speicher 1100 kann eine Speicherzelle ein einzelnes Bit von Daten oder zwei oder mehr Bits von Daten (hierauf wird hierin nachstehend als Multi-Bit-Daten Bezug genommen) speichern. Ein SLC-Flash-Speicher, welcher Ein-Bit-Daten pro Speicherzelle speichert, kann einen eines Löschzustandes und eines Programmierzustandes gemäß einer Grenzspannungsverteilung haben. Ein MLC-Flash-Speicher, welcher Multi-Bit-Daten pro Speicherzelle speichert, kann einen eines Löschzustandes und mehrerer Programmierzustände gemäß einer Grenzspannungsverteilung haben.
Der Adress-Dekoder 1120 kann mit dem Speicherzell-Array 1110 über die Auswahlleitungen SSL und GSL und die Wortleitungen WL0 bis WL63 verbunden sein. Bei einer Programmier- oder Lese-Operation kann der Adress-Dekoder 1120 eine Wortleitung (beispielsweise WL0) in Antwort auf eine Adresse (ADDR) auswählen.
Die Seitenpufferschaltung 1130 kann mit dem Speicherzell-Array 1110 über Bit-Leitungen BL0 bis BLm verbunden sein. Die Seitenpufferschaltung 1130 kann eine Mehrzahl von Seitenpuffern (nicht gezeigt) aufweisen. Ein Seitenpuffer kann mit einer Bit-Leitung verbunden sein, auf welche Bezug genommen wird als die Gesamt-Bit-Leitungsstruktur (All Bit Line Structure). Zwei oder mehr Seitenpuffer können mit einer Bit-Leitung verbunden sein, worauf Bezug genommen wird als die Schild-Bit-Leitungsstruktur (Shield Bit Line Structure). Die Seitenpufferschaltung 1130 kann Daten, welche zu oder von der ausgewählten Seite 1111 zu programmieren oder zu lesen sind, vorübergehend speichern.
Die Dateneingabe-/Ausgabeschaltung 1140 kann mit der Seitenpufferschaltung 1130 über Datenleitungen DL verbunden sein. Weiterhin kann die Dateneingabe-/Ausgabeschaltung 1140 mit einem Speichercontroller 1200 (es sei Bezug genommen auf 1) über Eingabe-/Ausgabeleitungen verbunden sein. Die Dateneingabe-/Ausgabeschaltung 1140 kann Programmierdaten von dem Speichercontroller 1200 bei einer Programmierung empfangen und gelesene Daten bzw. Lesedaten für den Speichercontroller 1200 beim Lesen vorsehen.
Der Spannungserzeuger 1150 kann eine Leistung (PWR) von dem Speichercontroller 1200 empfangen, um eine Wortleitungs-Spannung (VWL), welche benötigt wird, um Daten zu lesen oder zu schreiben, erzeugen. Die Wortleitungs-Spannung kann für den Adress-Dekoder 1120 vorgesehen sein. Wie in 2 veranschaulicht ist, kann der Spannungserzeuger 1150 einen Auswahl-Lese-Spannungs(Vrd)-Erzeuger 1151, einen Nichtauswahl-Lese-Spannung(Vread)-Erzeuger 1152 und einen Programmier-Spannungs(Vpgm)-Erzeuger 1151 aufweisen.
Der Auswahl-Lese-Spannungserzeuger 1151 kann eine Auswahl-Lese-Spannung, welche zu einer ausgewählten Wortleitung (beispielsweise WL0) zu übertragen ist, erzeugen. Der Nicht-Auswahl-Lese-Spannungserzeuger 1152 kann eine Nicht-Auswahl-Lese-Spannung, welche zu nichtausgewählten Wortleitungen (beispielsweise WL1 bis WL63) zu übertragen ist, erzeugen. Die Nicht-Auswahl-Lese-Spannung kann einen Spannungspegel haben, welcher ausreichend ist, um eine Speicherzelle, welche mit einem Zell-Strang verbunden ist, anzuschalten. Der Programmier-Spannungserzeuger 1153 kann eine Programmier-Spannung, welche zu der ausgewählten Wortleitung WL0 bei einer Programmier-Operation zu übertragen ist, erzeugen.
Die Steuerlogik 1160 kann ein Programmieren, ein Lesen und ein Löschen des Flash-Speichers 1100 unter Verwendung eines Befehls (CMD), einer Adresse (ADDR) und eines Steuersignals (CTRL) steuern. Beispielsweise kann beim Lesen die Steuerlogik 1160 den Adress-Dekoder 1120 steuern, um die Auswahl-Lese-Spannung für die ausgewählte Wortleitung WL0 vorzusehen, und die Seitenpufferschaltung 1130 und die Dateneingabe-/Ausgabeschaltung 1140, um Daten, welche zu bzw. in einer ausgewählten Seite 1111 programmiert sind, zu lesen.
In dem angenommenen Kontext des Flash-Speichers 1100 der 2 ist 3 ein Konzeptdiagramm, welches Grenzspannungsverteilungen für Flash-Speicherzellen des Speicherzell-Array 1110 veranschaulicht. Für diese Beschreibung wird angenommen, dass jede Flash-Speicherzelle 2-Bit-Daten speichert. Demnach sollte jede 2-Bit-Speicherzelle „normalerweise” eine Grenzspannung zeigen, welcher innerhalb einen von vier möglichen Datenzuständen, welche jeweils mit einem Löschzustand E0, einem ersten Programmierzustand P1, einem zweiten Programmierzustand P2 und einem dritten Programmierzustand P3 verknüpft sind, fallen. Es sei festgehalten, dass die jeweilige Grenzspannungsverteilung sequentiell höhere Bereiche von dem Löschzustand E0 zu dem dritten Programmierzustand P3 hat.
Wie herkömmlich verstanden wird, kann die Flash-Speichervorrichtung 1100 eine Gruppe von Programmier-Flash-Speicherzellen sein, welche mit einer Wortleitung zu derselben Zeit verbunden sind. Eine bestimmte Form dieses Programmier-Operations-Typs wird „Seitenprogrammierung” (über eine „Seitenprogrammier-Operation”) genannt, da eine definierte „Seite” von Flash-Speicherzellen – alle mit derselben Wortleitung verbunden – zusammen programmiert werden. Demnach wird unter der Annahme, dass das Arbeitsbeispiel die 2-Bit-Flash-Speicherzellen verwendet, jede Seitenprogrammier-Operation zweimal (2×) hinsichtlich der Wortleitung durchgeführt. Das heißt, dass eine erste Seitenprogrammier-Operation (beispielsweise eine Least Significant Bit(LSB)-Seiten-Programmier-Operation) und eine zweite Seitenprogrammierung (beispielsweise eine Most Significant Bit(MSB)-Seitenprogrammier-Operation) sequentiell durchgeführt werden.
Benachbarte Grenzspannungsverteilungen sind durch eine bestimmte Lese-Marge getrennt. Beispielsweise sollten jeweilige Lese-Margen idealerweise zwischen E0 und P1, P1 und P2, und P2 und P3 existieren. Unter der Belastung von praktischen Arbeitsbedingungen jedoch, können Lese-Margen schrumpfen oder verschwinden (beispielsweise) aufgrund einer Verschlechterung in (einer) bestimmten physikalischen Charakteristik(en) der Flash-Speicherzellen, Signalleitungs-Rausch-Effekten, plötzlichen Abschaltübergängen, etc. Verringerte oder nicht existierende Lese-Margen führen zu der Erzeugung von Ausfall-Bits.
Bezug nehmend auf 3 wird angenommen, dass jede von Wortleitungen W0 bis W3 gelesene Daten vorsieht, welche einen Durchschnitt von ungefähr fünf Fehler-Bits haben. Solche Umstände werden als normal angenommen, da sie innerhalb die Betriebserwartungen und/oder Spezifikationen für das Flash-Speichersystem 1000 fallen. Zu manchen Zeitpunkten jedoch wird angenommen, dass eine anormale Betriebsbedingung in Reaktion zu der Wortleitung WL3 aufgrund eines plötzlichen Ausschaltens auftritt. Beispielsweise wird während einer Daten-Zugriffsoperation, welche auf Flash-Speicherzellen gerichtet ist, welche mit der Wortleitung WL3 verbunden sind, die Leistung, welche an den Flash-Speicher 1100 angelegt wird, plötzlich unterbrochen. Als ein Ergebnis werden die Grenzspannungsverteilungen, welche durch Speicherzellen gezeigt werden, welche mit der Wortleitung WL3 verbunden sind, nach außerhalb der Spezifikation geändert, wie in 3 veranschaulicht ist. Hier wird angenommen, dass die Grenzspannungsverteilungen zusammengebrochen sind, um signifikant zu überlappen. Dieser Satz von geänderten Grenzspannungsverteilungsbeziehungen führt beispielsweise zu der Anwesenheit von 20 Ausfall-Bits. In einem solchen Fall, in dem eine Wortleitung deutlich unterschiedlich von einer anderen benachbarten oder nahen Wortleitung arbeitet, kann die ECC-Schaltung 1250 der 1 verwendet werden, um effektiv zu bestimmen, dass die Wortleitung WL3 eine anormale Wortleitung ist.
4 ist ein anderes Konzeptdiagramm, welches einen anderen Fall für das Speichersystem 1000 der 1 und 2 veranschaulicht, in welchem alle vier Wortleitungen WL0, WL1, WL2 und WL3 gelesene Daten vorsehen, welche (beispielsweise) 20 Fehler-Bits im Durchschnitt haben. Dieser Typ von Ergebnis ist möglich, wo die Flash-Speicherzellen, welche mit den vier Wortleitungen verbunden sind, ähnlich gealtert (beispielsweise von einer langen Verwendung abgenutzt) sind. Die Anzahl von Ausfall-Bits, welche in gelesenen Daten, welche von jeder der vier Wortleitungen kommen, erfasst wird, wird ungefähr dieselbe sein, dieses allgemeine Niveau von Fehler-Bits sollte nicht zu einer Bestimmung eines anormalen Wortleitungs-Betriebs führen.
Unter den Bedingungen, welche in Beziehung auf das Beispiel der 4 beschrieben sind, können herkömmliche Techniken für eine Bestimmung einer anormalen Wortleitung, welche durch eine ECC-Schaltung implementiert sind, nichtsdestotrotz fehlerhaft bestimmen, dass eine oder mehrere von WL0, WL1, WL2 und WL3 (eine) anormale Wortleitung(en) ist (sind). In anderen Worten gesagt, kann die Bedingung (beispielsweise Flash-Speicher-Zellalterung), welche die übermäßigen Ausfall-Bits der 4 verursacht, als eine anormale Wortleitungs-Bedingung (anormale Wortleitungs-Bedingungen) fehlinterpretiert werden.
Ausführungsformen des erfinderischen Konzepts adressieren diesen Typ von Problem unter anderen erfolgreich und können verwendet werden, um leicht und genauer die Anwesenheit einer anormalen Wortleitung zu bestimmen. Weiterhin können Ausführungsformen des erfinderischen Konzepts eine anormale Wortleitung viel früher als analoge herkömmliche Speichersysteme und Verfahren bestimmen. Bestimmte Ausführungsformen des erfinderischen Konzepts, welche einen Detektor für eine anormale Wortleitung aufweisen, können verwendet werden, um eine anormale Wortleitung von (einer) anormalen Wortleitung(en) unter Verwendung jeweiliger Fehler-Bit-Änderungsraten für jeweilige wortleitungsbezogene Gruppierungen von Flash-Speicherzellen (beispielsweise für jeweilige Seiten von Flash-Speicherzellen) zu unterscheiden.
5 ist ein Blockschaltbild, welches den Betrieb des Flash-Speichersystems der 1, welches den Detektor 1260 für die anormale Wortleitung aufweist gemäß einer Ausführungsform des erfinderischen Konzepts weiter veranschaulicht. Bezug nehmend auf 5 weist das Flash-Speichersystem 1000 wiederum den Flash-Speicher 1100, die Steuereinheit 1230, die ECC-Schaltung 1250 und den Detektor 1260 für eine anormale Wortleitung auf.
Die ECC-Schaltung 1250 kann verwendet werden, um so genannte „Ausfall-Bit-Informationen” (FB) für jede Seite von Daten (TATA), welche von dem Flash-Speicher 1100 abgerufen werden, zu erzeugen. Und die Fehler-Bit-Informationen können für den Detektor 1260 für die anormale Wortleitung vorgesehen sein.
Es wird angenommen, dass der Detektor 1260 für eine anormale Wortleitung in Antwort auf ein Aktivierungssignal (EN = Enable Signal), welches von der Steuereinheit 1230 empfangen wird, arbeitet. Der Detektor 1260 für eine anormale Wortleitung kann verwendet werden, um eine anormale Wortleitung in dem Flash-Speicher 1100 unter Verwendung der Ausfall-Bit-Informationen zu erfassen. Hierin wird angenommen, dass die Ausfall-Bit-Informationen eine Anzahl von Ausfall-Bits anzeigen, welche in jeder Seite von Daten existiert. Demnach wird in diesem Beispiel angenommen, dass der Flash-Speicher 1100 eine Lese-Operation auf einer Seite-für-Seite-Basis ausführt, wodurch die Ausfall-Bit-Information auf einer Seitenbasis vorgesehen ist. Selbstverständlich können andere wortleitungsbezogene Gruppierungen von Flash-Speicherzellen mit entsprechenden Ausfall-Bit-Informationen verwendet werden, viele Flash-Speichersysteme aber spezifizieren eine Datenseite.
In bestimmten Ausführungsformen des erfinderischen Konzepts kann der Detektor 1260 für eine anormale Wortleitung die seitenweisen Ausfall-Bit-Informationen speichern. Beispielsweise kann der Detektor 1260 für eine anormale Wortleitung „FBi” Ausfall-Bit-Informationen für eine entsprechende „i-te Seite” und „FBj” Fehler-Bit-Informationen für eine entsprechende „j-te Seite” etc. speichern. Während bestimmter Verfahren zum Erfassen einer anormalen Wortleitung können die jeweiligen gespeicherten Fehler-Bit-Informationen FBi und FBj verglichen werden, um ein Erfassungssignal (DET) für eine anormale Wortleitung zu erzeugen.
Die Steuereinheit 1230 kann den Flash-Speicher 1100 in Antwort auf das Erfassungssignal für eine anormale Wortleitung von dem Detektor 1260 für eine anormale Wortleitung steuern. Beispielsweise kann die Steuereinheit 1230 auf das Erfassungssignal für eine anormale Wortleitung durch ein Durchführen einer Wiederherstellungs-Operation (beispielsweise eine bestimmte Re-Programmierungs-Operation) auf den einbezogenen Speicherzellen der anormalen Wortleitung antworten.
6 ist ein Diagramm, welches ein Verfahren veranschaulicht, in welchem eine anormale Wortleitung durch ein Vergleichen der Anzahl von Ausfall-Bits von Seiten in einem Flash-Speichersystem konsistent mit der Beschreibung von 5 erfasst wird. In 6 ist ein Fall „A” einer, in welchem ein anormaler Umstand für Wortleitung WL3 (der 3) erzeugt wird, und ein Fall „B” einer, in welchem jede eine der vier Wortleitungen WL0, WL1, WL2 und WL3 Seitendaten vorsieht, welche 20-Bit-Ausfall im Durchschnitt aufgrund einer allgemeinen Verschlechterung in der (den) physikalischen Charakteristik(en) von konstituierenden Speicherzellen vorsieht.
Bezug nehmend auf Fall A ist, da ein 5-Bit-Ausfall jeweils bei Wortleitungen WL0 und WL1 erzeugt wird, eine Fehler-Bit-Änderungsrate zwischen den Wortleitungen WL0 und WL1 0%. Ähnlich ist eine Fehler-Bit-Änderungsrate zwischen Wortleitungen WL1 und WL2 0%. Da jedoch ein 5-Bit-Ausfall bei der Wortleitung WL2 erzeugt wird und ein 20-Bit-Ausfall bei einer Wortleitung WL3 erzeugt wird, ist eine Ausfall-Bit-Änderungsrate zwischen den Wortleitungen WL2 und WL3 400%. Unter diesen Bedingungen bestimmt der Detektor 1260 für eine anormale Wortleitung, dass Wortleitung WL3 eine anormale Wortleitung ist, basierend auf Ausfall-Bit-Informationen, welche benachbarten oder nahen Wortleitung(en) zugeordnet sind.
Bezug nehmend auf den Fall B sind, da ein Durchschnitts-20-Bit-Ausfall bei jeder Wortleitung WL0, WL1, WL2 und WL3 aufgrund der allgemeinen Verschlechterung der physikalischen Charakteristik(en) von Flash-Speicherzellen erzeugt wird, entsprechende Fehler-Bit-Änderungsraten zwischen jedem Paar von benachbarten Wortleitungen 0%. Demnach wird der Detektor 1260 für eine anormale Wortleitung nicht bestimmen, dass irgendeine der betrachteten Wortleitungen eine anormale Wortleitung ist. In bestimmten Ausführungsformen des erfinderischen Konzepts jedoch kann der Detektor 1260 für eine anormale Wortleitung verwendet werden, um ein „Ausfallssignal” zu erzeugen, wenn eine bestimmte Ausfall-Bit-Änderungsrate eine Referenz-Ausfall-Bit-Änderungsrate überschreitet, und um ein „Passiersignal” zu erzeugen, wenn die Fehler-Bit-Änderungsrate die Fehler-Bit-Änderungsrate nicht überschreitet.
7 ist ein Fluss bzw. Flussdiagramm, welches ein Erfassungsverfahren für eine anormale Wortleitung für das Flash-Speichersystem 1000 der 1 und 2 gemäß einer Ausführungsform des erfinderischen Konzepts zusammenfasst.
Gemäß diesem beispielhaften Verfahren liest in Operation S110 der Flash-Speicher 1100 eine „(n-te)” Seite oder Seite(n) unter der Steuerung der Steuereinheit 1230. Die resultierenden gelesenen Daten werden für die ECC-Schaltung 1250 vorgesehen, und die ECC-Schaltung 1250 zählt eine Anzahl von Ausfall-Bits FB(n) für die n-te Seite von gelesenen Daten.
In Operation S120 liest der Flash-Speicher 1100 eine nächste oder „(n + 1)-te” Seite (oder Seite(n + 1)) unter der Steuerung der Steuereinheit 1230. Die resultierenden gelesenen Daten werden für die ECC-Schaltung 1250 vorgesehen, und die ECC-Schaltung 1250 zählt eine Anzahl von Ausfall-Bits FB(n + 1) für die (n + 1)-te Seite.
In Operation S130 kann ein Detektor 1260 für eine anormale Wortleitung ersucht werden, die Werte FB(n) und FB(n + 1), welche von der ECC-Schaltung 1250 vorgesehen sind, zu vergleichen. Der Detektor 1260 für eine anormale Wortleitung kann intern Ausfall-Bit-Informationen für jede Seite, welche jeweils in Operationen S110 und S120 berechnet werden, speichern.
In Operation S140 kann der Detektor 1260 für die anormale Wortleitung verwendet werden, um eine Fehler-Bit-Änderungsrate zwischen (beispielsweise) benachbarten Seiten von gelesenen Daten (d. h. gelesenen Daten, welche von benachbart platzierten Wortleitungen angefordert werden) zu berechnen. Alternativ kann der Detektor 1260 für eine anormale Wortleitung verwendet werden, um eine Fehler-Bit-Änderungsrate zwischen (beispielsweise) nahegelegenen Seiten von gelesenen Daten (d. h. gelesenen Daten, welche von nahe platzierten Wortleitungen angefordert werden) zu berechnen.
In Operation S150 kann der Detektor 1260 für eine anormale Wortleitung eine anormale Wortleitung basierend auf einer Ausfall-Bit-Änderungsrate, welche in Operation S140 berechnet wird, erfassen. Wie obenstehend beschrieben ist, kann eine Ausfall-Bit-Änderungsrate zwischen einer anormalen Wortleitung und einer normalen Wortleitung größer sein als zwischen normalen Wortleitungen. Der Detektor 1260 für eine anormale Wortleitung kann ein Erfassungssignal DET für die Steuereinheit 1230 vorsehen. Ein Ausfallsignal kann für die Steuereinheit 1230 vorgesehen sein, wenn eine anormale Wortleitung erfasst wird, und ein Passiersignal kann für die Steuereinheit 1230 vorgesehen sein, wenn keine anormale Wortleitung erfasst wird.
Wie obenstehend beschrieben ist, kann das Flash-Speichersystem 1000 der 1 eine anormale Wortleitung zu einer relativ frühen Phase erfassen. Weiterhin ist es möglich, normale und anormale Wortleitungen unter Verwendung von Fehler-Bit-Änderungsraten von Seiten zu unterscheiden, welche über einen Detektor 1260 für eine anormale Wortleitung berechnet werden. Die Gründe können sein, dass im Falle von normalen Wortleitungen es nahezu keinen Unterschied zwischen Ausfall-Bit-Auftrittshäufigkeiten aufgrund einer Variation in einer physikalischen Charakteristik von Speicherzellen gibt.
8 ist ein Blockschaltbild, welches ein Flash-Speichersystem gemäß einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 8 weist ein Flash-Speichersystem 2000 im Allgemeinen einen Flash-Speicher 2100 und einen Speichercontroller 2200 auf.
Eine Grenzspannungsverteilung von Speicherzellen kann von einer anfänglichen Grenzspannungsverteilung aufgrund eines anormalen Umstandes wie beispielsweise eines plötzlichen Abschaltens oder einer Variation in einer physikalischen Charakteristik wie beispielsweise einer Alterung der Speicherzellen, welche durch eine lange Verwendung verursacht wird, unterschieden werden. Wenn eine Lücke zwischen Grenzspannungsverteilungen schmäler wird, werden Ausfall-Bits während einer Lese-Operation erzeugt werden. Bestimmte Ausführungsformen des erfinderischen Konzepts können Änderungsraten für die Anzahl von Aus-Zellen in benachbarten oder nahegelegenen Seiten vergleichen, um eine anormale Wortleitung relativ früh zu erfassen. Ebenso können Ausführungsformen des erfinderischen Konzepts eine normale Wortleitung von einer anormalen Wortleitung genau unterscheiden.
Der Flash-Speicher 2100 kann abgewandelt werden, so dass er einen „Aus-Zellen-Zähler” 2165 aufweist. Der Aus-Zellen-Zähler 2165 ist eine Schaltung, welche eine Anzahl von Speicherzellen, welche auf einen bestimmten Datenwert (beispielsweise 0 und 1 für eine binäre Flash-Speicherzelle) programmiert sind während einer Lese-Operation, in der eine bestimmte Lese-Spannung an eine ausgewählte Wortleitung angelegt wird, zählt. Hierin kann irgendein ausgewählter Datenwert verwendet werden, um „Aus-Zellen” in einem Flash-Speicherzell-Array zu identifizieren.
Der Speichercontroller 2200 weist eine Host-Schnittstelle 2210, eine Flash-Schnittstelle 2220, eine Steuereinheit 2230, einen RAM 2240, eine FCC-Schaltung 2250 und einen Detektor 2260 für eine anormale Wortleitung auf. Der Detektor 2260 für eine anormale Wortleitung empfängt Aus-Zellen-Informationen (OFFC = Off Cell Information) von dem Aus-Zellen-Zähler 2165 und kann eine anormale Wortleitung in Bezug auf eine abgeleitete Aus-Zellen-Änderungsrate jeder Seite exakt erfassen. Dies wird vollständiger unter Bezugnahme auf die 10 und 11 beschrieben werden.
9 ist ein Blockschaltbild, welches den Flash-Speicher 2100 der 8 weiter veranschaulicht. Bezug nehmend auf 9 weist der Flash-Speicher 2100 ein Speicherzell-Array 2110, einen Adress-Dekoder 2120, eine Seitenpufferschaltung 2130, eine Dateneingabe-/Ausgabeschaltung 2140, einen Spannungserzeuger 2150 und eine Steuerlogik 2160 auf.
Der Spannungserzeuger 2150 kann einen Auswahl-Lese-Spannungserzeuger 2151, einen Nicht-Auswahl-Lese-Spannungserzeuger 2152 und einen Programmier-Spannungserzeuger 2153 aufweisen. Die Steuerlogik 2160 kann ein Programmieren, Lesen und Löschen des Flash-Speicher 2100 unter Verwendung eines Befehls (CMD), einer Adresse (ADDR) und eines Steuersignals (CTRL) steuern.
Bezug nehmend auf 9 kann die Steuerlogik 2160 den Aus-Zellen-Zähler 2165 aufweisen. Der Aus-Zellen-Zähler 2165 kann verwendet werden, um eine Anzahl von Zellen unter den Speicherzellen zu zählen, welche mit jeder Wortleitung verbunden sind. Das heißt, dass während einer Lese-Operation, welche unter Verwendung einer bestimmten Lese-Spannung (Vrd), welche an eine Wortleitung angelegt wird, durchgeführt wird, der Aus-Zellen-Zähler 2165 eine Anzahl von Speicherzellen zählt, welche einen bestimmten Datenwert (beispielsweise 0) haben.
Der Aus-Zellen-Zähler 2165 sieht dann die Aus-Zellen-Informationen für einen Detektor 2260 für eine anormale Wortleitung vor. Der Detektor 2260 für eine anormale Wortleitung kann eine anormale Wortleitung in Bezug auf eine Aus-Zellen-Änderungsrate für jede Seite von gelesenen Daten erfassen. Der Detektor 2260 für eine anormale Wortleitung kann ein Ausfall-Signal erzeugen, wenn eine Aus-Zellen-Änderungsrate eine Referenz-Änderungsrate überschreitet, oder ein Passiersignal erzeugen, wenn die Aus-Zellen-Änderungsrate die Referenz-Änderungsrate nicht überschreitet.
Das Flash-Speichersystem 2000 der 8 kann eine anormale Wortleitung früh erfassen. Ebenso kann das erfinderische Konzept leicht eine normale Wortleitung und eine anormale Wortleitung unter Verwendung von Aus-Zellen-Änderungsraten von Seiten unterscheiden, welche durch den Detektor 2260 für eine anormale Wortleitung berechnet werden.
10 ist ein Blockschaltbild, welches ein Verfahren zum Erfassen einer anormalen Wortleitung für das Flash-Speichersystem 2000 der 8 veranschaulicht. Bezug nehmend auf 10 weist das Flash-Speichersystem 2000 wiederum den Flash-Speicher 2100, die Steuereinheit 2230 und den Detektor 2260 für eine anormale Wortleitung auf.
Es wird angenommen, dass der Detektor 2260 für eine anormale Wortleitung in Antwort auf ein Aktivierungssignal (EN), welches von der Steuereinheit 2230 empfangen wird, arbeitet. Der Detektor 2260 für eine anormale Wortleitung empfängt Aus-Zellen-Informationen von dem Flash-Speicher 2100. Hierin können die Aus-Zellen-Informationen aus gelesenen Daten abgeleitet werden, welche während einer Lese-Operation unter Verwendung einer bestimmten Lese-Spannung (Vrd), welche an einer ausgewählte Wortleitung angelegt wird, erhalten werden, oder der Anzahl von Aus-Zellen abgeleitet werden. Da angenommen wird, dass der Flash-Speicher 2100 Lese-Operationen auf einer Seitenbasis durchführt, werden die Aus-Zellen-Informationen auf einer Seitenbasis vorgesehen.
Der Detektor 2260 für eine anormale Wortleitung kann Aus-Zellen-Informationen für jede Seite des Flash-Speichers 2100 speichern. Beispielsweise kann der Detektor 2260 für eine anormale Wortleitung Aus-Zellen-Informationen OFFCi über eine i-te Seite und Aus-Zellen-Informationen OFFCj über eine j-te Seite speichern, die Aus-Zell-Informationen OFFCi und OFFCj vergleichen und ein Erfassungssignal DET für eine anormale Wortleitung als ein Vergleichsergebnis erzeugen.
11 ist ein Diagramm, welches ein Verfahren veranschaulicht, in welchem eine anormale Wortleitung durch einen Vergleich zwischen Aus-Zellen-Anzahlen für Seiten in dem Flash-Speichersystem 2000 der 10 erfasst wird. In 11 ist ein Fall „A” einer, in dem ein anormaler Umstand durch eine Wortleitung WL3 erzeugt wird, und ein Fall „B” ist einer, in dem Grenzspannungsverteilungen für Speicherzellen allgemein aufgrund von Speicherzellen-Verschlechterung bzw. Speicherzellen-Alterung geändert werden.
Bezug nehmend auf Fall A kann während einer Lese-Operation, in der eine bestimmte Lese-Spannung (Vrd) an den Flash-Speicher 2100 angelegt wird, eine Anzahl von Aus-Zellen, welche von jeder Wortleitung erhalten wird, als bezogen auf den schattierten Bereich jeder Grenzspannungsverteilung verstanden werden. Das heißt, dass in dem Fall, dass ein anormaler Umstand durch die Wortleitung WL3 erzeugt wird, eine Aus-Zellen-Änderungsrate zwischen einer anormalen Wortleitung und einer normalen Wortleitung größer sein wird als zwischen zwei normalen Wortleitungen.
Bezug nehmend auf Fall B wird, da die Grenzspannungsverteilungen für Speicher, welcher mit jeder von Wortleitungen WL0, WL1, WL2 und WL3 verknüpft ist, aufgrund einer Speicherzellen-Verschlechterung geändert werden, eine Aus-Zellen-Änderungsrate zwischen den verschiedenen Wortleitungen 0% sein. Unter solchen Bedingungen wird der Detektor 2260 für eine anormale Wortleitung eine anormale Wortleitung basierend auf Aus-Zellen-Informationen zwischen irgendwelchen zwei benachbarten oder nahegelegenen Wortleitungen nicht bestimmen.
Wie obenstehend beschrieben ist, kann das Flash-Speichersystem 2000 in 8 eine anormale Wortleitung in einer frühen Phase bzw. einem frühen Stadium erfassen. Weiterhin ist es möglich, normale und anormale Wortleitungen unter Verwendung von Aus-Zellen-Änderungsraten von Seiten zu unterscheiden, welche mittels des Detektors 2260 für eine anormale Wortleitung berechnet werden.
Ein Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts kann angewandt werden auf oder vorgesehen sein für verschiedene Produkte. Das Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts kann durch elektronische Vorrichtungen wie beispielsweise einen Personal Computer, eine digitale Kamera, einen Camcorder, ein Mobiltelefon, einen MP3-Player, ein PMP, ein PSP, ein PDA und derselben sowie Speichervorrichtungen wie beispielsweise eine Speicherkarte, einen USB-Speicher, ein Festkörperlaufwerk (hierauf wird hierin Bezug genommen als SSD) und dergleichen implementiert sein.
12 ist ein Blockschaltbild, welches ein Speicherkartensystem veranschaulicht, welches ein Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts inkorporieren kann. Ein Speicherkartensystem 3000 kann einen Host 3100 und eine Speicherkarte 3200 aufweisen. Der Host 3100 kann einen Host-Controller 3110, eine Host-Verbindungseinheit 3210 und einen DRAM 3130 aufweisen.
Der Host 3100 kann Daten in der Speicherkarte 3200 schreiben und Daten von der Speicherkarte 3200 lesen. Der Host-Controller 3110 kann einen Befehl (beispielsweise einen Schreibbefehl), ein Taktsignal CLK, welches von einem Takterzeuger (nicht gezeigt) in dem Host 3100 erzeugt wird, und Daten zu der Speicherkarte 3200 über die Host-Verbindungseinheit 3120 schreiben. Der DRAM 3130 kann ein Hauptspeicher des Host 3100 sein.
Die Speicherkarte 3200 kann eine Kartenverbindungseinheit 3210, einen Kartencontroller 3220 und einen Flash-Speicher 3230 aufweisen. Der Kartencontroller 3220 kann Daten in dem Flash-Speicher 3230 in Antwort auf einen Befehl, welcher über die Kartenverbindungseinheit 3210 zugeführt wird, speichern. Die Daten können in Synchronisation mit einem Taktsignal, welches von einem Takterzeuger (nicht gezeigt) in dem Kartencontroller 3220 erzeugt wird, gespeichert werden. Der Flash-Speicher 3230 kann Daten, welche von dem Host 3100 übertragen werden, speichern. Beispielsweise kann, in einem Fall, in dem der Host 3100 eine digitale Kamera ist, die Speicherkarte 3200 Abbildungsdaten speichern.
Das Speicherkartensystem 3000 kann einen Detektor für eine anormale Wortleitung (Bezug nehmend auf 1 oder 8) innerhalb des Kartencontrollers 3220 oder des Flash-Speichers 3230 aufweisen. Das Speicherkartensystem 3000 kann eine anormale Wortleitung zu einer frühen Phase erfassen. Weiterhin ist es möglich, normale und anormale Wortleitungen unter Verwendung von Ausfall-Bit-Änderungsraten oder Aus-Zellen-Änderungsraten von Seiten zu unterscheiden, welche über den Detektor für eine anormale Wortleitung berechnet werden.
13 ist ein Blockschaltbild, welches ein Festkörperlaufwerksystem veranschaulicht, welches ein Speichersystem gemäß dem erfinderischen Konzept inkorporieren kann. Bezug nehmend auf 13 kann ein Festkörperlaufwerk(SSD = Solid State Drive)-System 4000 einen Host 4100 und ein SSD 4200 aufweisen. Der Host 4100 kann eine Host-Schnittstelle 4111, einen Host-Controller 4120 und einen DRAM 4130 aufweisen.
Der Host 4100 kann Daten in das SSD 4200 schreiben oder Daten von dem SSD 4100 lesen. Der Host-Controller 4120 kann Signale SGL wie beispielsweise einen Befehl, eine Adresse, ein Steuersignal und dergleichen über die Host-Schnittstelle 4111 zu dem SSD 4200 übertragen. Der DRAM 4130 kann ein Hauptspeicher des Host 4100 sein.
Das SSD 4200 kann Signale SGL mit dem Host 4100 über die Host-Schnittstelle 4211 austauschen und kann mit einer Leistung über einen Leistungsverbinder bzw. Leistungsstecker 4221 versorgt werden. Das SSD 4200 kann eine Mehrzahl von nichtflüchtigen Speichern 4201 bis 420n, einen SSD-Controller 4210 und eine Hilfsleistungsversorgung 4220 aufweisen. Hierin können die nichtflüchtigen Speicher 4201 bis 420n durch nicht nur einen NAND-Flash-Speicher sondern auch einen nichtflüchtigen Speicher wie beispielsweise einen PRAM, einen MRAM, einen ReRAM oder dergleichen implementiert sein.
Die Mehrzahl von nichtflüchtigen Speichern 4201 bis 420n kann als Speichermedium des SSD 4200 verwendet werden. Die Mehrzahl von nichtflüchtigen Speichern 4201 bis 420n können mit dem SSD-Controller 4210 über eine Mehrzahl von Kanälen CH1 bis CHn verbunden sein. Ein Kanal kann mit einem oder mehreren nichtflüchtigen Speichern verbunden sein. Nichtflüchtige Speicher, welche mit einem Kanal verbunden sind, können mit demselben Datenbus verbunden sein.
Der SSD-Controller 4210 kann Signale SGL mit dem Host 4100 über die Host-Schnittstelle 4211 austauschen. Hierin können die Signale SGL einen Befehl, eine Adresse, Daten und dergleichen aufweisen. Der SSD-Controller 4210 kann konfiguriert sein, so dass er Daten zu oder von einem entsprechenden nichtflüchtigen Speicher schreibt oder liest, gemäß einem Befehl des Host 4100. Der SSD-Controller 4210 wird vollständiger unter Bezugnahme auf 14 beschrieben werden.
Die Hilfsleistungsversorgung 4220 kann mit dem Host 4100 über den Leistungsverbinder 4221 verbunden sein. Die Hilfsleistungsversorgung 4220 kann durch eine Leistung PWR von dem Host 4100 geladen werden. Die Hilfsleistungsversorgung 4220 kann innerhalb oder außerhalb des SSD 4200 platziert sein. Beispielsweise kann die Hilfsleistungsversorgung 4220 auf ein Main Board verbracht werden, um eine Hilfsleistung für das SSD 4200 zur Verfügung zu stellen.
14 ist ein Blockschaltbild, welches den SSD-Controller der 13 weiter veranschaulicht. Bezug nehmend auf 14 kann ein SSD-Controller 4200 eine NVM-Schnittstelle 4211, eine Host-Schnittstelle 4212, einen Detektor 4213 für eine anormale Wortleitung, eine Steuereinheit 4214 und einen SRAM 4215 aufweisen.
Die NVM-Schnittstelle 4211 kann Daten, welche von einem Hauptspeicher eines Host 4100 übertragen werden, jeweils auf Kanäle CH1 bis CHn verteilen. Die NVM-Schnittstelle 4211 kann Daten, welche aus nichtflüchtigen Speichern 4201 bis 420n gelesen werden, zu dem Host 4100 über die Host-Schnittstelle 4212 übertragen.
Die Host-Schnittstelle 4212 kann eine Schnittstelle mit einem SSD 4200 gemäß dem Protokoll des Host 4100 vorsehen. Die Host-Schnittstelle 4212 kann mit dem Host 4100 unter Verwendung eines USB (Universal Serial Bus), eines SCSI (Small Computer System Interface), eines PCIexpress, eines ATA, eines PATA (Parallel ATA), eines SATA (Serial ATA), eines SAS (Serial Attached SCSI) oder dergleichen, kommunizieren. Die Host-Schnittstelle 4212 kann auch eine Platten-Emulationsfunktion durchführen, welche es dem Host 4100 ermöglicht, das SSD 4200 als ein Festplattenlaufwerk (HDD = Harddisk Drive) zu erkennen.
Der Detektor 4213 für eine anormale Wortleitung kann eine anormale Wortleitung oder Ausfall-Bit-Informationen oder Aus-Zell-Informationen jeder Seite in den nichtflüchtigen Speichern 4201 bis 420n trennen oder erfassen. Die Steuereinheit 4214 kann Signale, welche von dem Host 4100 zugeführt werden, analysieren und verarbeiten. Die Steuereinheit 4214 kann den Host 4100 oder die nichtflüchtigen Speicher 4201 bis 420n durch die Host-Schnittstelle 4212 oder die NVM-Schnittstelle 4211 steuern. Die Steuereinheit 4214 kann die nichtflüchtigen Speicher 4201 bis 420n gemäß Firmware zum Treiben des SSD 4200 steuern.
Der SRAM 4215 kann verwendet werden, um Software, welche die nichtflüchtigen Speicher 4201 bis 420n effizient managt, zu treiben. Der SRAM 4215 kann Metadaten, welche von einem Hauptspeicher des Host 4100 zugeführt werden oder Cache-Daten speichern. Bei einer plötzlichen Abschalt-Operation können Metadaten oder Cache-Daten, welche in dem SRAM 4215 gespeichert sind, in den nichtflüchtigen Speichern 4201 bis 420n unter Verwendung einer Hilfsleistungsversorgung 4220 gespeichert werden.
Zurückkehrend zu 13 kann ein SSD-System 4000 eine anormale Wortleitung zu einer frühen Phase erfassen. Weiterhin ist es möglich, normale und anormale Wortleitungen unter Verwendung von Ausfall-Bit-Änderungsraten oder Aus-Zellen-Änderungsraten von Seiten zu unterscheiden, welche über den Detektor für eine anormale Wortleitung berechnet werden.
15 ist ein Blockschaltbild, welches eine elektronische Vorrichtung veranschaulicht, welche ein Flash-Speichersystem gemäß einer Ausführungsform des erfinderischen Konzepts inkorporieren kann. Hierin kann eine elektronische Vorrichtung 5000 ein Personal Computer oder eine handgeführte elektronische Vorrichtung wie beispielsweise ein Notebook-Computer, ein Mobiltelefon, ein PDA, eine Kamera oder dergleichen sein.
Bezug nehmend auf 15 kann die elektronische Vorrichtung 5000 ein Speichersystem 5100, eine Leistungsversorgungsvorrichtung 5200, eine Hilfsleistungsversorgung 5250, eine CPU 5300, einen DRAM 5400 und eine Verwender-Schnittstelle 5500 aufweisen. Das Speichersystem 5100 kann einen Flash-Speicher 5110 und einen Speichercontroller 5120 aufweisen. Das Speichersystem 5100 kann in der elektronischen Vorrichtung 5000 eingebaut sein.
Die elektronische Vorrichtung 5000 kann eine anormale Wortleitung zu einer frühen Phase erfassen. Weiterhin ist es möglich, normale und anormale Wortleitungen unter Verwendung von Fehler-Bit-Änderungsraten oder Aus-Zellen-Änderungsraten von Seiten zu unterscheiden, welche über einen Detektor für eine anormale Wortleitung berechnet werden.
Ein Speichersystem gemäß bestimmten Ausführungsformen des erfinderischen Konzepts kann eine Flash-Speicher inkorporieren, welcher ein dreidimensionales (3D)-Speicherzell-Array hat, sowie auch oder anstelle dessen ein zweidimensionales Speicherzell-Array.
16 ist ein Blockschaltbild, welches einen Flash-Speicher veranschaulicht, welcher ein 3D-Speicherzell-Array hat, welches auf eine Ausführungsform des erfinderischen Konzepts angewandt wird. Bezug nehmend auf 16 kann ein Flash-Speicher 6000 ein dreidimensionales (3D) Zell-Array 6110, eine Dateneingabe-/Ausgabeschaltung 6120, einen Adress-Dekoder 6130 und eine Steuerlogik 6140 aufweisen.
Das 3D Zell-Array 6110 kann eine Mehrzahl von Speicherblöcken BLK1 bis BLKz aufweisen, von welchen jeder gebildet ist, so dass er eine dreidimensionale Struktur (oder eine vertikale Struktur) hat. In einem Speicherblock, welcher eine zweidimensionale (horizontale) Struktur hat, können Speicherzellen in einer Richtung parallel mit einem Substrat gebildet sein. In einem Speicherblock, welcher eine dreidimensionale Struktur hat, können Speicherzellen in einer Richtung rechtwinklig zu dem Substrat gebildet sein. Jeder der Speicherblöcke BLK1 bis BLKz kann eine Löscheinheit des Flash-Speichers 6000 sein.
Die Dateneingabe-/Ausgabeschaltung 6120 kann mit dem 3D-Zell-Array 6110 über eine Mehrzahl von Bit-Leitungen verbunden sein. Die Dateneingabe-/Ausgabeschaltung 6120 kann Daten von einer externen Vorrichtung empfangen oder Ausgabedaten, welche aus dem 3D-Zell-Array 6110 zu der externen Vorrichtung gelesen werden. Der Adress-Dekoder 6130 kann mit dem 3D-Zell-Array 6110 über eine Mehrzahl von Wortleitungen und Auswahl-Leitungen GSL und SSL verbunden sein. Der Adress-Dekoder 6130 kann die Wortleitungen in Antwort auf eine Adresse (ADDR) auswählen.
Die Steuerlogik 6140 kann ein Programmieren, Löschen, Lesen etc. des Flash-Speichers 6000 steuern. Beispielsweise kann bei einem Programmieren die Steuerlogik 6140 den Adress-Dekoder 6130 und die Dateneingabe-/Ausgabeschaltung 6120 derart steuern, dass eine Programmier-Spannung einer ausgewählten Wortleitung zur Verfügung gestellt wird, und Daten programmiert werden.
17 ist eine perspektivische Ansicht, welche die 3D-Struktur eines Speicherblocks, welcher in 16 veranschaulicht ist, weiter veranschaulicht. Bezug nehmend auf 17 kann ein Speicherblock BLK1 in einer Richtung rechtwinklig zu einem Substrat SUB gebildet sein. Ein n+ Dotierungsbereich kann an dem Substrat SUB gebildet sein. Eine Gate-Elektrodenschicht und eine Isolierschicht können auf dem Substrat SUB abwechselnd bzw. der Reihe nach abgeschieden sein. Eine Ladungs-Speicherschicht kann zwischen der Gate-Elektrodenschicht und der Isolierschicht gebildet sein.
Wenn die Gate-Elektrodenschicht und die Isolierschicht in einer vertikalen Richtung strukturiert bzw. gemustert sind, kann eine V-förmige Säule gebildet werden. Die Säule kann mit dem Substrat SUB über die Gate-Elektrodenschicht und die Isolierschicht verbunden sein. Ein äußerer Abschnitt der O der Säule kann aus einem Kanal-Halbleiter gebildet sein, und ein innerer Abschnitt I davon kann aus einem isolierenden Material wie beispielsweise Siliziumoxid gebildet sein.
Die Gate-Elektrodenschicht des Speicherblocks BLK1 kann mit einer Masse-Auswahlleitung GSL, einer Mehrzahl von Wortleitungen WL1 bis WL8 und einer Strang-Auswahlleitung SSL verbunden sein. Die Säulen des Speicherblocks BLK1 können mit einer Mehrzahl von Bit-Leitungen BL1 bis BL3 verbunden sein. In 17 ist der Fall veranschaulicht, in dem ein Speicherblock BLK1 zwei Auswahlleitungen SSL und GSL, acht Wortleitungen WL1 bis WL8 und drei Bit-Leitungen BL1 bis BL3 hat. Das erfinderische Konzept ist jedoch nicht darauf beschränkt.
18 ist eine äquivalente Schaltung für den Speicherblock, welcher in 17 veranschaulicht ist. Bezug nehmend auf 18 können NAND-Stränge NS11 bis NS33 zwischen Bit-Leitungen BL1 bis BL3 und einer gemeinsamen Source-Leitung CSL verbunden sein. Jeder NAND-Strang (beispielsweise NS11) kann einen Strang-Auswahltransistor SST, eine Mehrzahl von Speicherzellen MC1 bis MC8 und einen Masse-Auswahltransistor GST aufweisen.
Die Strang-Auswahltransistoren SST können mit Strang-Auswahl-Leitungen SSL1 bis SSL3 verbunden sein. Die Speicherzellen MC1 bis MC8 können jeweils mit entsprechenden Wortleitungen WL1 bis WL8 verbunden sein. Die Masse-Auswahltransistoren GST können mit einer Masse-Auswahl-Leitung GSL verbunden sein. Ein Strang-Auswahltransistor SST kann mit einer Bit-Leitung verbunden sein und ein Masse-Auswahltransistor GST kann mit einer gemeinsamen Source-Leitung GSL verbunden sein.
Wortleitung, beispielsweise WL1, welche dieselbe Höhe haben, können gemeinsam verbunden sein, und die Strang-Auswahl-Leitungen SSL1 bis SSL3 können voneinander getrennt sein. Beim Programmieren von Speicherzellen (Konstituieren einer Seite), welche mit einer ersten Wortleitung WL1 verbunden ist und in NAND-Strängen NS11, NS12 und NS13 enthalten ist, können eine erste Wortleitung WL1 und eine erste Strang-Auswahl-Leitung SSL1 ausgewählt werden.
Der Flash-Speicher 6000, welcher eine dreidimensionale Struktur hat, kann eine anormale Wortleitung zu einer frühen Phase erfassen. Weiterhin ist es möglich, normale und anormale Wortleitungen unter Verwendung von Ausfall-Bit-Änderungsraten oder Aus-Zellen-Änderungsraten von Seiten zu erfassen, welche über einen Detektor für eine anormale Wortleitung berechnet werden.
Während das erfinderische Konzept unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben worden ist, wird es für Fachleute offensichtlich sein, dass verschiedene Änderungen und Abwandlungen getätigt werden können, ohne von dem Umfang des vorliegenden erfinderischen Konzepts, wie es durch die folgenden Ansprüche definiert ist, abzuweichen. Demnach sollte es verstanden werden, dass die obigen Ausführungsformen nicht beschränkend sondern veranschaulichend sind.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-2012-0097825 [0001]

Claims

Flash-Speichersystem (1000, 2000, 3000, 4000, 5100), das Folgendes aufweist: einen Flash-Speicher (1100, 2100, 3230, 5100, 6000), welcher ein Speicherzell-Array (1110, 2110, 6110) und einen Speichercontroller (1200, 2200, 5120) hat, welcher konfiguriert ist, um einen Betrieb des Flash-Speichers (1100, 2100, 3230, 5100, 6000) zu steuern, wobei der Speichercontroller (1200, 2200, 5120) Folgendes aufweist: eine ECC-Schaltung (1250, 2250), welche erste Seitendaten und zweite Seitendaten, welche aus dem Flash-Speicher (1100, 2100, 3230, 5100, 6000) gelesen werden, empfängt, und jeweils eine erste Anzahl von Ausfall-Bits in den ersten Seitendaten und eine zweite Anzahl von Ausfall-Bits in den zweiten Seitendaten zählt; einen Detektor (1260, 2260, 4213) für eine anormale Wortleitung, welcher konfiguriert ist, um die erste Anzahl von Ausfall-Bits und die zweite Anzahl von Ausfall-Bits zu vergleichen, um eine Ausfall-Bit-Änderungsrate zwischen den ersten Seitendaten und den zweiten Seitendaten abzuleiten, und um ein Erfassungssignal für eine anormale Wortleitung in Antwort auf die Ausfall-Bit-Änderungsrate zu erzeugen; und eine Steuereinheit (1230, 2230, 4214), welche einen Betrieb des Flash-Speichers (1100, 2100, 3230, 5100, 6000) in Antwort auf das Erfassungssignal für eine anormale Wortleitung steuert.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 1, wobei der Detektor (1260, 2260, 4213) für eine anormale Wortleitung in Antwort auf ein Aktivierungssignal arbeitet, welches durch die Steuereinheit (1230, 2230, 4214) vorgesehen ist.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 1, wobei die ersten Seitendaten aus ersten Flash-Speicherzellen, welche mit einer ersten Wortleitung (WL1) verbunden sind, gelesen werden, und die zweiten Seitendaten aus zweiten Flash-Speicherzellen gelesen werden, welche mit einer zweiten Wortleitung, unterschiedlich von der ersten Wortleitung (WL1), verbunden sind.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 3, wobei die erste und die zweite Wortleitung physikalisch benachbart zueinander in dem Speicherzell-Array (1110, 2110, 6110) sind.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 1, wobei der Detektor (1260, 2260, 4213) für eine anormale Wortleitung weiterhin konfiguriert ist, um zu bestimmen, ob die Ausfall-Bit-Änderungsrate eine Referenz-Ausfall-Bit-Änderungsrate überschreitet.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 1, wobei der Detektor (1260, 2260, 4213) für eine anormale Wortleitung weiterhin konfiguriert ist, um die erste Anzahl von Ausfall-Bits und die zweite Anzahl von Ausfall-Bits zu speichern.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100), das Folgendes aufweist: einen Flash-Speicher (1100, 2100, 3230, 5100, 6000), der Folgendes aufweist: ein Speicherzell-Array (1110, 2110, 6110); und einen Aus-Zellen-Zähler (2165), welcher eine erste Anzahl von Aus-Zellen in ersten Seitendaten, welche aus dem Flash-Speicher (1100, 2100, 3230, 5100, 6000) durch eine Lese-Operation unter Verwendung einer Lese-Spannung gelesen werden, zählt, und eine zweite Anzahl von Aus-Zellen in zweiten Seitendaten, welche aus dem Flash-Speicher (1100, 2100, 3230, 5100, 6000) durch die Lese-Operation gelesen werden, zählt; und einen Speichercontroller (1200, 2200, 5120), welcher konfiguriert ist, um einen Betrieb des Flash-Speichers (1100, 2100, 3230, 5100, 6000) zu steuern, wobei der Speichercontroller (1200, 2200, 5120) Folgendes aufweist: einen Detektor (1260, 2260, 4213) für eine anormale Wortleitung, welcher konfiguriert ist, um die erste Anzahl von Aus-Zellen und die zweite Anzahl von Aus-Zellen zu vergleichen, um eine Aus-Zellen-Änderungsrate zwischen den ersten Seitendaten und den zweiten Seitendaten abzuleiten, und um ein Erfassungssignal für eine anormale Wortleitung in Antwort auf die Aus-Zellen-Änderungsrate zu erzeugen; und eine Steuereinheit (1230, 2230, 4214), welche einen Betrieb des Flash-Speichers (1100, 2100, 3230, 5100, 6000) in Antwort auf das Erfassungssignal für eine anormale Wortleitung steuert.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 7, wobei die ersten Seitendaten aus ersten Flash-Speicherzellen, welche mit einer ersten Wortleitung (WL1) verbunden sind, gelesen werden, und die zweiten Seitendaten aus zweiten Flash-Speicherzellen gelesen werden, welche mit einer zweiten Wortleitung, unterschiedlich von der ersten Wortleitung (WL1), verbunden sind.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 8, wobei die erste und die zweite Wortleitung physikalisch benachbart zueinander in dem Speicherzell-Array (1110, 2110, 6110) sind.
Flash-Speichersystem (1000, 2000, 3000, 4000, 5100) nach Anspruch 7, wobei der Detektor (1260, 2260, 4213) für eine anormale Wortleitung weiterhin konfiguriert ist, um zu bestimmen, ob die Aus-Zellen-Änderungsrate eine Referenz-Auszellen-Änderungsrate überschreitet.