JP4690713B2 - 不揮発性半導体記憶装置及びその駆動方法 - Google Patents
不揮発性半導体記憶装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4690713B2 JP4690713B2 JP2004354942A JP2004354942A JP4690713B2 JP 4690713 B2 JP4690713 B2 JP 4690713B2 JP 2004354942 A JP2004354942 A JP 2004354942A JP 2004354942 A JP2004354942 A JP 2004354942A JP 4690713 B2 JP4690713 B2 JP 4690713B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- word line
- transistor
- selected word
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 16
- 230000015654 memory Effects 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 3
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 3
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 3
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 3
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Description
2 アドレスレジスタ
3 シーケンス制御回路
4 高電圧発生回路
5 VRDECドライバ
6 CGデコーダ・ドライバ
7 SGDドライバ
8 SGSドライバ
9 データ読み出し・書き込み制御回路
10 ブロック選択回路
11 ブロックデコーダ(BD)
12(12-1及び12-2) 転送トランジスタ
13 転送トランジスタ
20 センスアンプ
21 ビット線制御トランジスタ
22、23 インバータ
30 VISO発生回路
100 ブロック(メモリブロック)
BL0〜BLm ビット線
WL0〜WLi ワード線
SG1、SG2 選択ゲート線
TG 転送トランジスタのゲート配線
Claims (3)
- 電気的に書き換え可能な不揮発性メモリセルがマトリクス状に配置されたブロックを複数有するメモリセルアレイと、
前記複数のブロックのうち任意のブロックを選択する回路であって、前記不揮発性メモリセルにワード線を介して接続された複数のトランジスタを有する回路と、
前記複数のトランジスタのソース又はドレインに印加する第1の電圧V1、第2の電圧V2及び第3の電圧V3(V3<V2<V1)であって、データを書き込む時に選択ワード線に接続した前記トランジスタのソース又はドレインに印加する第1の電圧V1、データを書き込む時に非選択ワード線に接続した前記トランジスタのソース又はドレインに印加する第2の電圧V2、及びデータを書き込む時に少なくとも1本の非選択ワード線に接続した前記トランジスタのソース又はドレインに印加する第3の電圧V3を発生する回路を有し、
前記トランジスタの基板電圧より高い電圧が前記選択されたブロックの前記非選択ワード線に接続した前記複数のトランジスタに印加されてから前記第1の電圧V1が前記選択ワード線に接続する前記トランジスタに印加されるまでの期間に、前記選択ワード線に接続した前記トランジスタに第4の電圧V4(V3<V4)が印加され、
前記第3の電圧V3は前記基板電圧より高く正電圧であり、かつ前記第3の電圧V3は前記第1の電圧V1及び前記第2の電圧V2がワード線に印加される期間T1に前記複数のトランジスタのソース又はドレインに印加される電圧の中で最も低い電圧となり、前記期間T1中は前記選択されたブロック内の前記非選択ワード線の少なくとも1本に前記第2の電圧V2が印加され、前記第2の電圧V2が印加される前記非選択ワード線以外の前記選択されたブロック内の前記非選択ワード線に前記第3の電圧V3が印加されており、
前記選択ワード線に前記第1の電圧V1が印加された後の所定の期間T2において、前記選択ワード線に接続した前記トランジスタに第5の電圧V5が印加され、前記期間T2において、前記選択されたブロック内の全ての前記非選択ワード線には前記第2の電圧または前記第3の電圧が前記期間T1から継続して印加され、前記第3の電圧V3≦前記第5の電圧V5である
ことを特徴とする不揮発性半導体記憶装置。 - データを書き込む時に前記選択ワード線に接続された前記第1の電圧V1が印加されるトランジスタと、データを書き込む時に前記非選択ワード線に接続された前記第3の電圧V3が印加されるトランジスタは、縦方向及び横方向にそれぞれ離隔して配置することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 電気的に書き換え可能な不揮発性メモリセルがマトリクス状に配置されたブロックを複数有するメモリセルアレイと、
前記複数のブロックのうち任意のブロックを選択する回路であって、前記不揮発性メモリセルにワード線を介して接続された複数のトランジスタを有する回路と、
前記複数のトランジスタのソース又はドレインに印加する第1の電圧V1、第2の電圧V2及び第3の電圧V3(V3<V2<V1)を発生する回路と、
を有する不揮発性半導体記憶装置の駆動方法であって、
データを書き込む時、選択ワード線に接続した前記トランジスタのソース又はドレインに前記第1の電圧V1を印加し、非選択ワード線に接続した前記トランジスタのソース又はドレインに前記第2の電圧V2を印加し、且つ少なくとも1本の非選択ワード線に接続した前記トランジスタに前記第3の電圧V3を印加し、
前記トランジスタの基板電圧より高い電圧が前記選択されたブロックの前記非選択ワード線に接続した前記複数のトランジスタに印加されてから前記第1の電圧V1が前記選択ワード線に接続する前記トランジスタに印加されるまでの期間に、前記選択ワード線に接続した前記トランジスタに第4の電圧V4(V3<V4)が印加され、
前記第3の電圧V3は前記基板電圧より高く正電圧であり、かつ前記第3の電圧V3は前記第1の電圧V1及び前記第2の電圧V2がワード線に印加される期間T1に前記複数のトランジスタのソース又はドレインに印加される電圧の中で最も低い電圧となり、前記期間T1中は前記選択されたブロック内の前記非選択ワード線の少なくとも1本に前記第2の電圧V2が印加され、前記第2の電圧V2が印加される前記非選択ワード線以外の前記選択されたブロック内の前記非選択ワード線に前記第3の電圧V3が印加され、
前記選択ワード線に前記第1の電圧V1が印加された後の所定の期間T2において、前記選択ワード線に接続した前記トランジスタに第5の電圧V5が印加され、前記期間T2において、前記選択されたブロック内の全ての前記非選択ワード線には前記第2の電圧または前記第3の電圧が前記期間T1から継続して印加され、前記第3の電圧V3≦前記第5の電圧V5である
ように動作することを特徴とする不揮発性半導体記憶装置の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354942A JP4690713B2 (ja) | 2004-12-08 | 2004-12-08 | 不揮発性半導体記憶装置及びその駆動方法 |
US11/295,567 US7313027B2 (en) | 2004-12-08 | 2005-12-07 | Nonvolatile semiconductor memory device and a method of word lines thereof |
KR1020050118536A KR100661953B1 (ko) | 2004-12-08 | 2005-12-07 | 불휘발성 반도체 기억 장치 및 그 구동 방법 |
US11/949,984 US7453733B2 (en) | 2004-12-08 | 2007-12-04 | Nonvolatile semiconductor memory device and a method of word lines thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354942A JP4690713B2 (ja) | 2004-12-08 | 2004-12-08 | 不揮発性半導体記憶装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006164407A JP2006164407A (ja) | 2006-06-22 |
JP4690713B2 true JP4690713B2 (ja) | 2011-06-01 |
Family
ID=36595524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004354942A Active JP4690713B2 (ja) | 2004-12-08 | 2004-12-08 | 不揮発性半導体記憶装置及びその駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7313027B2 (ja) |
JP (1) | JP4690713B2 (ja) |
KR (1) | KR100661953B1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7200049B2 (en) * | 2004-11-18 | 2007-04-03 | Samsung Electronics Co., Ltd. | Methods for accelerated erase operations in non-volatile memory devices and related devices |
US7583542B2 (en) * | 2006-03-28 | 2009-09-01 | Freescale Semiconductor Inc. | Memory with charge storage locations |
US7447093B2 (en) * | 2006-12-29 | 2008-11-04 | Sandisk Corporation | Method for controlling voltage in non-volatile memory systems |
US7403434B1 (en) * | 2006-12-29 | 2008-07-22 | Sandisk Corporation | System for controlling voltage in non-volatile memory systems |
KR101308014B1 (ko) * | 2007-07-10 | 2013-09-12 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법 |
KR101407361B1 (ko) * | 2008-04-14 | 2014-06-13 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR20090126102A (ko) | 2008-06-03 | 2009-12-08 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
JP5193796B2 (ja) * | 2008-10-21 | 2013-05-08 | 株式会社東芝 | 3次元積層型不揮発性半導体メモリ |
US7876618B2 (en) * | 2009-03-23 | 2011-01-25 | Sandisk Corporation | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same |
JP4991811B2 (ja) * | 2009-09-16 | 2012-08-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその試験方法 |
US8270223B2 (en) * | 2009-12-01 | 2012-09-18 | Macronix International Co., Ltd. | Memory device |
US8526233B2 (en) | 2011-05-23 | 2013-09-03 | Sandisk Technologies Inc. | Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation |
JP2013109804A (ja) * | 2011-11-21 | 2013-06-06 | Toshiba Corp | 半導体記憶装置 |
CN103426885A (zh) * | 2012-05-22 | 2013-12-04 | 亿而得微电子股份有限公司 | 非自我对准的非挥发性存储器结构 |
US8699273B2 (en) * | 2012-07-31 | 2014-04-15 | Spansion Llc | Bitline voltage regulation in non-volatile memory |
JP2015185179A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社東芝 | 抵抗変化メモリ |
JP7332343B2 (ja) * | 2019-05-28 | 2023-08-23 | キオクシア株式会社 | 半導体記憶装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141477A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体記憶装置 |
JP2003196988A (ja) * | 2001-12-27 | 2003-07-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2831914B2 (ja) * | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
JP3197119B2 (ja) * | 1993-06-30 | 2001-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
US5507508A (en) * | 1995-06-02 | 1996-04-16 | Liang; Sung-Ming | Trunk case assembly |
US5715194A (en) * | 1996-07-24 | 1998-02-03 | Advanced Micro Devices, Inc. | Bias scheme of program inhibit for random programming in a nand flash memory |
JPH10223866A (ja) * | 1997-02-03 | 1998-08-21 | Toshiba Corp | 半導体記憶装置 |
JP3481817B2 (ja) * | 1997-04-07 | 2003-12-22 | 株式会社東芝 | 半導体記憶装置 |
JPH1145986A (ja) * | 1997-07-28 | 1999-02-16 | Sony Corp | 不揮発性半導体記憶装置 |
JP3810985B2 (ja) * | 2000-05-22 | 2006-08-16 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4044755B2 (ja) * | 2000-12-12 | 2008-02-06 | 三星電子株式会社 | 不揮発性半導体メモリ装置及びそれのプログラム方法 |
JP4796238B2 (ja) * | 2001-04-27 | 2011-10-19 | Okiセミコンダクタ株式会社 | ワード線駆動回路 |
JP3863485B2 (ja) * | 2002-11-29 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2005039016A (ja) * | 2003-07-18 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置、電子カード及び電子装置 |
KR100562506B1 (ko) * | 2003-12-01 | 2006-03-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100621634B1 (ko) * | 2005-05-06 | 2006-09-07 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
-
2004
- 2004-12-08 JP JP2004354942A patent/JP4690713B2/ja active Active
-
2005
- 2005-12-07 US US11/295,567 patent/US7313027B2/en active Active
- 2005-12-07 KR KR1020050118536A patent/KR100661953B1/ko active IP Right Grant
-
2007
- 2007-12-04 US US11/949,984 patent/US7453733B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141477A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体記憶装置 |
JP2003196988A (ja) * | 2001-12-27 | 2003-07-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US7313027B2 (en) | 2007-12-25 |
US7453733B2 (en) | 2008-11-18 |
US20080084750A1 (en) | 2008-04-10 |
KR100661953B1 (ko) | 2006-12-28 |
KR20060064537A (ko) | 2006-06-13 |
JP2006164407A (ja) | 2006-06-22 |
US20060133143A1 (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100661953B1 (ko) | 불휘발성 반도체 기억 장치 및 그 구동 방법 | |
US10672487B2 (en) | Semiconductor memory device | |
US7724575B2 (en) | Page-buffer and non-volatile semiconductor memory including page buffer | |
JP5626812B2 (ja) | 半導体記憶装置 | |
US7889567B2 (en) | Nonvolatile memory device for preventing program disturbance and method of programming the nonvolatile memory device | |
JP2008140488A (ja) | 半導体記憶装置 | |
KR100395771B1 (ko) | 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP2014186763A (ja) | 不揮発性半導体記憶装置 | |
KR101098695B1 (ko) | 비휘발성 반도체 메모리 | |
JP2013080535A (ja) | 半導体記憶装置 | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
US9330762B2 (en) | Semiconductor memory device | |
JP2009205728A (ja) | Nand型不揮発性半導体メモリ | |
US7952931B2 (en) | Nonvolatile semiconductor memory device which realizes “1” write operation by boosting channel potential | |
JP6770140B1 (ja) | 半導体装置およびその動作方法 | |
JP2006331476A (ja) | 不揮発性半導体記憶装置 | |
JP2010123208A (ja) | Nand型フラッシュメモリ | |
JP5792878B2 (ja) | 半導体記憶装置 | |
JP2011192349A (ja) | Nand型フラッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4690713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |