JP5626812B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5626812B2 JP5626812B2 JP2012189479A JP2012189479A JP5626812B2 JP 5626812 B2 JP5626812 B2 JP 5626812B2 JP 2012189479 A JP2012189479 A JP 2012189479A JP 2012189479 A JP2012189479 A JP 2012189479A JP 5626812 B2 JP5626812 B2 JP 5626812B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- bit line
- odd
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
さらに本発明の目的は、従来のビット線シールドに代替する方法でページ読出しまたはプログラムすることが可能な半導体記憶装置を提供することである。
100:メモリアレイ
160:ページバッファ/センス回路
160A:センスアンプ
160B:ラッチ回路
200:ビット線選択回路
210:第1の選択部
220:第2の選択部
GBL_e:偶数ビット線
GBL_o:奇数ビット線
SL_e:共通偶数ソース線
SL_o:共通奇数ソース線
VIRPWR:仮想電位
SEL_e:偶数選択トランジスタ
SEL_o:奇数選択トランジスタ
BLS:ビット線選択トランジスタ
YSEL_e:偶数バイアストランジスタ
YSEL_o:奇数バイアストランジスタ
SSEL_e:偶数ソース線選択トランジスタ
SSEL_o:奇数ソース線選択トランジスタ
BCO:ビットコンタクト
SCO:ソースコンタクト
Claims (3)
- 電気的に書き換え可能な記憶素子が直列に接続されたセルユニットが行列状に複数配置されたメモリアレイと、
前記セルユニットのドレイン側に接続されたビット線と、
偶数番目のセルユニットのソース側に接続された第1のソース線と、
奇数番目のセルユニットのソース側に接続された第2のソース線と、
前記セルユニット内の行方向の記憶素子を選択する行選択手段と、
センス回路に接続される偶数ビット線または奇数ビット線を選択する第1の選択手段と、
電圧供給源に接続される偶数ビット線または奇数ビット線を選択する第2の選択手段と、
前記第1のソース線および前記第2のソース線に電圧を供給するソース電圧供給手段とを有し、
前記第1の選択手段により偶数ビット線が選択されるとき前記第2の選択手段により奇数ビット線が選択され、前記第1の選択手段により奇数ビット線が選択されるとき前記第2の選択手段により偶数ビット線が選択され、
前記第1の選択手段により偶数ビット線が選択されているとき、偶数ビット線には前記センス回路から第1の電圧が供給され、前記第1のソース線には、前記ソース電圧供給手段により基準電圧が供給され、奇数ビット線には前記電圧供給源から第2の電圧が供給され、前記第2のソース線には、前記ソース電圧供給手段により第3の電圧が供給され、前記第3の電圧は、前記第2の電圧に等しく、
前記第1の選択手段により奇数ビット線が選択されているとき、奇数ビット線には前記センス回路から前記第1の電圧が供給され、前記第2のソース線には、前記ソース電圧供給手段により基準電圧が供給され、偶数ビット線には前記電圧供給源から前記第2の電圧が供給され、前記第1のソース線には、前記ソース電圧供給手段により前記第3の電圧が供給され、
前記第1の電圧と前記第2の電圧は等しく、
前記第1の選択手段を構成する第1のトランジスタは、前記セルユニットを構成する第2のウエルと異なる第1のウエル内に形成され、前記第2の選択手段を構成する第2のトランジスタは、前記第2のウエル内に形成され、
前記第1のトランジスタは、前記第2のトランジスタよりも高耐圧で動作されるトランジスタである、半導体記憶装置。 - 前記第2の電圧は、プリチャージ電圧である、請求項1に記載の半導体記憶装置。
- 前記第1のソース線とのコンタクト領域と、前記第2のソース線のコンタクト領域とは千鳥状に配列され、前記第1および第2のソース線は、互いに平行に延在する部分を含む、請求項1または2に記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189479A JP5626812B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体記憶装置 |
TW102103551A TWI497508B (zh) | 2012-08-30 | 2013-01-30 | 半導體記憶裝置 |
CN201310065826.1A CN103680632B (zh) | 2012-08-30 | 2013-03-01 | 半导体存储装置 |
US13/902,863 US8659950B1 (en) | 2012-08-30 | 2013-05-27 | Semiconductor memory device |
KR1020130071697A KR101409776B1 (ko) | 2012-08-30 | 2013-06-21 | 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189479A JP5626812B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014165515A Division JP5792878B2 (ja) | 2014-08-15 | 2014-08-15 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049149A JP2014049149A (ja) | 2014-03-17 |
JP5626812B2 true JP5626812B2 (ja) | 2014-11-19 |
Family
ID=50115105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012189479A Active JP5626812B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8659950B1 (ja) |
JP (1) | JP5626812B2 (ja) |
KR (1) | KR101409776B1 (ja) |
CN (1) | CN103680632B (ja) |
TW (1) | TWI497508B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105206294B (zh) * | 2014-06-12 | 2018-01-05 | 华邦电子股份有限公司 | 半导体存储器装置 |
JP6199838B2 (ja) * | 2014-09-12 | 2017-09-20 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP5804584B1 (ja) | 2014-10-30 | 2015-11-04 | ウィンボンド エレクトロニクス コーポレーション | Nand型フラッシュメモリのプログラム方法 |
JP5964401B2 (ja) * | 2014-12-08 | 2016-08-03 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
US9627016B2 (en) * | 2015-09-10 | 2017-04-18 | Cypress Semiconductor Corporation | Systems, methods, and devices for parallel read and write operations |
JP6103787B1 (ja) * | 2016-01-18 | 2017-03-29 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP1563385S (ja) * | 2016-03-31 | 2016-11-21 | ||
JP2018113084A (ja) * | 2017-01-06 | 2018-07-19 | 東芝メモリ株式会社 | 半導体記憶装置 |
CN110021309B (zh) * | 2019-03-26 | 2020-10-09 | 上海华力集成电路制造有限公司 | Nand型rom |
TWI701671B (zh) * | 2019-06-13 | 2020-08-11 | 華邦電子股份有限公司 | 用於快速讀取的記憶體裝置及其控制方法 |
JP6756878B1 (ja) * | 2019-06-17 | 2020-09-16 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP6770140B1 (ja) * | 2019-06-20 | 2020-10-14 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置およびその動作方法 |
US11107534B2 (en) | 2019-09-03 | 2021-08-31 | Winbond Electronics Corp. | Memory device and control method thereof for fast read |
US11087824B2 (en) * | 2020-01-10 | 2021-08-10 | Micron Technology, Inc. | Column select swizzle |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075890A (en) * | 1989-05-02 | 1991-12-24 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with nand cell |
DE69232807T2 (de) * | 1991-12-09 | 2003-02-20 | Fujitsu Ltd., Kawasaki | Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung |
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
EP0697702B1 (en) * | 1994-08-19 | 2003-01-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device and high-voltage switching circuit |
JP3447939B2 (ja) * | 1997-12-10 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体メモリ及びデータ読み出し方法 |
JPH11176177A (ja) | 1997-12-12 | 1999-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4832767B2 (ja) * | 2005-02-03 | 2011-12-07 | 株式会社東芝 | 半導体集積回路装置及びそのデータプログラム方法 |
JP4545056B2 (ja) * | 2005-06-30 | 2010-09-15 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP4113211B2 (ja) * | 2005-07-27 | 2008-07-09 | 株式会社東芝 | 半導体集積回路装置 |
KR100771517B1 (ko) * | 2006-02-17 | 2007-10-30 | 삼성전자주식회사 | 칩 사이즈를 줄일 수 있는 플래시 메모리 장치 |
KR100811278B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법 |
JP5099581B2 (ja) * | 2007-03-07 | 2012-12-19 | 東京電力株式会社 | 変電機器試験用の高圧端子台 |
KR100909627B1 (ko) * | 2007-10-10 | 2009-07-27 | 주식회사 하이닉스반도체 | 플래시 메모리소자 |
KR101016078B1 (ko) * | 2009-01-21 | 2011-02-17 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
-
2012
- 2012-08-30 JP JP2012189479A patent/JP5626812B2/ja active Active
-
2013
- 2013-01-30 TW TW102103551A patent/TWI497508B/zh active
- 2013-03-01 CN CN201310065826.1A patent/CN103680632B/zh active Active
- 2013-05-27 US US13/902,863 patent/US8659950B1/en active Active
- 2013-06-21 KR KR1020130071697A patent/KR101409776B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI497508B (zh) | 2015-08-21 |
KR20140029150A (ko) | 2014-03-10 |
JP2014049149A (ja) | 2014-03-17 |
CN103680632B (zh) | 2017-05-03 |
KR101409776B1 (ko) | 2014-06-19 |
CN103680632A (zh) | 2014-03-26 |
TW201409477A (zh) | 2014-03-01 |
US8659950B1 (en) | 2014-02-25 |
US20140063970A1 (en) | 2014-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5626812B2 (ja) | 半導体記憶装置 | |
JP5619812B2 (ja) | 半導体記憶装置 | |
JP5550609B2 (ja) | 半導体記憶装置 | |
US8279673B2 (en) | Non-volatile semiconductor memory | |
US10418113B2 (en) | Operation method for suppressing floating gate (FG) coupling | |
JP5249394B2 (ja) | 半導体記憶装置 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP2011003850A (ja) | 半導体記憶装置 | |
US8259502B2 (en) | NAND flash memory | |
KR101098695B1 (ko) | 비휘발성 반도체 메모리 | |
JP4690713B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
US9330762B2 (en) | Semiconductor memory device | |
JP2011076678A (ja) | 不揮発性半導体記憶装置 | |
TW201715519A (zh) | 非揮發性半導體儲存裝置 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
JP5792878B2 (ja) | 半導体記憶装置 | |
JP6437421B2 (ja) | 不揮発性半導体記憶装置 | |
JP2006331476A (ja) | 不揮発性半導体記憶装置 | |
JP2011216169A (ja) | 半導体メモリ | |
JP2008085249A (ja) | 不揮発性半導体記憶装置 | |
JP2024014452A (ja) | 半導体記憶装置及び選択ゲート線に対するプログラム動作方法 | |
JP2012212485A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140815 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |