JP5619812B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5619812B2
JP5619812B2 JP2012098795A JP2012098795A JP5619812B2 JP 5619812 B2 JP5619812 B2 JP 5619812B2 JP 2012098795 A JP2012098795 A JP 2012098795A JP 2012098795 A JP2012098795 A JP 2012098795A JP 5619812 B2 JP5619812 B2 JP 5619812B2
Authority
JP
Japan
Prior art keywords
block
selection
line
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012098795A
Other languages
English (en)
Other versions
JP2013229070A (ja
Inventor
矢野 勝
勝 矢野
Original Assignee
ウィンボンドエレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンドエレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンドエレクトロニクス コーポレーション
Priority to JP2012098795A priority Critical patent/JP5619812B2/ja
Priority to TW101131695A priority patent/TWI476773B/zh
Priority to CN201210349172.0A priority patent/CN103377701B/zh
Priority to KR1020120106130A priority patent/KR101384316B1/ko
Priority to US13/744,965 priority patent/US9183934B2/en
Publication of JP2013229070A publication Critical patent/JP2013229070A/ja
Application granted granted Critical
Publication of JP5619812B2 publication Critical patent/JP5619812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/24Bit-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性の半導体記憶装置に関し、特に、NAND型フラッシュメモリのメモリブロックの構成に関する。
フラッシュメモリは、ストレージデバイスとして、デジタルカメラ、スマートフォン、等の電子機器に広く利用されている。こうした市場では、フラッシュメモリは、小型化、大容量化を要求され、かつ高速化、低消費電力化が求められている。さらにフラッシュメモリには、一定のデータの書き換え可能な回数やデータ保持特性なども求められている。
NAND型フラッシュメモリは、複数のNANDストリングを列方向に配置したブロックが複数形成されたメモリアレイを含んで構成される。NANDストリングは、直列に接続された複数のメモリセルとその両端に接続された選択トランジスタとを有し、一方の端部は、選択トランジスタを介してビット線に接続され、他方の端部は、選択トランジスタを介してソース線に接続される。データの読出しや書込み(プログラム)は、NANDストリングに接続されたビット線を介して行われ、例えば、特許文献1は、データのプログラム速度を向上させるフラッシュメモリを開示している。
特開2006−302960号公報
半導体技術の微細化によりフラッシュメモリの容量も増加し、同時にメモリブロック内のページ数およびそのページサイズも増加している。ブロックサイズが大きくなれば、ブロック単位で消去できるデータ量が増加し、またページ単位で行われる読出しや書込みのデータ量が大きくなるという利点がある。その一方で、消去単位が大きくなると、ガーベッジコレクションが煩雑化したり、ペース数(あるいはワード線)の増加により書き込み時のディスターブが悪化するという問題がある。また、ブロックのワード線が64になれば、書込み禁止状態もワード線が32のときの倍となり、必ずしも好ましいものではない。
本発明は、比較的大きなページ数を構成するブロックを部分的に利用することが可能な半導体記憶装置を提供することを目的とする。
さらに本発明は、ブロック単位または分割されたブロック単位でデータの消去を可能にし、かつ分割されたブロック内でデータの書き込みを可能にする半導体記憶装置を提供することを目的とする。
本発明に係る半導体記憶装置は、ブロック単位でデータの書き込みまたは消去が可能なものであって、ウエル内に複数のセルユニットが形成されたブロックを複数含むメモリアレイと、前記ブロックの選択および選択されたブロック内のセルユニットのメモリセルを選択可能な選択回路とを有し、1つのセルユニットは、直列に接続されたN個のメモリセル、前記N個のメモリセルの一端とソース線との間に接続された第1の選択トランジスタ、前記N個のメモリセルの他端とビット線との間に接続された第2の選択トランジスタ、および前記N個のメモリセルの中間に介在された第3の選択トランジスタを有し、前記ブロック内の行方向の各メモリセルのゲートはワード線に接続され、第1の選択トランジスタのゲートは第1の選択線に接続され、各第2の選択トランジスタのゲートは第2の選択線に接続され、第3の選択トランジスタのゲートは第3の選択線に接続され、前記選択回路は、前記ワード線、第1、第2、第3の選択線を駆動することで、データの書き込みまたは消去の動作に応じて、前記ブロックを前記第3の選択トランジスタを境界とする第1のブロックまたは第2のブロックに分割して利用することを可能にする。
好ましくは半導体記憶装置はさらに、前記ブロックを分割して利用することの有無を示すコマンドに基づき前記選択回路を制御する制御回路を含む。好ましくは第1のブロック内のデータを消去する場合、第1のブロック内の各メモリセルのゲートには、ワード線を介して第1の電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線によりフローティング状態にされ、第2のブロック内のメモリセルはフローティング状態にされ、前記第1および第2の選択トランジスタはフローティング状態にされ、前記ウエルには前記第1の電圧よりも大きな第2の電圧が印加される。
好ましくは第2のブロック内のデータを消去する場合、第2のブロック内の各メモリセルのゲートには、ワード線を介して第1の電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線によりフローティング状態にされ、第1のブロック内のメモリセルはフローティング状態にされ、前記第1および第2の選択トランジスタはフローティング状態にされ、前記ウエルには前記第1の電圧よりも大きな第2の電位が印加される。
好ましくは第1および第2のブロック内のデータを消去する場合、第1および第2のブロック内の各メモリセルのゲートには、ワード線を介して第1の電圧が印加され、前記第3の選択トランジスタは前記第3の選択線により導通状態にされ、前記第1および第2の選択トランジスタはフローティング状態にされ、前記ウエルには前記第1の電圧よりも大きな第2の電圧が印加される。
好ましくは第1のブロック内のメモリセルにデータを書き込む場合、第1のブロック内の選択されたメモリセルのゲートには、ワード線を介してプログラム電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線を介して導通状態にされ、第2のブロック内の各メモリセルのゲートには、ワード線を介して各メモリセルが導通し得る中間電圧が印加され、第1の選択トランジスタは、前記第1の選択線により非導通状態にされ、第2の選択トランジスタは、前記第2の選択線を介して前記ビット線に接続される。
好ましくは第2のブロック内のメモリセルにデータを書き込む場合、第2のブロック内の選択されたメモリセルのゲートには、ワード線を介してプログラム電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線により非導通状態にされ、第1のブロック内の各メモリセルのゲートには、ワード線を介して各メモリセルが導通し得る中間電圧が印加され、第1の選択トランジスタは、前記第1の選択線により前記ソース線に接続され、第2の選択トランジスタは、前記第2の選択線を介して前記ビット線に接続される。
好ましくは第1のブロック内のメモリセルにデータを書き込む場合、第1および第2のブロック内の書込み禁止ビット線に接続されたセルユニットのローカルビット線がプリチャージされ、次いで、前記中間電圧の印加に応答して、第1のブロックの前記ローカルビット線が昇圧される。
好ましくは第2のブロック内のメモリセルにデータを書き込む場合、第1および第2のブロック内の書込み禁止ビット線に接続されたセルユニットのローカルビット線がプリチャージされ、次いで、前記中間電圧の印加に応答して、第2のブロックの前記ローカルビット線が昇圧される。
好ましくは第1または第2のブロック内のメモリセルからデータを読出す場合、選択されたメモリセルのゲートにはワード線を介して読み出し電圧が印加され、第1および第2のブロックの非選択のメモリセルのゲートには中間電位が印加され、第3のトランジスタは、前記第3の選択線を介して導通状態にされる。好ましくは第1および第2のブロックは、それぞれN/2個のワード線を有する。
本発明によれば、ブロックを第1または第2のブロックに分割して利用することを可能にすることで、ブロックが比較的大きな数のメモリセル(またはページ数)によって高集積化されたものであっても、比較的小さな数のメモリセル(またはページ数)のブロックとしても利用することができる。さらにブロックを分割して利用することで、書込み時のディスターブの問題が悪化することを防止することができる。
本発明の実施例に係るフラッシュメモリの一構成例を示すブロック図である。 本発明の実施例に係るフラッシュメモリに含まれるメモリブロックとセルユニットの構成を示す図である。 本発明の実施例に係るセルユニットの概略平面図である。 本発明の実施例に係るセルユニットの概略断面図である。 本発明の実施例に係るフラッシュメモリの動作状態に応じて印加される電圧の関係を示すテーブルである。 ダミー選択トランジスタをもたないブロックにおいて部分消去を行った場合の不具合を説明する図である。 本発明の実施例による上部または下部ブロックへの書込みを行ったときのローカルビットラインの状態を説明する図である。
次に、本発明の実施の形態について図面を参照して詳細に説明する。本発明の好ましい形態では、NAND型のフラッシュメモリを例示する。なお、図面は、分かり易くするために各部を強調して示してあり、実際のデバイスのスケールとは異なることに留意すべきである。
図1は、典型的なフラッシュメモリの構成を示すブロック図である。ここに示すフラッシュメモリの構成は、例示であって、本発明は、必ずしもこのような構成に限定されるものではない。
本実施例のフラッシュメモリ10は、行列状に配列された複数のメモリセルを有するメモリアレイ100と、外部入出力端子I/Oに接続され入出力データを保持する入出力バッファ110と、入出力バッファ110からのアドレスデータを受け取るアドレスレジスタ120と、入出力されるデータを保持するデータレジスタ130、入出力バッファ110からのコマンドデータや外部制御信号を受け取り、各部を制御する制御信号C1、C2、C3等を供給するコントローラ140と、アドレスレジスタ120からの行アドレス情報Axをデコードし、デコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路150と、ワード線選択回路150によって選択されたページから読み出されたデータを保持したり、選択されたページへの書込みデータを保持するページバッファ/センス回路160と、アドレスレジスタ120からの列アドレス情報Ayをデコードし、当該デコード結果に基づきページバッファ内の列を選択する列選択回路170と、データの読出し、プログラムおよび消去等のために必要な種々の電圧(書込み電圧Vpgm、パス電圧Vpass、読出しパス電圧Vread、消去電圧Versなど)を生成する内部電圧発生回路180とを含んで構成される。
メモリアレイ100は、列方向に配置されたm個のメモリブロックBLK(0)、BLK(1)、・・・、BLK(m-1)を有する。図2は、1つのメモリブロック内に形成されるNANDストリングの構成を、ワード線選択回路150との関係で示している。1つのメモリブロックは、複数のメモリセルを直列に接続したNANDストリング(以下、セルユニットNUという)を複数含み、各セルユニットNUは、行方向に配置される。行方向に配置された複数のセルユニットNUは、1つのウエル、例えばP型のウエル内に形成され、このウエル内に形成された複数のセルユニットNUは、1つのメモリブロックを構成する。図に示す例では、1つのメモリブロックは、nビットのセルユニットNUを含んで構成される。
1つのセルユニットNUは、直列に接続されたN個のメモリセルMCi(i=0、1、・・・、N−1)と、その両端に直列に接続されたソース選択トランジスタSEL-S、ドレイン選択トランジスタSEL-Dと、セルユニットNUの中間に直列に挿入されたダミー選択トランジスタDSELとを含んで構成される。ここでは、セルユニットNUは、64個のメモリセルを含んで構成される。従って、ここに示すメモリブロックは、64ページ×nビットから構成される。
各メモリセルMCiのゲートは、対応するワード線WL0〜WL63に接続される。ソース選択トランジスタSEL-Sは、そのドレインがメモリセルMC0のソースに接続され、そのソースが共通ソース線SLに接続され、そのゲートがソース選択線SGSに接続される。ドレイン選択トランジスタSEL-Dは、そのソースがメモリセルMC63のドレインに接続され、そのドレインが対応するグローバルビット線GBLに接続され、そのゲートがドレイン選択線SGDに接続される。ダミー選択トランジスタDSELは、そのソースがメモリセルMC31のドレインに接続され、そのドレインがメモリセルMC32のソースに接続され、そのゲートがダミー選択線DSGに接続される。
ワード線WL0〜WL63、ソース選択線SGS、ドレイン選択線DSG、ダミー選択線DSGは、ブロック選択線BSELをゲートに共通に入力するブロック選択トランジスタを介してワード線選択回路150に接続される。ワード線選択回路150は、ブロックを選択するときブロック選択線BSELによりブロック選択トランジスタをオンする。
ブロック内に形成されるメモリセルMCi、ソース選択トランジスタSEL-S、ドレイン選択トランジスタSEL-D、ダミー選択トランジスタDSELは、P型のウエル内に形成されるN型のMOSトランジスタである。メモリセルは、N型の拡散領域であるソース/ドレインと、ソース/ドレイン間のチャンネル上に形成されたトンネル酸化膜と、トンネル酸化膜上に形成された電荷と蓄積するフローティングゲート(電荷蓄積層)と、フローティングゲート上に誘電体膜を介して形成されたコントロールゲートとを含む。典型的に、フローティングゲートに電荷が蓄積されていないとき、つまりデータ「1」が書き込まれているとき、しきい値は負状態にあり、メモリセルは、ノーマリオンである。フローティングゲートに電子が蓄積されたとき、つまりデータ「0」が書き込まれているとき、しきい値は正にシフトし、メモリセルは、ノーマリオフである。
行方向に配列された各セルユニットのメモリセルMCiのコントロールゲートは、対応するワード線WLiに共通に接続される。また、ソース選択トランジスタSEL-S、ドレイン選択トランジスタSEL-D、ダミー選択トランジスタDSELも同様にソース選択線SGS、ドレイン選択線SGD、ダミー選択線DSGにそれぞれ共通に接続される。ワード線選択回路150は、行アドレスAxに基づきブロック選択線BSELを介してブロックを選択し、選択されたブロックのソース選択線SGS、ドレイン選択線SGD、ダミー選択線DSGを動作状態に応じて所定の電圧で駆動する。必要な電圧は、チャージポンプ回路等を含む内部電圧発生回路180により供給される。
好ましい態様では、セルユニットNUに接続されたグローバルビット線GBL0、GBL1、・・・、GBLn-1は、ビット線選択回路を介してページバッファ/センス回路160に接続される。ビット線選択回路は、読出し時やプログラム時に、偶数ビット線または奇数ビット線を選択し、選択された偶数ビット線または奇数ビット線をページバッファ/センス回路160に接続する。1つのセンス回路160は、一対の偶数ビット線および奇数ビット線で共有され、偶数ビット線および奇数ビット線がそれぞれ1ページを構成するならば、ページバッファ/センス回路160は、1ページ分のセンス回路を含む。センス回路160は、読出し時に、偶数ビット線または奇数ビット線の電位を感知し、プログラム時に、偶数ビット線または奇数ビット線に書込むデータを保持する。列選択回路170は、Yアドレス情報Ayに基づきビット線を選択し、選択されたビット線へのデータの書込み、あるいは選択されたビット線からデータを読出す。
図3は、本実施例のブロックに含まれるセルユニットの平面図、図4は、グローバルビット線GBL0に沿った断面図である。N型のシリコン基板内またはN型のウエル内にP型のウエルが形成され、ウエル内にブロックが形成される。セルユニットNUを構成する各トランジスタのソース/ドレインは、P型のウエル内に形成されたN型の拡散領域であり、N型の拡散領域は、グローバルビット線GBLと平行して形成される。隣接するセルユニットのN型の拡散領域の間は、例えばSTIによって隔離される。メモリセルは、N型の拡散領域のソース/ドレイン、ソース/ドレイン間のチャンネル、チャンネル上にゲート酸化膜を介して形成されたポリシリコンからなるn型のフローティングゲートと、フローティングゲート上に誘電体膜を介して形成されたポリシリコンからなるn型のコントロールゲートを含む。ソース選択トランジスタSEL-S、ドレイン選択トランジスタSEL-D、およびダミー選択トランジスタDSELは、フローティングゲートとコントロールゲートの間に誘電体膜を含まない単一のn型のポリシリコンゲートから構成される。ダミー選択トランジスタDSELは、メモリセルMC31とMC32の間に接続される。従って、ダミー選択トランジスタDSELは、64本のワード線の中央に位置する。共通ソース線SLは、Pウエル内のN+の拡散領域であり、ソース選択トランジスタSEL-Sのソースと共通である。また、ドレイン選択トランジスタSEL-Dのドレインは、グローバルビット線GBLにコンタクトCTを介して接続される。
次に、本発明の実施例に係るフラッシュメモリの動作について説明する。ワード線選択回路150は、コントローラ140からの指示に基づき、データの読出し、書込み、消去の動作に応じて、ブロック選択線BSEL、ワード線WL、ソース選択線SGS、ドレイン選択線SGD、ダミー選択線DSGを所定の電圧で駆動する。電源電圧Vcc以外の電圧は、内部電圧発生回路180で生成された種々の電圧を利用することができる。図5は、各動作を行うために各部に印加される電圧の関係を示したテーブルである。
本実施例のフラッシュメモリでは、ブロック単位でデータを消去したり、ページ単位でデータの読出し、書込みを行う機能を有することに加えて、ブロックを部分的に分割して利用する機能を有する。ブロックを部分的に分割して利用するとは、本実施例の場合では、ダミー選択トランジスタDSELを境界に、メモリセルMC0〜MC31を含む下部ブロックと、メモリセルMC32〜MC63を含む上部ブロックのいずれか一方を動作させることである。例えば、下部ブロック単位でデータの消去を可能にしたり、上部ブロック単位でデータの消去を可能にしたり、下部ブロック単位でページデータの書込みを可能にしたり、上部ブロック単位でページの書込みを可能にする。
このように、本実施例のフラッシュメモリは、ページ数が多い(ここでは、64ページ)、サイズが大きいブロックと、ページ数が少ない(ここでは、32ページ)、サイズが小さいブロックの2種類のブロックを備えているかの如く機能し得る。ユーザーは、本実施例のフラッシュメモリを、32ページ単位のブロックとして利用することもできるし、64ページ単位のブロックとしても利用することができる。好ましい態様では、外部コントローラは、ブロックを分割して利用する場合には、それを識別するコマンドをフラッシュメモリ10へ出力し、コントローラ140は、当該コマンドを解読することで、ブロックを、上部ブロックまたは下部ブロックに分割して利用するようにワード線選択回路150等を制御する。以下、これらの動作について説明する。
(データ消去)
上部ブロック、すなわち、メモリセルMC32〜MC63を含むブロックを消去する場合、ブロック選択線BSELにはHレベルの電圧が印加され、ブロック選択トランジスタが全てオンされ、当該ブロックが選択される。また、上部ブロック内のワード線WL32〜W63が選択され、ワード線WL32〜WL63には0Vが印加される。他方、下部ブロック内のワード線WL0〜WL31は選択されず、これらはフローティングにされる。ダミー選択線DSGもまた、フローティングにされる。さらに、グローバルビット線GBL0〜GBLn-1、ドレイン選択線SGS、ドレイン線選択線SGD、ソース線SLもフローティングにされる。そして、Pウエルには約20Vの消去電圧Versが印加される。
上部ブロックのメモリセルMC32〜MC63のコントロールゲートには、0Vが印加されているため、フローティングゲートからPウエルへ電子が引き抜かれる。他方、下部ブロックのメモリセルMC0〜MC31のコントロールゲートは、Pウエルとの容量結合により20V近傍に昇圧されるため、トンネル電流は流れず、データの消去は行われない。
図6は、本実施例のように上部ブロックと下部ブロックとの境界にダミー選択トランジスタDSELを持たないブロックにおいて、上部ブロックのデータの一括消去を行う場合の不具合を示している。例えば、上部ブロックのワード線WL−A、WL-Bに0Vが印加され、下部ブロックのワード線WL-C、WL-Dがフローティングにされ、Pウエルに20Vの消去電圧が印加されたとき、その境界にあるメモリセルのコントロールゲート(ワード線WL-C)は、隣接するメモリセルのコントロールゲート(ワード線WL-B)との容量結合により十分に昇圧されず、例えば、10V程度までしか昇圧されないことがある。そうなると、消去禁止である下部ブロックのデータが誤って消去されてしまうという問題がある。これに対し、本実施例では、上部ブロックと下部ブロックとの間に、物理的な距離を生じさせるダミー選択トランジスタDSGが挿入されるため、下部ブロックのメモリセルMC31のコントロールゲートは、隣接するメモリセルMC32との容量結合が抑制され、Pウエルとの容量結合により十分に約20V近傍まで昇圧される。ダミー選択トランジスタDSGによるデカップリングを確実にするため、ワード線WL31とワード線WL32との距離が幾分大きくなるように、ダミー選択トランジスタDSGのゲート長は、他のワード線WLのゲート長よりも大きくされる。
下部ブロック、すなわち、メモリセルMC0〜MC31を含むブロックを消去する場合には、下部ブロックのワード線WL0〜WL31が選択され、これらに0Vが印加され、上部ブロックのワード線WL32〜WL63はフローティングにされ、ダミー選択トランジスタDSELもフローティングにされる。Pウエルには約20Vの消去電圧Versが印加され、上部ブロックのときと同様にデータの消去が行われる。
(データ書込み)
次に、上部ブロック内のページにデータを書き込む場合について説明する。先ず、ブロック選択線BSELにより当該ブロックが選択される。書込みを行うグローバルビット線GBLには0Vが印加され、書込み禁止のグローバルビット線GBLには2.4Vが印加され、ドレイン選択線SGDには5Vが印加され、ドレイン選択トランジスタSEL-Dは強くオンされる。ソース線SLには、2.4Vの電源電位Vccが印加され、ソース選択線SGSには5Vが印加され、ソース選択トランジスタSEL-Sは強くオンされる。ダミー選択線DSGには0Vが印加され、ダミー選択トランジスタDSELはオフされる。Pウエルには0Vが印加される。上部ブロックの選択されたワード線には、約18Vのプログラム電圧Vpgmが印加され、非選択のワード線には、約10Vのパス電圧Vpassが印加される。また、下部ブロックの全てのワード線には、4.2Vの中間電圧が印加される。
ワード線の駆動されるタイミングとほぼ同期して、ドレイン選択線SGD、ソース選択線SGSは、1.5Vに降下される。上部ブロックにおいて、書込み対象のビット線における選択されたメモリセルは、チャンネルの電圧(0V)とコントロールゲートの電圧(18V)との電位差によりフローティングゲートに電子が注入される。非選択のメモリセルのコントロールゲートは、10V電圧であるため、電子は注入されない。また、書込み禁止のビット線におけるメモリセルは、チャンネルがプリチャージされているため、ワード線の印加に応じてチャンネルが昇圧され、電子は注入されない。
一方、下部ブロックでは、ダミー選択トランジスタDSELはオフされており、ソース線SLからすべてのチャンネル(ローカルビット線)がプリチャージされ、ワード線WL0〜WL31に4.2Vの電圧が印加されると、コントロールゲートと容量結合によりチャンネル電位が昇圧されるため、メモリセルへの書込みは行われない。
次に、下部ブロック内のページをデータを書き込む場合について説明する。この場合、ダミー選択線DSGには5Vが印加され、ダミー選択トランジスタDSELはオンされる。その代わり、ソース選択線SGSには0Vが印加され、ソース選択トランジスタSEL-Sがオフされる。下部ブロックおよび上部ブロックのワード線の電圧の印加条件は、上部ブロックのときと同様である。
図7に、上部ブロックおよび下部ブロックについてのページ書込みを行った場合のローカルビット線(チャンネル)の状態を説明する。図7(A)は、下部ブロックへの書込みを行う場合と上部ブロックへの書込みを行う場合の書込みローカルビット線の電圧状態を示し、図7(B)は、下部ブロックへの書込みを行う場合と上部ブロックへの書込みを行う場合の書込み禁止ローカルビット線の電圧状態を表している。
図7(A)において、上部ブロックへの書込みを行う場合、ダミー選択トランジスタDSELはオフであり、下部ブロックのローカルビット線はソース線からの電位によりプリチャージされ、4.2Vのワード線が駆動されることで、ローカルビット線は、低く昇圧される。また、図7(B)に示すように、下部ブロックの書込み禁止のローカルビット線では、ソース線SLの電源電位によってプリチャージされているため、ワード線(4.2V)が印加されると、書込みローカルビット線と同様に低く昇圧される。
図7(A)において、下部ブロックへの書込みを行う場合、ダミー選択トランジスタDSELはオンであり、ソース選択トランジスタSEL-Sはオフであり、上部ブロックおよび下部ブロックのローカルビット線は0Vである。一方、書込み禁止ローカルビット線では、図7(B)に示すように、グローバルビット線の電源電位によってプリチャージされているため、ワード線の駆動に応答して、上部ブロックでは低く昇圧され、下部ブロックでは高く昇圧される。このとき、ダミー選択線は1.5Vに降下されているため、下部ブロックのローカルビット線から上部ブロックのローカルビット線に電流がリークするのが抑制される。このように、書込み禁止ローカルビットでは、上部ブロックと下部ブロックにおいて同じような状況が形成されるため、ブロックを分割して利用したとしても、上部ブロックと下部ブロックにおけるメモリセルの耐久性を同程度にすることができる。
(データ読出し)
上部ブロックまたは下部ブロックのページのデータを読出す場合には、グローバルビット線GBLに1.2Vの電圧が印加され、ソース線SLには0Vが印加され、ドレイン選択線SGD、ダミー選択線DSG、ソース選択線SGSにはそれぞれ4.2Vが印加され、ドレイン選択トランジスタSEL-D、ダミー選択トランジスタDSEL、ソース選択トランジスタSEL-Sがオンされる。そして、選択されるワード線には0Vが印加され、非選択のワード線には4.5VのVreadが印加される。
このように本実施例のフラッシュメモリでは、64ページのブロックとして、あるいは32ページのブロックとして利用することができる。格納されるデータの種類によっては、ブロック全体のデータを消去する必要がない場合も少なくない。このような場合、ブロック全体のデータをすべて消去するよりも、消去が必要なデータが存在する上部または下部ブロック単位で消去を行うことで、不要なデータ消去を抑制することができる。このことは、不要なメモリセルにトンネル電流が流れること、つまり電子がトンネル酸化膜にトラップされる回数を抑制することになり、結果として、データの書き換え可能な回数が無駄に消耗されることを防止し、かつフローティングゲートにおけるデータの保持特性の劣化も抑制することができる。また、データの書込みについても、上部ブロックまたは下部ブロック単位で行うことで、上記と同様の効果を得ることができる。
なお、上記実施例のブロックに含まれるページ数は例示であって、これ以外であってもよい。例えば、集積化が進むにつれ、1つのブロックが128ページから構成されるような場合には、これを64ページの2つのブロックに分割して利用することも可能である。また、128ページのブロックを4つのブロックに分割して利用するようにしてもよい。この場合、ブロックの境界には、3つのダミー選択トランジスタが挿入され、32ページに分割されたブロック単位でのデータの消去、書込み、読出し等を行うようにしてもよい。
さらに上記実施例では、図1のようにメモリブロックを一列に配置したものを例示したが、これに限らず、メモリブロックは、例えばワード線選択回路150の両側に配置され、1つのワード線によって2ページを選択できるような構成であってもよい。さらに上記で示した電圧値は一例であって、フラッシュメモリのスケーリングに従い消去電圧やプログラム電圧等が低下された場合には、それに応じた電圧値が適宜選択される。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10:フラッシュメモリ
100:メモリアレイ
110:入出力バッファ
120:アドレスレジスタ
130:データレジスタ
140:コントローラ
150:ワード線選択回路
160:ページバッファ/センス回路
170:列選択回路
BSEL:ブロック選択線
GBL:グローバルビット線
SGD:ドレイン選択線
DSG:ダミー選択線
SGS:ソース選択線
SLソース線
SEL−D:ドレイン選択トランジスタ
DSEL:ダミー選択トランジスタ
SEL−S:ソース選択トランジスタ

Claims (7)

  1. ブロック単位でデータの書き込みまたは消去が可能な半導体記憶装置であって、
    ウエル内に複数のセルユニットが形成されたブロックを複数含むメモリアレイと、
    前記ブロックの選択および選択されたブロック内のセルユニットのメモリセルを選択可能な選択回路と、
    1つのブロックを分割して利用することの有無を示すコマンドを外部から受け取り、当該コマンドに基づき前記選択回路を制御する制御回路とを含み、
    1つのセルユニットは、直列に接続されたN個のメモリセル、前記N個のメモリセルの一端とソース線との間に接続された第1の選択トランジスタ、前記N個のメモリセルの他端とビット線との間に接続された第2の選択トランジスタ、および前記N個のメモリセルの中間に介在された第3の選択トランジスタを有し、
    前記ブロック内の行方向の各メモリセルのゲートはワード線に接続され、第1の選択トランジスタのゲートは第1の選択線に接続され、第2の選択トランジスタのゲートは第2の選択線に接続され、第3の選択トランジスタのゲートは第3の選択線に接続され、
    前記選択回路は、ブロック毎に、前記ワード線、第1の選択線、第2の選択線および第3の選択線にそれぞれ接続された複数のブロック選択トランジスタを含み、複数のブロック選択トランジスタのゲートにはブロック選択線が共通に接続され、
    前記選択回路は、1つのブロックを分割して消去するとき、および1つのブロックを分割しないで消去するときのいずれの場合にも、当該1つのブロックに対応する複数のブロック選択トランジスタの全てがオンするような電圧を前記ブロック選択線に印加し、
    前記選択回路は、前記ワード線、第1、第2、第3の選択線を駆動することで、データの書き込みまたは消去の動作に応じて、前記ブロックを前記第3の選択トランジスタを境界とする第1のブロックまたは第2のブロックに分割して利用することを可能にし、
    第3の選択トランジスタのゲート長を他のメモリセルのゲート長よりも大きくすることで、前記ウエル内の第1のブロックと第2のブロックとが距離的に離間されるようにし、
    第1のブロック内のデータを消去する場合、第1のブロック内の各メモリセルのゲートには、ワード線を介して第1の電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線によりフローティング状態にされ、第2のブロック内のメモリセルはフローティング状態にされ、前記第1および第2の選択トランジスタはフローティング状態にされ、前記ウエルには前記第1の電圧よりも大きな第2の電圧が印加され、第2のブロック内の第3の選択トランジスタと隣接するメモリセルが消去されない程度に容量結合により十分に昇圧され、
    第2のブロック内のデータを消去する場合、第2のブロック内の各メモリセルのゲートには、ワード線を介して第1の電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線によりフローティング状態にされ、第1のブロック内のメモリセルはフローティング状態にされ、前記第1および第2の選択トランジスタはフローティング状態にされ、前記ウエルには前記第1の電圧よりも大きな第2の電位が印加され、第1のブロック内の第3の選択トランジスタと隣接するメモリセルが消去されない程度に容量結合により十分に昇圧され、
    第1および第2のブロック内のデータを消去する場合、第1および第2のブロック内の各メモリセルのゲートには、ワード線を介して第1の電圧が印加され、前記第3の選択トランジスタは前記第3の選択線により導通状態にされ、前記第1および第2の選択トランジスタはフローティング状態にされ、前記ウエルには前記第1の電圧よりも大きな第2の電圧が印加される、半導体記憶装置。
  2. 第1のブロック内のメモリセルにデータを書き込む場合、第1のブロック内の選択されたメモリセルのゲートには、ワード線を介してプログラム電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線を介して導通状態にされ、第2のブロック内の各メモリセルのゲートには、ワード線を介して各メモリセルが導通し得る中間電圧が印加され、第1の選択トランジスタは、前記第1の選択線により非導通状態にされ、第2の選択トランジスタは、前記第2の選択線を介して前記ビット線に接続される、請求項1記載の半導体記憶装置。
  3. 第2のブロック内のメモリセルにデータを書き込む場合、第2のブロック内の選択されたメモリセルのゲートには、ワード線を介してプログラム電圧が印加され、前記第3の選択トランジスタは、前記第3の選択線により非導通状態にされ、第1のブロック内の各メモリセルのゲートには、ワード線を介して各メモリセルが導通し得る中間電圧が印加され、第1の選択トランジスタは、前記第1の選択線により前記ソース線に接続され、第2の選択トランジスタは、前記第2の選択線を介して前記ビット線に接続される、請求項1または2に記載の半導体記憶装置。
  4. 第1のブロック内のメモリセルにデータを書き込む場合、第1および第2のブロック内の書込み禁止ビット線に接続されたセルユニットのローカルビット線がプリチャージされ、次いで、前記中間電圧の印加に応答して、第1のブロックの前記ローカルビット線が昇圧される、請求項2に記載の半導体記憶装置。
  5. 第2のブロック内のメモリセルにデータを書き込む場合、第1および第2のブロック内の書込み禁止ビット線に接続されたセルユニットのローカルビット線がプリチャージされ、次いで、前記中間電圧の印加に応答して、第2のブロックの前記ローカルビット線が昇圧される、請求項3に記載の半導体記憶装置。
  6. 第1または第2のブロック内のメモリセルからデータを読出す場合、選択されたメモリセルのゲートにはワード線を介して読み出し電圧が印加され、第1および第2のブロックの非選択のメモリセルのゲートには中間電位が印加され、第3のトランジスタは、前記第3の選択線を介して導通状態にされる、請求項1または2に記載の半導体記憶装置。
  7. 第1および第2のブロックは、それぞれN/2個のワード線を有する、請求項1ないし6いずれか1つに記載の半導体記憶装置。
JP2012098795A 2012-04-24 2012-04-24 半導体記憶装置 Active JP5619812B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012098795A JP5619812B2 (ja) 2012-04-24 2012-04-24 半導体記憶装置
TW101131695A TWI476773B (zh) 2012-04-24 2012-08-31 半導體記憶體裝置
CN201210349172.0A CN103377701B (zh) 2012-04-24 2012-09-19 半导体存储器装置
KR1020120106130A KR101384316B1 (ko) 2012-04-24 2012-09-24 반도체 기억장치
US13/744,965 US9183934B2 (en) 2012-04-24 2013-01-18 Split block semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098795A JP5619812B2 (ja) 2012-04-24 2012-04-24 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2013229070A JP2013229070A (ja) 2013-11-07
JP5619812B2 true JP5619812B2 (ja) 2014-11-05

Family

ID=49462712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098795A Active JP5619812B2 (ja) 2012-04-24 2012-04-24 半導体記憶装置

Country Status (5)

Country Link
US (1) US9183934B2 (ja)
JP (1) JP5619812B2 (ja)
KR (1) KR101384316B1 (ja)
CN (1) CN103377701B (ja)
TW (1) TWI476773B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379112B2 (en) 2014-02-27 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with transistor array and layout method thereof
JP6470146B2 (ja) * 2015-08-27 2019-02-13 東芝メモリ株式会社 半導体記憶装置
US9953717B2 (en) * 2016-03-31 2018-04-24 Sandisk Technologies Llc NAND structure with tier select gate transistors
CN107316657B (zh) * 2016-04-26 2020-08-28 中芯国际集成电路制造(上海)有限公司 存储单元
JP6545649B2 (ja) * 2016-09-16 2019-07-17 東芝メモリ株式会社 メモリデバイス
KR102431238B1 (ko) * 2017-10-11 2022-08-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102427645B1 (ko) 2018-02-22 2022-08-01 삼성전자주식회사 메모리 장치
KR102660057B1 (ko) * 2018-11-07 2024-04-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US11282575B2 (en) 2018-11-07 2022-03-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming in the same
JP6727365B1 (ja) * 2019-03-27 2020-07-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN111402942B (zh) * 2019-08-08 2021-03-19 长江存储科技有限责任公司 非易失性存储器及其制造方法
CN113196402B (zh) * 2020-03-23 2022-11-04 长江存储科技有限责任公司 存储器件及其编程操作
CN113454722B (zh) * 2020-05-19 2022-08-19 长江存储科技有限责任公司 存储器器件及其编程操作

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866460B2 (ja) * 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
JP4220319B2 (ja) * 2003-07-04 2009-02-04 株式会社東芝 不揮発性半導体記憶装置およびそのサブブロック消去方法
JP2005116119A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
KR100671625B1 (ko) * 2004-12-28 2007-01-19 주식회사 하이닉스반도체 블록 사이즈를 변경할 수 있는 난드 플래시 메모리 장치
JP4907897B2 (ja) 2005-04-15 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
KR101297283B1 (ko) * 2006-07-10 2013-08-19 삼성전자주식회사 낸드형 셀 스트링을 가지는 비휘발성 기억 장치
US7499320B2 (en) * 2007-03-07 2009-03-03 Sandisk Corporation Non-volatile memory with cache page copy
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
CN100552645C (zh) * 2007-05-28 2009-10-21 创见资讯股份有限公司 非易失性存储器装置与数据的存取电路及其方法
US7492640B2 (en) * 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP5376789B2 (ja) * 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
EP2225643B1 (en) * 2007-12-28 2020-05-06 Toshiba Memory Corporation Semiconductor storage device
US7826271B2 (en) * 2008-06-12 2010-11-02 Sandisk Corporation Nonvolatile memory with index programming and reduced verify
US7813172B2 (en) * 2008-06-12 2010-10-12 Sandisk Corporation Nonvolatile memory with correlated multiple pass programming
US7715235B2 (en) * 2008-08-25 2010-05-11 Sandisk Corporation Non-volatile memory and method for ramp-down programming
US7813181B2 (en) * 2008-12-31 2010-10-12 Sandisk Corporation Non-volatile memory and method for sensing with pipelined corrections for neighboring perturbations
JP5052575B2 (ja) * 2009-09-01 2012-10-17 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US9183934B2 (en) 2015-11-10
JP2013229070A (ja) 2013-11-07
TW201344690A (zh) 2013-11-01
CN103377701B (zh) 2016-04-06
KR101384316B1 (ko) 2014-04-10
US20140043906A1 (en) 2014-02-13
KR20130119830A (ko) 2013-11-01
CN103377701A (zh) 2013-10-30
TWI476773B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
JP5619812B2 (ja) 半導体記憶装置
JP5626812B2 (ja) 半導体記憶装置
JP5550609B2 (ja) 半導体記憶装置
JP5249394B2 (ja) 半導体記憶装置
JP2008140488A (ja) 半導体記憶装置
JP2008251138A (ja) 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
JP5883494B1 (ja) 不揮発性半導体記憶装置
JP2007066440A (ja) 不揮発性半導体記憶装置
JP2009170077A (ja) 半導体メモリ列デコーダデバイス及びその方法
US8259502B2 (en) NAND flash memory
US20130051147A1 (en) Nonvolatile semiconductor memory device
US9330762B2 (en) Semiconductor memory device
JP6820380B2 (ja) ダミーセルの制御方法および半導体装置
KR101746758B1 (ko) 불휘발성 반도체 메모리 장치
KR101458792B1 (ko) 플래시 메모리 장치
TWI564899B (zh) 半導體儲存裝置以及資料處理方法
JP2013161512A (ja) 不揮発性半導体記憶装置
JP2007226897A (ja) 半導体集積回路装置
JP5792878B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140917

R150 Certificate of patent or registration of utility model

Ref document number: 5619812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250