JP4907897B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4907897B2 JP4907897B2 JP2005118596A JP2005118596A JP4907897B2 JP 4907897 B2 JP4907897 B2 JP 4907897B2 JP 2005118596 A JP2005118596 A JP 2005118596A JP 2005118596 A JP2005118596 A JP 2005118596A JP 4907897 B2 JP4907897 B2 JP 4907897B2
- Authority
- JP
- Japan
- Prior art keywords
- source line
- cell
- cell source
- transistor
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000007599 discharging Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 238000005094 computer simulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
T.Tanaka, et al., "A Quick Intelligent Page-Programming Architecture and a Shielded Bitline Sensing Method for 3V-Only NAND Flash Memory", J.Solid State Circuits, Vol.29, No.11,pp.1366-1372,Nov.1994
(2)センスアンプ105及び106とロー・デコーダ103及び104との交差部107及び108上の配線による抵抗成分R(2)
(3)放電トランジスタ110−1及び111−1のオン抵抗成分R(3)
上述の(1)の抵抗成分R(1)に関しては、セルソース線109の配線抵抗成分を低減するためには、例えば、セルソース線109をセルアレイ102上に第2配線層(M2)を用いて幅広く覆うことが有効である。例えば、セルアレイ102の縦幅を11000μm、横幅を2500μm、第2配線層(M2)の被服率を50%、シート抵抗を0.06Ω/□と仮定すると、セルアレイ上の配線抵抗R(1)は、次の通り計算される。
次に、上述の(2)の抵抗成分R(2)に関しては、センスアンプ105及び106とロー・デコーダ103及び104の交差部107及び108においては、種々の配線が混み合う為、この部分でセルソース線109の十分な配線幅を確保することが難しい。よって、交差部107及び108におけるセルソース線109の抵抗成分の低減を実現することは困難である。例えば、交差部107及び108において、それぞれ、高さ450μm、幅8μmのセルソース線109を配置する場合、交差部107及び108におけるセルソース線109の配線抵抗R(2)は、それぞれ、次の通り計算される。
また、上述の(3)の抵抗成分R(3)に関しては、放電トランジスタ110−1及び111−1のオン抵抗を下げるためには、トランジスタのチャネル幅Wを大きくすれば良い。一方、トランジスタのチャネル幅Wを大きくすると、放電トランジスタ110−1及び111−1の面積オーバーヘッド(所謂面積占有率)が大きくなってしまうため、周辺回路部115における放電トランジスタ110−1及び111−1の配置や周辺回路部115全体における放電トランジスタ110−1及び111−1の大きさを考慮して、チャネル幅Wを決めることになる。現状、放電トランジスタ110−1及び111−1のオン抵抗R(3)は、それぞれ、上述の抵抗成分R(2)と同等となるように、そのチャネル幅Wを決定している。
図2に示すとおり、格子状に張り巡らされたセルソース線109は、セルアレイ2上から交差部7及び8上を通り、周辺回路15の領域に配置されているセルソース線ドライバ11及び12まで引き回されている。セルソース線ドライバ10は、VSSへの放電パス(接地パス)10b(白抜きの矢印で示す)を有している。また、セルソース線ドライバ11及び12は、セルソース線9を1V程度の電圧に充電する充電パス11a及び12a(共に白抜きの矢印で示す)を有している。
RVSS=0.06×2500/40/2=1.88Ω
となり、結果として、従来問題となっていた、上述の(2)センスアンプ5及び6とロー・デコーダ3及び4との交差部7及び8上の配線による抵抗成分R(2)を排除できることを考慮すると、抵抗成分R(2)を半減することと同等の効果を奏することになる。
2 セルアレイ
3、4 ロー・デコーダ部
5、6 センスアンプ部
7、8 交差部
9 セルソース線(CELLSRC)
10 放電用セルソース線ドライバ
10−1〜10−k 放電用トランジスタ
10b 放電パス
11、12 充電用セルソース線ドライバ
11−2 pチャネル型トランジスタ
12 充電用セルソース線ドライバ
13 BLCRLドライバ
15 周辺回路部
16 放電用セルソースドライバ
16−1〜16−k イコライズ用トランジスタ
30 NAND型フラッシュメモリ
40 NAND型フラッシュメモリ
100 NAND型フラッシュメモリ
102、 セルアレイ
103 デコーダ部
105,106 センスアンプ
105,106 センスアンプ
107、108 交差部
109 セルソース線
110、111 セルソース線ドライバ
110−1、110−2 nチャネルトランジスタ
110a、111a 充電パス
111 セルソース線ドライバ
111−3 pチャネル型トランジスタ
112、113 BLCRLドライバ
Claims (6)
- 電気的に書き換え可能なメモリセルが直列に接続されたNANDストリングスが配置されたセルアレイと、
前記メモリセルに接続されたビット線の電位を感知するセンスアンプであって、高電圧トランジスタを有する第1の領域と低電圧トランジスタを有する第2の領域とを有するセンスアンプと、
前記NANDストリングスの一端に接続されたセルソース線と、
前記セルソース線に接続され、前記セルソース線に接地電位又は低電位を供給する第1のトランジスタを有する第1のセルソース線ドライバと、
を備えた不揮発性半導体記憶装置であって、
前記セルソース線ドライバの前記第1のトランジスタは、前記センスアンプの前記第1の領域に配置されることを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能なメモリセルが直列に接続されたNANDストリングスが配置されたセルアレイと、
前記メモリセルに接続されたビット線の電位を感知するセンスアンプであって、高電圧トランジスタを有する第1の領域と低電圧トランジスタを有する第2の領域とを有するセンスアンプと、
前記NANDストリングスの一端に接続されたセルソース線と、
前記セルソース線にその一端が接続され、ビット線シールド線にその他端が接続され、前記ビット線シールド線を介して前記セルソース線に接地電位又は低電位を供給する第1のトランジスタを有する第1のセルソース線ドライバと、
を備えた不揮発性半導体記憶装置であって、
前記セルソース線ドライバの前記第1のトランジスタは、前記センスアンプの前記第1の領域に配置されることを特徴とする不揮発性半導体記憶装置。 - 前記セルアレイ上に形成される前記セルソース線は、格子状に配置され、互いに接続され、且つ周期的に配置した配線からなることを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。
- 前記セルソース線に接続され、前記セルソース線に高電位を供給する第2のトランジスタを有する第2のセルソース線ドライバを有し、前記第2のトランジスタは、前記センスアンプとロー・デコーダとの交差部又は周辺回路に配置されることを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。
- 電気的に書き換え可能なメモリセルが直列に接続されたNANDストリングスが配置されたセルアレイと、
前記メモリセルに接続されたビット線の電位を感知するセンスアンプであって、高電圧トランジスタを有する第1の領域と低電圧トランジスタを有する第2の領域とを有するセンスアンプと、
前記NANDストリングスの一端に接続されたセルソース線と、
前記メモリセルからデータを読み出す読み出し動作時には前記セルソース線に接続され、前記セルソース線に接地電位又は低電位を供給する第1のトランジスタを有する第1のセルソース線ドライバと、
を備えた不揮発性半導体記憶装置であって、
前記セルソース線ドライバの前記第1のトランジスタは、前記センスアンプの前記第1の領域に配置される前記高電圧トランジスタであることを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能なメモリセルが直列に接続されたNANDストリングスが配置されたセルアレイと、
前記メモリセルに接続されたビット線の電位を感知するセンスアンプであって、高電圧トランジスタを有する第1の領域と低電圧トランジスタを有する第2の領域とを有するセンスアンプと、
前記NANDストリングスの一端に接続されたセルソース線と、
前記セルソース線にその一端が接続され、ビット線シールド線にその他端が接続され、前記メモリセルからデータを読み出す読み出し動作時には前記ビット線シールド線と前記セルソース線とを接地電位又は低電位の同電位にするためにオンする第1のトランジスタを有する第1のセルソース線ドライバと、
を備えた不揮発性半導体記憶装置であって、
前記セルソース線ドライバの前記第1のトランジスタは、前記センスアンプの前記第1の領域に配置される前記高電圧トランジスタであることを特徴とする不揮発性半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118596A JP4907897B2 (ja) | 2005-04-15 | 2005-04-15 | 不揮発性半導体記憶装置 |
TW095112151A TW200703579A (en) | 2005-04-15 | 2006-04-06 | Nonvolatile semiconductor memory |
US11/402,980 US7286403B2 (en) | 2005-04-15 | 2006-04-13 | Non-volatile semiconductor memory device |
KR1020060033910A KR100749673B1 (ko) | 2005-04-15 | 2006-04-14 | 불휘발성 반도체 기억 장치 |
CNB2006100754131A CN100461428C (zh) | 2005-04-15 | 2006-04-14 | 非易失性半导体存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118596A JP4907897B2 (ja) | 2005-04-15 | 2005-04-15 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006302960A JP2006302960A (ja) | 2006-11-02 |
JP4907897B2 true JP4907897B2 (ja) | 2012-04-04 |
Family
ID=37393879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005118596A Active JP4907897B2 (ja) | 2005-04-15 | 2005-04-15 | 不揮発性半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7286403B2 (ja) |
JP (1) | JP4907897B2 (ja) |
KR (1) | KR100749673B1 (ja) |
CN (1) | CN100461428C (ja) |
TW (1) | TW200703579A (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7844468B2 (en) * | 2003-04-30 | 2010-11-30 | International Business Machines Corporation | Second site control of article transport processing |
KR100776738B1 (ko) * | 2006-04-06 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101248942B1 (ko) * | 2007-10-17 | 2013-03-29 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
US7978518B2 (en) | 2007-12-21 | 2011-07-12 | Mosaid Technologies Incorporated | Hierarchical common source line structure in NAND flash memory |
US7994565B2 (en) | 2008-04-02 | 2011-08-09 | Sandisk Technologies Inc. | Non-volatile storage having a connected source and well |
JP5085405B2 (ja) * | 2008-04-25 | 2012-11-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009283665A (ja) | 2008-05-22 | 2009-12-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010165785A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
KR101053702B1 (ko) * | 2009-05-08 | 2011-08-02 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
JP2011170941A (ja) * | 2010-02-22 | 2011-09-01 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
JP2011198437A (ja) | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8385147B2 (en) * | 2010-03-30 | 2013-02-26 | Silicon Storage Technology, Inc. | Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features |
KR101736454B1 (ko) * | 2010-12-30 | 2017-05-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 |
JP5550609B2 (ja) | 2011-07-13 | 2014-07-16 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2013058276A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 半導体記憶装置 |
JP5619812B2 (ja) | 2012-04-24 | 2014-11-05 | ウィンボンドエレクトロニクス コーポレーション | 半導体記憶装置 |
JP2014164773A (ja) * | 2013-02-21 | 2014-09-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9558838B2 (en) * | 2013-08-22 | 2017-01-31 | Renesas Electronics Corporation | Semiconductor device for masking data stored in twin cell and outputting masked data |
JP5911834B2 (ja) * | 2013-09-11 | 2016-04-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR102321501B1 (ko) * | 2014-05-14 | 2021-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법 |
CN105633088B (zh) * | 2014-11-20 | 2018-10-26 | 上海华虹集成电路有限责任公司 | 防止eeprom被紫外线擦写的版图实现方法 |
US12040021B2 (en) | 2021-09-17 | 2024-07-16 | Changxin Memory Technologies, Inc. | Layout of semiconductor structure comprising column decoder |
CN115828825A (zh) * | 2021-09-17 | 2023-03-21 | 长鑫存储技术有限公司 | 半导体结构的版图 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0152168B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 기억장치 |
JPH0863985A (ja) * | 1994-08-29 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | 不揮発性半導体記憶装置 |
JPH08250674A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Microelectron Corp | 半導体記憶装置 |
US5969985A (en) * | 1996-03-18 | 1999-10-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US6134148A (en) * | 1997-09-30 | 2000-10-17 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
KR20000066217A (ko) * | 1999-04-14 | 2000-11-15 | 윤종용 | 더미셀을 갖는 플래시 메모리장치 |
US6218689B1 (en) * | 1999-08-06 | 2001-04-17 | Advanced Micro Devices, Inc. | Method for providing a dopant level for polysilicon for flash memory devices |
US6907497B2 (en) * | 2001-12-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP3910889B2 (ja) * | 2002-08-20 | 2007-04-25 | 株式会社東芝 | 半導体メモリ |
KR100514673B1 (ko) * | 2003-04-03 | 2005-09-13 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 제조 방법 |
CN100437829C (zh) * | 2003-04-03 | 2008-11-26 | 旺宏电子股份有限公司 | 非易失性存储单元阵列的操作方法 |
JP2005100538A (ja) | 2003-09-25 | 2005-04-14 | Toshiba Corp | 不揮発性半導体記憶装置及びこれを用いた電子装置 |
JP4455017B2 (ja) | 2003-11-10 | 2010-04-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4907925B2 (ja) * | 2005-09-09 | 2012-04-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2005
- 2005-04-15 JP JP2005118596A patent/JP4907897B2/ja active Active
-
2006
- 2006-04-06 TW TW095112151A patent/TW200703579A/zh unknown
- 2006-04-13 US US11/402,980 patent/US7286403B2/en active Active
- 2006-04-14 CN CNB2006100754131A patent/CN100461428C/zh active Active
- 2006-04-14 KR KR1020060033910A patent/KR100749673B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100749673B1 (ko) | 2007-08-17 |
US7286403B2 (en) | 2007-10-23 |
TW200703579A (en) | 2007-01-16 |
KR20060109330A (ko) | 2006-10-19 |
CN100461428C (zh) | 2009-02-11 |
JP2006302960A (ja) | 2006-11-02 |
CN1870274A (zh) | 2006-11-29 |
TWI306290B (ja) | 2009-02-11 |
US20060250848A1 (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4907897B2 (ja) | 不揮発性半導体記憶装置 | |
JP4398750B2 (ja) | Nand型フラッシュメモリ | |
US7916542B2 (en) | Nonvolatile memory device with multiple page regions, and methods of reading and precharging the same | |
US9466380B2 (en) | Semiconductor memory column decoder device and method | |
KR101409776B1 (ko) | 반도체 메모리 장치 | |
JP5231972B2 (ja) | 不揮発性半導体記憶装置 | |
JP4790335B2 (ja) | 不揮発性半導体記憶装置 | |
US8797807B2 (en) | Semiconductor memory and semiconductor memory control method | |
JP2015216179A (ja) | 半導体記憶装置 | |
JP2011198437A (ja) | 不揮発性半導体記憶装置 | |
US8243491B2 (en) | Semiconductor integrated circuit including semiconductor memory | |
TWI596615B (zh) | 非揮發性半導體儲存裝置及其抹除方法 | |
US9330762B2 (en) | Semiconductor memory device | |
TWI585777B (zh) | 非揮發性半導體儲存裝置 | |
JP2011222775A (ja) | 半導体記憶装置 | |
JP4299825B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP5420215B2 (ja) | 半導体装置及びその制御方法 | |
TW202234406A (zh) | 半導體記憶裝置 | |
JP2009283070A (ja) | 半導体記憶装置 | |
JP2011222101A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4907897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |