KR20000066217A - 더미셀을 갖는 플래시 메모리장치 - Google Patents

더미셀을 갖는 플래시 메모리장치 Download PDF

Info

Publication number
KR20000066217A
KR20000066217A KR1019990013155A KR19990013155A KR20000066217A KR 20000066217 A KR20000066217 A KR 20000066217A KR 1019990013155 A KR1019990013155 A KR 1019990013155A KR 19990013155 A KR19990013155 A KR 19990013155A KR 20000066217 A KR20000066217 A KR 20000066217A
Authority
KR
South Korea
Prior art keywords
memory cell
cell array
cell
flash memory
dummy
Prior art date
Application number
KR1019990013155A
Other languages
English (en)
Inventor
오관석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990013155A priority Critical patent/KR20000066217A/ko
Publication of KR20000066217A publication Critical patent/KR20000066217A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

메모리 셀어레이(cell array)의 구조를 개선한 플래시 메모리 장치가 개시되어 있다. 본 발명은 다수개의 더미셀과 다수개의 노말셀이 같은 비트라인에 연결되어 이분된 제1및 제2메모리셀어레이, 제1메모리셀어레이 및 제2메모리셀어레이에서 선택된 셀로 부터 출력되는 전류를 비교하는 센스앰프를 포함하며, 제1메모리셀어레이의 특정 워드라인이 선택된 경우 제2메모리셀어레이에서 더미셀의 워드라인이 선택되고, 제2메모리셀어레이의 특정 워드라인이 선택된 경우 제1메모리셀어레이에서 더미셀의 워드라인이 선택되는 것을 특징으로 한다.

Description

더미셀을 갖는 플래시 메모리 장치{Flash memory apparatus having dummy cell}
본 발명은 플래시 메모리(Flash Memory) 장치에 관한 것으로서, 특히 메모리 셀어레이(cell array)의 구조를 개선한 플래시 메모리 장치에 관한 것이다.
일반적으로 플래시 메모리는 전기적으로 소거와 써넣기가 가능한 불휘발성 메모리로서, EEPROM보다 메모셀을 구성하는 트랜지스터수가 적기 때문에 저가격으로 제조할 수있다. 이러한 플래시 메모리는 도 1에 도시된 바와 같이 특정 셀을 선택하기 위해 읽을 셀과 더미셀(또는 레퍼런스 셀)을 동시에 바이어스(bias)를 걸어 센스 앰프(110)에서 각각에 흐르는 전류(Ia, Ib)를 비교한다. 도 1에 도시된 바와 같이 기존에는 더미셀이 셀어레이와 별도의 위치에 존재하였으며, 이때 더미셀은 소거(erase)되어 있고 노말 셀(normal cell)의 절반정도로 전류가 흐른다. 이경우 비트 라인 충전이 완료된 후 센스앰프(110)의 전류를 측정해보면 읽을 셀이 프로그램되어 있을 경우 Ia ＜ Ib가 되고 소거되어 있을 경우 Ia ＞ Ib가 되어 셀의 프로그램 여부를 판별할 수있다. 그러나 이와 같은 방법을 적용할 경우 플래시 메모리는 비트 라인 충전 전류가 흐르는 동안 센스앰프(110)의 출력전류가 부정확하여 신속한 센싱이 이루어지지 못하는 단점이 있었다
도 1의 단점을 극복하기 위해 도 2에 도시된 다른 예와 같이 플래시 메모리는 더미비트라인(dummy bit line)을 이용하여 특정 셀을 읽고 있다. 그러나 이경우에도 센스앰프(220)의 양 입력이 보는 로딩(Loading)을 완전히 일치시켜야하며, 더미 비트라인의 충전 전류(I3)와 더미 셀(I2)의 전류를 적절히 서밍(summing)해야한다. 또 더미비트라인을 매 리드(read)시마다 방전, 충전을 계속해야하므로 이로 인한 센싱 타임 손실이 다시 발생하고 ATD(Address Transition Detector)가 필요한 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 더미셀을 노말 셀 어레이와 같은 비트라인에 연결하여 서로 다른 칼럼 디코더를 동일한 또는 대칭되는 신호로 동작시키는 플래시메모리 장치를 제공하는 데있다.
도 1은 종래의 셀을 읽기 위한 플래시 메모리 장치의 제1실시예이다.
도 2는 종래의 셀을 읽기 위한 플래시 메모리 장치의 제2실시예이다.
도 3a는 본 발명에 따른 플래시 메모리장치의 제1실시예이다.
도 3b는 본 발명에 따른 플래시 메모리장치의 제2실시예이다.
도 3c는 본 발명에 따른 플래시 메모리장치의 제3실시예이다.
도 4는 본 발명에 따른 플래시 메모리 장치의 제4실시예이다.
상기의 기술적 과제를 해결하기 위하여, 본 발명은 플래시 메모리 장치에 있어서,
다수개의 더미셀과 다수개의 노말셀이 인접하여 같은 비트라인에 연결된 제1및 제2메모리셀어레이;
상기 제1메모리셀어레이 및 제2메모리셀어레이에서 선택된 셀로 부터 출력되는 전류를 비교하는 센스앰프를 포함하며,
상기 제1메모리셀어레이의 특정 워드라인이 선택된 경우 제2메모리셀어레이에서 상기 더미셀의 워드라인이 선택되고, 상기 제2메모리셀어레이의 특정 워드라인이 선택된 경우 제1메모리셀어레이에서 상기 더미셀의 워드라인이 선택되는 것을 특징으로 하는 플래시 메모리 장치이다.
이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 3a는 본 발명에 따른 플래시 메모리장치의 제1실시예이다.
우선, 도 3a의 플래시 메모리 장치에서 레이아웃 구조와 신호특성을 살펴보면 다음과 같다.
전체 셀 어레이는 좌, 우 두개로 나누어 좌측셀어레이와 우측셀어레이로 구분된다. 좌측 및 우측셀어레이는 상단 로우(Row)(310, 310-1)에 더미셀(Dummy Cell)들, 그 나머지 로우(320, 320-1)에 노말 셀(Normal Cell)들, 칼럼-멀티플렉서(Y-MUX:330, 330-1)로 구성되며, 각각의 더미셀(310,310-1)과 노말 셀(320,320-1)은 같은 비트 라인으로 연결된다.
칼럼 멀티플렉서(330, 330-1)에서 출력되는 데이터를 검지하여 증폭하기 위한 위한 센스 앰프(340)는 좌, 우 칼럼-멀티플렉서(330, 330-1)와 같은 거리에 위치한다. 더미셀(310, 301-1)은 소거되어 있으나 리드시에 소거된 노말 셀(320, 320-1)보다 전류를 적게 흘린다. 여기서 더미셀(310, 301-1) 전류는 셀 전류 강하를 고려하지 않으면 소거된 노말 셀 전류의 반이 최적이고 셀 전류 강하를 고려하면 그 이하가 되어야한다. 이를 구현하는 실시예는 셀 채널 길이를 두배로 늘리는 방법과 셀 2개를 직렬로 묶는 방법이 있다.
매 리드(Read)시에 데이터는 좌,우 셀어레이의 어느 한쪽에서만 출력된다. 좌, 우 셀 어레이의 칼럼-멀티플렉서(330, 330-1)는 동일한 신호를 입력하고 있다. 예를 들면 좌측 셀 어레이의 100번째 비트 라인이 선택되면 우측 셀 어레이의 100번째 비트 라인도 선택된다.
좌측 셀 어레이를 읽기 위해 좌측 셀 어레이의 특정 워드 라인이 선택된 경우 우측 셀 어레이에서는 더미셀(310-1)의 워드 라인이 선택된다. 센스 앰프(340)는 좌, 우측 칼럼-멀티플렉서(330, 330-1)로 부터 입력되는 전류의 크기(Ia, Ib)를 비교하여 우측 칼럼-멀티플렉서(330-1)가 더 클 경우 "1"을 출력한다.
다음은 도 3a의 플래시 메모리 장치에서 레이아웃 구조와 신호특성을 고려하한 동작을 설명한다.
먼저, 현재 읽을 셀은 좌측 셀어레이(320)에 위치하고 이를 위해 필요한 워드 라인과 비트 라인이 선택된다. 이때 우측 셀 어레이(320-1)에서 워드 라인은 더미 셀 로우가 선택되고 비트 라인은 좌측 셀 어레이(320)와 같은 칼럼이 선택된다.
따라서 좌측칼럼-멀티플렉서(330)에서 출력되는 전류(Ia)는 셀 전류와 비트 라인 충전 전류로 구성되며, 우측칼럼-멀티플렉서(330-1)에서 출력되는 전류(Ib)는 더미 셀 전류와 비트 라인 충전 전류로 구성된다. 본 발명의 신호 특성에 의해 양 비트 라인의 충전 전류가 동일하므로 양 전류(Ia,Ib)의 차이는 결국 읽을 셀의 전류와 더미셀의 차이이며, 센스 앰프(350)는 이를 비교해 좌측 전류가 크면 "0"를 우측 전류가 크면 "1"을 출력하게 된다. XOR게이트(350)는 센스앰프(340)에서 출력되는 신호와 선택 제어신호(Left)를 입력하여 최종적으로 비트를 출력한다.
도 3b는 본 발명에 따른 플래시 메모리장치의 제3실시예이다.
도 3b의 레이아웃 구조와 신호특성은 도 3a와 동일하며 그 구조에서 우측 셀어레이의 셀이 읽힐 경우이다. 즉, 우측 셀 어레이를 읽기 위해 우측 셀 어레이의 특정 워드 라인이 선택된 경우 좌측 셀 어레이에서는 더미셀(310)의 워드 라인이 선택된다. 센스 앰프(340)는 좌, 우측 칼럼-멀티플렉서(330, 330-1)로 부터 입력되는 전류의 크기를 비교하여 우측 칼럼-멀티플렉서(330)가 더 클 경우 "1"을 출력한다. XOR게이트(350)는 센스앰프(340)에서 출력되는 신호와 선택 제어신호(Left)를 입력하여 최종적으로 비트를 출력한다.
도 3c는 본 발명에 따른 플래시 메모리장치의 제3실시예이다.
도 3c의 레이아웃 구조와 신호특성은 도 3a와 동일하며 단지 칼럼-멀티플렉서(330, 330-1)가 좌,우 대칭적으로 동작하는 경우이다.
도 4는 본 발명에 따른 플래시 메모리 장치의 제4실시예이다. 도 4의 레이아웃 구조와 신호특성은 도 3a와 동일하며 단지 센스 앰프(540)를 좌, 우측 셀 어레이 사이에 배치하여 센스 앰프가 바라보는 로딩을 최소화한 경우이다.
본 발명은 상술한 실시예에 한정하지 않으며, 본 발명의 사상내에서 당업자에 의한 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 기존에 리드 타임(Read Time)에 포함된 비트 라인 프리 차지 타임(Bit Line Pre Charge Time)이 제거됨에 따라 DRAM이나 SRAM과 비슷한 리드 타임이 가능하며, 더미 비트 라인과 더미 셀을 노말 셀 어레이에 포함함으로써 제어 회로가 간단해지는 이점이 있다.

Claims (3)

  1. 플래시 메모리 장치에 있어서,
    다수개의 더미셀과 다수개의 노말셀이 같은 비트라인에 연결되어 이분된 제1및 제2메모리셀어레이;
    상기 제1메모리셀어레이 및 제2메모리셀어레이에서 선택된 셀로 부터 출력되는 전류를 비교하는 센스앰프를 포함하며,
    상기 제1메모리셀어레이의 특정 워드라인이 선택된 경우 제2메모리셀어레이에서 상기 더미셀의 워드라인이 선택되고, 상기 제2메모리셀어레이의 특정 워드라인이 선택된 경우 제1메모리셀어레이에서 상기 더미셀의 워드라인이 선택되는 것을 특징으로 하는 플래시 메모리 장치.
  2. 제1항에 있어서, 상기 센스앰프는 상기 제1및 제2메모리셀어레이 사이에 배치하는 것임을 특징으로 하는 플래시 메모리 장치.
  3. 제1항에 있어서, 상기 제1 및 제2메모리셀 어레이는 서로 다른 칼럼 멀티플렉서를 동일하거나 대칭되는 신호로 동작시키는 것임을 특징으로 하는 플래시 메모리 장치.
KR1019990013155A 1999-04-14 1999-04-14 더미셀을 갖는 플래시 메모리장치 KR20000066217A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990013155A KR20000066217A (ko) 1999-04-14 1999-04-14 더미셀을 갖는 플래시 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990013155A KR20000066217A (ko) 1999-04-14 1999-04-14 더미셀을 갖는 플래시 메모리장치

Publications (1)

Publication Number Publication Date
KR20000066217A true KR20000066217A (ko) 2000-11-15

Family

ID=19579971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013155A KR20000066217A (ko) 1999-04-14 1999-04-14 더미셀을 갖는 플래시 메모리장치

Country Status (1)

Country Link
KR (1) KR20000066217A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691384B1 (ko) * 2006-03-27 2007-03-12 삼성전자주식회사 절연막의 열화를 완화시키는 구조의 셀스트링을 가지는불휘발성 반도체 메모리 장치
KR100749673B1 (ko) * 2005-04-15 2007-08-17 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855956A (en) * 1986-10-01 1989-08-08 Nec Corporation Semiconductor memory device with improved cell arrangement
US5229968A (en) * 1989-12-22 1993-07-20 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory wherein dummy cells are used for generating a potential for detecting data
JPH07211086A (ja) * 1994-01-11 1995-08-11 Nippon Motorola Ltd 半導体記憶回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855956A (en) * 1986-10-01 1989-08-08 Nec Corporation Semiconductor memory device with improved cell arrangement
US5229968A (en) * 1989-12-22 1993-07-20 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory wherein dummy cells are used for generating a potential for detecting data
JPH07211086A (ja) * 1994-01-11 1995-08-11 Nippon Motorola Ltd 半導体記憶回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749673B1 (ko) * 2005-04-15 2007-08-17 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
KR100691384B1 (ko) * 2006-03-27 2007-03-12 삼성전자주식회사 절연막의 열화를 완화시키는 구조의 셀스트링을 가지는불휘발성 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
EP1047079B1 (en) Semiconductor memory device generating accurate internal reference voltage
TW574698B (en) Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold
US6529412B1 (en) Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
US6525969B1 (en) Decoder apparatus and methods for pre-charging bit lines
JP3563452B2 (ja) セル閾値分布検知回路およびセル閾値分布検知方法
US7123510B2 (en) Non-volatile semiconductor memory device
KR19980071285A (ko) 반도체 기억 장치
US6501682B2 (en) Nonvolatile semiconductor memory device
JP3204379B2 (ja) 不揮発性半導体記憶装置
KR100858044B1 (ko) 가상 접지형 비휘발성 반도체 기억장치
JPH0565959B2 (ko)
US7009880B1 (en) Non-volatile memory architecture to improve read performance
US7668011B2 (en) Serial flash memory device and precharging method thereof
CN100426416C (zh) 非易失性半导体存储装置及其控制方法
EP0862184B1 (en) Semiconductor storage device capable of accurately collectively executing erase verify operation on all memory cells
US6031772A (en) Semiconductor memory device having floating gate transistors
JP3970402B2 (ja) 不揮発性半導体記憶装置およびそのデ−タ読みだし方法
KR20000066217A (ko) 더미셀을 갖는 플래시 메모리장치
US6002616A (en) Reference voltage generating circuit of sense amplifier using residual data line
KR101010982B1 (ko) 반도체 기억 장치
JPS63258000A (ja) 半導体記憶装置
US6885601B2 (en) Memory circuit and method of reading data
US6940755B2 (en) Semiconductor with an improved read device and operational mode associated therewith
JP3719902B2 (ja) メモリ回路
JPH02285596A (ja) 半導体不揮発性記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application