KR100562506B1 - 플래시 메모리 장치 및 그것의 프로그램 방법 - Google Patents

플래시 메모리 장치 및 그것의 프로그램 방법 Download PDF

Info

Publication number
KR100562506B1
KR100562506B1 KR1020030086371A KR20030086371A KR100562506B1 KR 100562506 B1 KR100562506 B1 KR 100562506B1 KR 1020030086371 A KR1020030086371 A KR 1020030086371A KR 20030086371 A KR20030086371 A KR 20030086371A KR 100562506 B1 KR100562506 B1 KR 100562506B1
Authority
KR
South Korea
Prior art keywords
voltage
program
string
program voltage
selected word
Prior art date
Application number
KR1020030086371A
Other languages
English (en)
Other versions
KR20050052807A (ko
Inventor
권오석
이준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030086371A priority Critical patent/KR100562506B1/ko
Priority to US10/965,446 priority patent/US7184308B2/en
Priority to DE602004025783T priority patent/DE602004025783D1/de
Priority to EP04027263A priority patent/EP1538633B1/en
Priority to JP2004342821A priority patent/JP2005166247A/ja
Publication of KR20050052807A publication Critical patent/KR20050052807A/ko
Application granted granted Critical
Publication of KR100562506B1 publication Critical patent/KR100562506B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

여기에는 플래시 메모리 장치 및 그것의 프로그램 방법이 개시되어 있다. 본 발명의 플래시 메모리 장치는 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 적어도 하나의 스트링과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링에 연결된 비트 라인을 포함한다. 본 발명의 프로그램 방법에 따르면, 상기 스트링의 채널 영역이 플로팅된 상태에서, 선택된 워드 라인으로 프로그램 전압이 공급된다. 상기 선택된 워드 라인의 메모리 셀 트랜지스터의 게이트 전압이 상기 프로그램 전압에 도달한 후, 상기 스트링의 채널 영역으로 접지 전압이 공급된다.

Description

플래시 메모리 장치 및 그것의 프로그램 방법{FLASH MEMORY DEVICE AND PROGRAMMING METHOD THEREOF}
도 1은 일반적인 플래시 메모리 장치의 메모리 셀 어레이를 보여주는 회로도;
도 2는 종래 기술에 따른 낸드 플래시 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도;
도 3은 본 발명에 따른 플래시 메모리 장치의 프로그램 방법을 개략적으로 설명하기 위한 흐름도;
도 4는 본 발명의 제 1 실시예에 따른 플래시 메모리 장치를 보여주는 블록도;
도 5은 본 발명의 바람직한 실시예에 따른 도 4에 도시된 플래시 메모리 장치의 프로그램 동작을 설명하기 위한 타이밍도;
도 6 내지 도 8은 본 발명의 다른 실시예들에 따른 도 4에 도시된 플래시 메모리 장치의 프로그램 동작을 설명하기 위한 타이밍도;
도 9는 본 발명의 제 2 실시예에 따른 플래시 메모리 장치를 보여주는 블록도;
도 10은 본 발명의 제 3 실시예에 따른 플래시 메모리 장치를 보여주는 블록 도; 그리고
도 11은 본 발명의 제 4 실시예에 따른 플래시 메모리 장치를 보여주는 블록도이다.
본 발명은 메모리 장치들에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치 및 그것의 프로그램 방법에 관한 것이다.
반도체 메모리 장치에 저장된 데이터의 리프레시 없이 전기적으로 소거 및 프로그램 가능한 반도체 메모리 장치들에 대한 요구가 점차적으로 증가되고 있다. 또한, 메모리 장치의 저장 용량 및 집적도를 높이는 것이 주된 흐름이다. 저장된 데이터의 리프레시 없이 대용량 및 높은 집적도를 제공하는 불 휘발성 반도체 메모리 장치의 일예가 NAND형 플래시 메모리 장치이다. 파워-오프시 조차 데이터를 그대로 유지하기 때문에, 그러한 플래시 메모리 장치는 전원이 갑자기 차단될 수 있는 전자 장치들 (예를 들면, 휴대용 단말기, 휴대용 컴퓨터, 등등)에 폭넓게 사용되고 있다.
NAND형 플래시 메모리 장치와 같은 불 휘발성 반도체 메모리 장치는 전기적으로 소거 및 프로그램 가능한 롬 셀들 (Electrically Erasable and Programmable Read-Only Memory cells)을 포함하며, "플래시 EEPROM 셀들"이라 불린다. 통상적으로, 플래시 EEPROM 셀은 셀 트랜지스터를 포함하며, 셀 트랜지스터는 제 1 도전형 (예를 들면, P형)의 반도체 기판 (또는 벌크), 서로 소정 간격 떨어진 제 2 도전형 (예를 들면, N형)의 소오스 및 드레인 영역들, 소오스 및 드레인 영역들 (source and drain regions) 사이의 채널 영역 상에 위치하며 전하들을 저장하는 부유 게이트 (floating gate), 그리고 부유 게이트 상에 위치한 제어 게이트 (control gate)를 포함한다. 상술한 구조를 갖는 플래시 EEPROM 셀들을 포함한 일반적인 메모리 셀 어레이가 도 1에 도시되어 있다.
도 1을 참조하면, 메모리 셀 어레이 (1)는 비트 라인들 (BL0-BLn)에 각각 대응하는 복수 개의 셀 스트링들 (또는 낸드 스트링이라 불림) (10)을 포함한다. 각 셀 스트링 (10)은 제 1 선택 트랜지스터로서 스트링 선택 트랜지스터 (SST), 제 2 선택 트랜지스터로서 접지 선택 트랜지스터 (GST), 그리고 상기 선택 트랜지스터들 (SST, GST) 사이에 직렬 연결된 복수의 플래시 EEPROM 셀들 (Mm)로 구성된다. 스트링 선택 트랜지스터 (SST)는 대응하는 비트 라인에 연결된 드레인 및 스트링 선택 라인 (SSL)에 연결된 게이트를 가지며, 접지 선택 트랜지스터 (GST)는 공통 소오스 라인 (CSL)에 연결된 소오스 및 접지 선택 라인 (GSL)에 연결된 게이트를 갖는다. 스트링 선택 트랜지스터 (SST)의 소오스 및 접지 선택 트랜지스터 (GSL)의 드레인 사이에는 플래시 EEPROM 셀들 (M0-Mm)이 직렬 연결되며, 셀들 (M0-Mm)은 대응하는 워드 라인들 (WL0-WLm)에 각각 연결된다. 워드 라인들 (WL0-WLm), 스트링 선택 라인 (SSL), 그리고 접지 선택 라인 (GSL)은 행 디코더 회로 (2) (도면에는 "X-DEC"라 표기됨)에 연결되어 있다.
종래 기술에 따른 플래시 메모리 장치의 프로그램 동작을 설명하기 위한 타 이밍도가 도 2에 도시되어 있다. 종래 기술에 따른 플래시 메모리 장치의 프로그램 동작은 U.S. Patent No. 6,353,555에 "FLASH MEMORY DEVICE CAPABLE OF MINIMIZING A SUBSTRATE VOLTAGE BOUNCING AND A PROGRAM METHOD THEREOF"라는 제목으로 게재되어 있다. 종래 기술에 따른 플래시 메모리 장치의 개략적인 프로그램 동작을 설명하면 다음과 같다.
도 2에 도시된 바와같이, 프로그램 사이클은 비트라인 셋업 구간, 프로그램 구간, 리커버리 구간 (또는 방전 구간), 그리고 검증 구간으로 구성된다. 먼저, 비트 라인들 (BL0-BLn)은, 비트라인 셋업 구간에서, 페이지 버퍼 회로 (미도시됨)에 로드된 프로그램 데이터에 따라 전원 전압 또는 접지 전압으로 각각 충전된다. 예를 들면, 프로그램될 EEPROM 셀 트랜지스터에 연결된 비트 라인은 접지 전압으로 충전되고, 프로그램 금지된 EEPROM 셀 트랜지스터에 연결된 비트 라인은 전원 전압으로 충전된다. 그리고, 비트 라인 셋업 구간에서, 스트링 선택 라인 (SSL)은 전원 전압을 갖는 반면에 접지 선택 라인 (GSL) 및 워드 라인들 (WL0-WLm)은 각각 접지 전압을 갖는다.
선택된 워드 라인은, 프로그램 구간에서, 프로그램 전압 (Vpgm) (예를들면, 15.5V - 20V)으로 설정되고, 비선택 워드 라인들 각각은 패스 전압 (Vpass) (예를 들면, 10V)으로 설정된다. 접지 전압의 비트 라인들에 연결된 EEPROM 셀 트랜지스터들은 F-N 터널링 (Fowler-Nordheim tunneling)이 일어나기에 충분한 바이어스 조건이 만족되기 때문에 채널이 형성되는 벌크로부터 전자들이 플로팅 게이트에 프로그램된다. 반면, 전원 전압의 비트 라인들에 연결된 EEPROM 셀 트랜지스터들은 프 로그램 금지된다. EEPROM 셀 트랜지스터가 요구되는 목표 드레솔드 전압을 갖는지의 여부를 판별하기 위한 단계가 수행되기 이전에, 워드 라인들 및 비트 라인들 상의 전압들은 리커버리 (방전) 구간 동안 접지 전압까지 방전된다.
예시적인 프로그램 금지 동작들이 U.S. Patent No. 5,677,873에 "METHOD OF PROGRAMMING FLASH EEPROM INTEGRATED CIRCUIT MEMORY DEVICES TO PREVENT INADVERTENT PROGRAMMING OF NONDESIGNATED NAND MEMORY CELLS THEREIN"라는 제목으로 그리고 U.S. Patent No. 5,991,202에 "METHOD FOR REDUCING PROGRAM DISTURB DURING SELF-BOOSTING IN A NAND FLASH MMEORY"라는 제목으로 각각 개시되어 있고, 레퍼런스로 포함된다.
앞서 설명에 따르면, 프로그램 구간에서 선택된 워드 라인에는 프로그램 전압 (Vpgm)으로서 고전압이 인가된다. 선택된 워드 라인에 있어서, 각 플래시 EEPROM 셀의 제어 게이트 전압이 프로그램 전압으로 설정되는 데 필요한 시간은 행 디코더 회로 (2)로부터의 이격 거리에 따라 상이하다. 즉, 행 디코더 회로 (2)에 가깝게 위치한 셀의 제어 게이트 전압이 프로그램 전압으로 설정되는 데 걸리는 시간 (도 2에서 "A"로 표기됨)은 행 디코더 회로 (2)에서 멀리 위치한 셀의 제어 게이트 전압이 프로그램 전압으로 설정되는 데 걸리는 시간 (도 2에서 "B"로 표기됨)보다 짧다. 이는 행 디코더 회로 (2)에서 멀리 위치한 셀의 제어 게이트 로딩이 행 디코더 회로 (2)에 가깝게 위치한 셀의 제어 게이트 로딩보다 크기 때문이다.
도 2에 도시된 바와 같이, 행 디코더 회로 (2)에서 멀리 위치한 셀(들)에 있어서, 프로그램 전압이 인가되는 시간이 행 디코더 회로 (2)에 가깝게 위치한 셀( 들)과 비교하여 볼 때 상대적으로 짧다. 이는 행 디코더 회로 (2)의 이격 거리 차이로 인해 문턱 전압 분포가 원하는 문턱 전압 분포보다 넓어짐을 의미한다. 그러한 이유때문에, 행 디코더 회로 (2)에서 멀리 위치한 플래시 EEPROM 셀을 목표 문턱 전압까지 프로그램하는 데 필요한 시간이 증가하게 된다. 즉, 프로그램 시간이 증가하게 된다. 행 디코더 회로 (2)에서 멀리 위치한 셀(들)을 프로그램하는 데 필요한 시간이 길어짐에 따라, 행 디코더 회로 (2)에 가깝게 위치한 셀(들)의 문턱 전압은 더 높아진다. 셀의 문턱 전압이 목표 문턱 전압보다 높아지면, 읽기 동작시 그러한 셀의 워드 라인에는 보다 높은 읽기 전압 (Vread)이 인가되어야 한다. 잘 알려진 바와 같이, 읽기 전압의 증가는 셀 트랜지스터의 부유 게이트에 터널 효과에 의해서 전자들이 입력되는 소프트 라이트 현상 (soft write phenomenon)의 원인이 될 수 있다. 따라서, 읽기 동작시 비선택된 워드 라인들에 인가되는 전압이 높으면 높을수록 플래시 EEPROM 셀의 읽기 유지 특성 (read retention characteristic) (또는 데이터 유지 특성이라 불림)이 더 나빠진다.
결론적으로, 프로그램 시간의 증가 및 읽기 유지 특성의 저하의 원인이 되는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄일 수 있는 프로그램 기술이 절실히 요구되고 있다.
본 발명의 목적은 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄일 수 있는 프로그램 방법을 제공하는 것이다.
본 발명의 다른 목적은 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄일 수 있는 플래시 메모리 장치를 제공하는 것이다.
상술한 제반 목적들을 달성하기 위한 본 발명의 특징에 따르면, 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 적어도 하나의 스트링과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링에 연결된 비트 라인을 포함하는 플래시 메모리 장치의 프로그램 방법이 제공된다. 본 발명의 프로그램 방법에 따르면, 상기 스트링의 채널 영역이 플로팅된 상태에서, 선택된 워드 라인으로 제 1 프로그램 전압 (Vpgm)이 공급된다. 상기 선택된 워드 라인의 메모리 셀 트랜지스터의 게이트 전압이 상기 제 1 프로그램 전압에 도달한 후, 상기 스트링의 채널 영역으로 제 2 프로그램 전압 (Vss)이 공급된다.
이 실시예에 있어서, 상기 제 1 프로그램 전압을 인가하는 단계 이전에 상기 스트링의 채널 영역은 프로그램 금지 전압으로 프리챠지된다.
이 실시예에 있어서, 상기 제 2 프로그램 전압은 상기 스트링 선택 트랜지스터의 턴-온 상태에서 상기 스트링의 채널 영역으로 공급된다.
이 실시예에 있어서, 상기 제 1 프로그램 전압을 인가하는 단계 이전에 상기 비트 라인이 상기 제 2 프로그램 전압으로 설정된다.
이 실시예에 있어서, 상기 제 2 프로그램 전압은 상기 워드 라인의 전압이 상기 프로그램 전압에 도달한 후 상기 스트링 선택 트랜지스터를 턴 온시킴으로써 상기 스트링의 채널 영역으로 공급된다.
이 실시예에 있어서, 상기 제 1 프로그램 전압을 공급하는 단계는 상기 선택된 워드 라인 및 비선택된 워드 라인들로 패스 전압을 각각 공급하는 단계와; 그리고 상기 선택된 워드 라인으로 상기 제 1 프로그램 전압을 공급하는 단계를 포함한다.
이 실시예에 있어서, 상기 제 1 프로그램 전압을 공급하는 단계에서, 상기 선택된 워드 라인에는 상기 제 1 프로그램 전압이 그리고 비선택된 워드 라인들에는 패스 전압이 동시에 공급된다.
본 발명의 다른 특징에 따르면, 플래시 메모리 장치는 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 적어도 하나의 스트링과; 상기 스트링에 연결된 비트 라인과; 상기 스트링 선택 트랜지스터에 연결된 스트링 선택 라인과; 상기 메모리 셀 트랜지스터들에 각각 연결된 워드 라인들과; 상기 워드 라인들 중 하나를 선택하는 행 선택 회로와; 상기 비트 라인에 연결된 감지 증폭 및 래치 회로와; 그리고 상기 감지 증폭 및 래치 회로 및 상기 행 선택 회로를 제어하는 제어 회로를 포함한다. 프로그램 동작 동안, 상기 제어 회로는 상기 선택된 워드 라인이 상기 행 선택 회로에 의해서 제 1 프로그램 전압으로 충분히 구동된 후 상기 스트링의 채널 영역이 제 2 프로그램 전압으로 설정되도록 상기 행 선택 회로 및 상기 감지 증폭 및 래치 회로를 제어한다.
이 실시예에 있어서, 상기 제어 회로는 상기 선택된 워드 라인에 상기 제 1 프로그램 전압이 공급되기 이전에 상기 비트 라인이 전원 전압으로 프리챠지되도록 상기 감지 증폭 및 래치 회로를 제어한다.
이 실시예에 있어서, 상기 스트링 선택 트랜지스터는 상기 비트 라인이 전원 전압으로 프리챠지되고 상기 제 1 프로그램 전압이 상기 선택된 워드 라인으로 공급되기 이전에 활성화된다.
이 실시예에 있어서, 상기 제어 회로는 상기 워드 라인들로 패스 전압이 동시에 공급된 후 상기 선택된 워드 라인에만 상기 제 1 프로그램 전압이 공급하도록 상기 행 선택 회로를 제어한다.
이 실시예에 있어서, 상기 제어 회로는 비선택된 워드 라인들로 패스 전압이 그리고 상기 선택된 워드 라인에 상기 제 1 프로그램 전압이 동시에 공급하도록 상기 행 선택 회로를 제어한다.
이 실시예에 있어서, 상기 제어 회로는, 상기 스트링 선택 트랜지스터의 턴-오프 상태에서, 상기 선택된 워드 라인이 상기 제 1 프로그램 전압으로 충분히 구동되기 이전에 프로그램될 데이터에 따라 상기 비트 라인이 상기 제 2 프로그램 전압과 프로그램 금지 전압 중 하나로 설정되도록 상기 감지 증폭 및 래치 회로를 제어한다.
이 실시예에 있어서, 상기 제어 회로는 상기 비트 라인이 상기 제 2 프로그램 전압과 프로그램 금지 전압 중 하나로 설정된 후 상기 스트링 선택 트랜지스터가 턴 온되도록 상기 행 선택 회로를 제어한다.
이 실시예에 있어서, 상기 스트링 선택 라인의 저항을 줄이도록 상기 스트링 선택 라인 상에 형성되는 메탈 라인을 더 포함하며, 상기 스트링 선택 라인과 상기 메탈 라인은 컨택을 통해 전기적으로 연결된다.
본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 본 발명은 플래시 메모리 장치의 프로그램 방법에 관련된 것으로, 특히 여기에는 낸드 플래시 메모리 장치의 프로그램 방법이 개시되어 있다. 하지만, 본 발명의 프로그램 방법이 낸드 플래시 메모리 장치에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 낸드 플래시 메모리 장치에 있어서, 잘 알려진 바와 같이, 플래시 EEPROM 셀은 워드 라인에 제 1 프로그램 전압으로서 고전압이 인가되고 비트 라인 (또는 플래시 EEPROM 셀을 포함한 스트링의 채널 영역)에 제 2 프로그램 전압으로서 접지 전압이 인가될 때만 잘 알려진 F-N 터널링에 의해서 프로그램된다. 본 발명의 신규한 프로그램 방법의 경우, F-N 터닐링이 생기는 타이밍을 제어함으로써 셀들의 위치 (또는 행 선택 회로로부터의 이격 거리)에 따른 플래시 EEPROM 셀들 간의 문턱 전압 차이를 줄일 수 있다. 본 발명의 프로그램 방법이 도 3에 의거하여 이하 좀 더 구체적으로 설명될 것이다.
본 발명의 낸드 플래시 메모리 장치의 프로그램 방법에 따르면, 먼저, 프로그램될 데이터는 페이지 버퍼 회로로 알려진 감지 증폭 및 래치 회로에 로드된다 (S100). 그 다음에, 선택된 워드 라인으로 프로그램 전압 (Vpgm)이 공급된다 (S120). 선택된 워드 라인에 프로그램 전압이 공급되고 소정 시간이 경과한 후, 프로그램될 셀을 포함한 낸드 스트링 또는 셀 스트링의 채널 영역으로 접지 전압이 공급된다 (S140). 여기서, 소정 시간은 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 모두 프로그램 전압으로 설정되는 데 필요한 시간이다. 선택된 워드 라인에 연결된 플래시 EEPROM 셀은 셀 스트링의 채널 영역으로 접지 전압이 공급될 때 F-N 터널링에 의해서 프로그램된다. 프로그램될 셀을 포함한 낸드 스트링 또는 셀 스트링의 채널 영역으로 접지 전압이 공급될 때, 프로그램 금지될 셀을 포함한 낸드 스트링 또는 셀 스트링의 채널 영역으로 프로그램 금지 전압으로서 전원 전압이 공급된다.
본 발명의 플래시 메모리 장치의 프로그램 방법의 경우, 셀 스트링의 채널 영역으로의 접지 전압의 공급은 다양하게 수행될 수 있다. 예를 들면, 프로그램 전압을 선택된 워드 라인에 인가하기 이전에 셀 스트링의 채널 영역이 프로그램 금지 전압으로서 전원 전압으로 프리챠지된다. 그 다음에, 스트링 선택 트랜지스터의 턴-온 상태에서 프로그램 전압을 선택된 워드 라인에 인가한 후 접지 전압이 셀 스트링의 채널 영역으로 공급될 수 있다. 또는, 스트링 선택 트랜지스터의 턴-오프 상태에서 프로그램 전압을 선택된 워드 라인으로 인가하기 이전에 비트 라인을 접지 전압으로 설정하고, 선택된 워드 라인의 전압이 프로그램 전압에 도달한 후 스트링 선택 트랜지스터를 턴 온시킴으로써 접지 전압이 셀 스트링의 채널 영역으로 공급될 수 있다.
요약하면, 행 선택 회로로부터의 이격 거리에 관계없이 선택된 워드 라인이 충분히 프로그램 전압으로 구동된 후에 (또는 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압에 도달한 후), 셀 스트링의 채널 영역 으로 접지 전압을 공급함으로써, 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄일 수 있다. 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄임으로써 프로그램 시간의 증가 및 읽기 유지 특성의 저하를 방지할 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 플래시 메모리 장치를 보여주는 블록도이다. 도 4를 참조하면, 본 발명의 플래시 메모리 장치 (100)는 메모리 셀 어레이 (110)를 포함하며, 메모리 셀 어레이 (110)는 비트 라인들 (BL0-BLn)에 각각 대응하는 복수 개의 셀 스트링들 (111)을 포함한다. 각 셀 스트링 (111)은 제 1 선택 트랜지스터로서 스트링 선택 트랜지스터 (SST), 제 2 선택 트랜지스터로서 접지 선택 트랜지스터 (GST), 그리고 선택 트랜지스터들 (SST, GST) 사이에 직렬 연결된 복수의 플래시 EEPROM 셀들 (M0-Mm)로 구성된다. 스트링 선택 트랜지스터 (SST)는 대응하는 비트 라인에 연결된 드레인 및 스트링 선택 라인 (SSL)에 연결된 게이트를 가지며, 접지 선택 트랜지스터 (GST)는 공통 소오스 라인 (CSL)에 연결된 소오스 및 접지 선택 라인 (GSL)에 연결된 게이트를 갖는다. 스트링 선택 트랜지스터 (SSL)의 소오스 및 접지 선택 트랜지스터 (GSL)의 드레인 사이에는 플래시 EEPROM 셀들 (M0-Mm)이 직렬 연결되며, 셀들 (M0-Mm)은 대응하는 워드 라인들 (WL0-WLm)에 각각 연결된다. 워드 라인들 (WL0-WLm), 스트링 선택 라인 (SSL), 그리고 접지 선택 라인 (GSL)은 행 선택 회로 (120)에 연결되어 있다. 행 선택 회로 (120)는 프로그램 동작시 워드 라인들 (WL0-WLm) 중 하나를 선택하고, 선택된 워드 라인으로 프로그램 전압을 그리고 비선택된 워드 라인들로 패스 전압을 각각 인가한다. 행 선 택 회로 (120)는 프로그램 동작시 스트링 선택 라인 (SSL)을 전원 전압으로 활성화시킨다. 여기서, 선택된 워드 라인으로의 프로그램 전압의 공급 시점 및 스트링 선택 라인 (SSL)의 활성화 시점은 프로그램 컨트롤러 (또는 프로그램 스케쥴러-program scheduler) (130)의 제어에 따라 다양하게 변경될 수 있으며, 이는 이후 상세히 설명될 것이다.
계속해서 도 4를 참조하면, 본 발명의 플래시 메모리 장치 (100)는 프로그램 컨트롤러 (130)에 의해서 제어되는 감지 증폭 및 래치 회로 (140)를 포함하며, 감지 증폭 및 래치 회로 (140)는 비트 라인들 (BL0-BLn)에 각각 대응하는 복수 개의 감지 증폭 및 래치부들 (140_0-140_n)을 포함한다. 각 감지 증폭 및 래치부는 프로그램 동작시 열 게이트 회로 (150)를 통해 전달되는 프로그램될 데이터를 래치하고, 래치된 데이터에 따라 대응하는 비트 라인으로 프로그램 전압으로서 접지 전압 또는 프로그램 금지 전압으로서 전원 전압을 공급한다. 각 감지 증폭 및 래치부는 PMOS 트랜지스터 (MP0), NMOS 트랜지스터들 (MN0, MN1, MN2), 그리고 인버터들 (I0, I1)로 구성된 래치를 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 감지 증폭 및 래치 회로 (140)가 도 4에 도시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 5는 본 발명의 제 1 실시예에 따른 도 4에 도시된 플래시 메모리 장치의 프로그램 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법이 참조 도면들에 의거하여 상세히 설명될 것이다. 잘 알려진 바와 같이, 플래시 EEPROM 셀들을 프로그램하기에 앞서, 플래시 EEPROM 셀들 은, 예를 들면, -1V의 문턱 전압을 갖도록 소거된다. 메모리 셀 어레이 (110)에 저장될 데이터는 열 게이트 회로 (150)를 통해 워드/바이트 단위로 감지 증폭 및 래치 회로 (140)에 로드된다. 프로그램될 데이터가 감지 증폭 및 래치 회로 (140)에 로드된 후, 프로그램 컨트롤러 (130)의 제어에 따라 워드 라인들 (WL0-WLm) 및 비트 라인들 (BL0-BLn)의 전압들이 설정될 것이다. 좀 더 구체적으로 설명하면 다음과 같다.
프로그램 컨트롤러 (130)는 비트 라인들 (BL0-BLn)이 전원 전압으로 각각 프리챠지되도록 감지 증폭 및 래치 회로 (140)를 제어한다. 이는 각 감지 증폭 및 래치부의 PMOS 트랜지스터 (MP0)를 소정 시간 동안 턴 온시킴으로써 이루어진다. 비트 라인들 (BL0-BLn)이 전원 전압으로 각각 프리챠지되는 동안, 스트링 선택 라인 (SSL), 워드 라인들 (WL0-WLm), 그리고 접지 선택 라인 (GSL)은 접지 전압의 로우 레벨로 유지된다. 스트링 선택 라인 (SSL)이 접지 전압을 갖기 때문에, 각 셀 스트링은 대응하는 비트 라인과 전기적으로 분리되어 있다. 비트 라인들 (BL0-BLn)을 전원 전압으로 프리챠지한 후, 프로그램 컨트롤러 (130)는 각 감지 증폭 및 래치부의 PMOS 트랜지스터 (MP0)를 턴 오프시킨다. 각 감지 증폭 및 래치부의 PMOS 트랜지스터 (MP0)가 턴 오프되더라도, 도 5에 도시된 바와 같이, 각 비트 라인은 전원 전압으로 유지된다.
그 다음에, 도 5에 도시된 바와 같이, 전원 전압이 스트링 선택 라인 (SSL)으로 공급됨에 따라, 각 스트링의 채널 영역에는 (Vcc-Vth) (Vth는 스트링 선택 트랜지스터의 문턱 전압임)이 충전된다. 이때, 셀 스트링들 (111)의 스트링 선택 트 랜지스터들 (SST)은 셧 오프되며, 그 결과 셀 스트링들 (111)의 채널 영역들은 플로팅된다. 스트링 선택 트랜지스터들 (SST)이 셧 오프된 상태에서, 패스 전압 (Vpass)이 선택된 및 비선택된 워드 라인들 (WL0-WLm)에 동시에 공급된다. 패스 전압 (Vpass)이 선택된 및 비선택된 워드 라인들 (WL0-WLm)에 동시에 공급된 후, 도 5에 도시된 바와 같이, 선택된 워드 라인의 전압은 패스 전압 (Vpass)에서 프로그램 전압 (Vpgm)으로 증가된다. 이때, 셀 스트링들 (111)의 채널 영역들이 플로팅 상태에 있기 때문에, 셀 스트링들 (111)의 채널 영역들은 부스팅된다. 따라서, 선택된 워드 라인의 플래시 EEPROM 셀들은 프로그램되지 않는다. 왜냐하면 플래시 EEPROM 셀의 제어 게이트와 채널 영역 사이에 F-N 터널링이 일어나기에 충분한 바이어스 조건이 형성되지 않기 때문이다. 도 5에서 알 수 있듯이, 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압까지 증가하는 데 걸리는 시간은 행 선택 회로 (120)로부터의 이격 거리에 따라 상이하다. 이는, 앞서 설명된 바와 같이, 게이트 로딩 차이로 인한 것이다.
앞서 설명된 바이어스 조건하에서, 프로그램 전압 (Vpgm)이 선택된 워드 라인에 인가되고 소정 시간이 경과한 후, 프로그램 컨트롤러 (130)는 로드된 데이터에 따라 프로그램 전압으로서 접지 전압 또는 프로그램 금지 전압으로서 전원 전압이 각 비트 라인으로 공급되도록 감지 증폭 및 래치 회로 (140)를 제어한다. 이는 각 감지 증폭 및 래치부의 NMOS 트랜지스터 (MN2)를 턴 온시킴으로써 이루어진다. 예를 들면, 프로그램될 데이터가 '0'일때 비트 라인의 전압은 접지 전압이 되는 반면에, 프로그램될 데이터가 '1'일 때 비트 라인의 전압은 프리챠지된 상태 즉, 전 원 전압이 된다. 접지 전압의 비트 라인에 연결된 스트링 선택 트랜지스터는 셧 오프 상태에서 턴 온 상태가 되며, 그 결과 턴 온된 스트링 선택 트랜지스터를 갖는 스트링의 채널 영역의 부스팅된 전압은 비트 라인을 통해 대응하는 감지 증폭 및 래치부로 방전된다. 즉, 셀 스트링의 채널 영역으로 접지 전압이 공급된다. 셀 스트링의 채널 영역으로 접지 전압이 공급됨에 따라, 선택된 워드 라인의 플래시 EEPROM 셀(들)은 앞서 설명된 F-N 터널링을 통해 프로그램된다.
앞서의 설명에 따르면, 종래 기술과 마찬가지로, 선택된 워드 라인의 플래시 EEPROM 셀들은 위치에 따라 상이한 게이트 로딩을 갖는다. 종래 기술의 경우, 게이트 로딩이 셀 위치에 따라 다르기 때문에, 프로그램 시간이 증가되고 읽기 유지 특성이 저하되었다. 하지만, 본 발명의 프로그램 방법에 따르면, 행 선택 회로 (120)로부터의 이격 거리에 관계없이 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압에 도달한 후, 도 5에 도시된 바와 같이, 셀 스트링의 채널 영역으로 (또는 스트링 선택 트랜지스터의 턴 온 상태에서 비트 라인으로) 접지 전압이 공급된다. 이는 선택된 워드 라인의 모든 플래시 EEPROM 셀들이 동일한 F-N 터널링 시간을 가짐을 의미한다. 따라서, 공정 특성을 제외하면, 이상적으로, 각 플래시 EEPROM 셀은 동일한 문턱 전압을 갖는다. 즉, 종래 기술의 프로그램 방법과 비교하여 볼 때, 행 선택 회로 (120)와의 이격 거리에 따라 생기는 동일한 워드 라인의 플래시 EEPROM 셀들 간의 문턱 전압 차이를 줄일 수 있다. 결론적으로, 행 선택 회로 (120)와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄임으로써 프로그램 시간의 증가 및 읽기 유지 특성의 저하를 방지할 수 있다.
도 5에 있어서, 선택된 워드 라인에는 패스 전압 (Vpass)과 프로그램 전압 (Vpgm)이 순차적으로 공급된다. 하지만, 도 6에 도시된 바와 같이, 선택된 워드 라인에 프로그램 전압 (Vpgm)이 그리고 비선택된 워드 라인들에 패스 전압 (Vpass)이 동시에 인가될 수 있다. 선택된 워드 라인으로 프로그램 전압을 공급하는 방식이 다르다는 점을 제외하면, 도 6에 도시된 프로그램 방식은 도 5에 도시된 것과 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.
도 7은 본 발명의 제 1 실시예에 따른 도 4에 도시된 플래시 메모리 장치의 다른 프로그램 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 플래시 메모리 장치의 프로그램 방법이 참조 도면들에 의거하여 상세히 설명될 것이다. 앞서 설명된 바와 같이, 플래시 EEPROM 셀들을 프로그램하기에 앞서, 플래시 EEPROM 셀들은, 예를 들면, -1V의 문턱 전압을 갖도록 소거된다. 메모리 셀 어레이 (110)에 저장될 데이터는 열 게이트 회로 (150)를 통해 워드/바이트 단위로 감지 증폭 및 래치 회로 (140)에 로드된다. 프로그램될 데이터가 감지 증폭 및 래치 회로 (140)에 로드된 후, 프로그램 컨트롤러 (130)의 제어에 따라 워드 라인들 (WL0-WLm) 및 비트 라인들 (BL0-BLn)의 전압들이 설정될 것이다. 좀 더 구체적으로 설명하면 다음과 같다.
프로그램 컨트롤러 (130)는 스트링 선택 트랜지스터들 (SST)의 턴-오프 상태에서 비트 라인들 (BL0-BLn) 각각이 로드된 데이터에 따라 전원 전압 또는 접지 전압으로 설정되도록 감지 증폭 및 래치 회로 (140)를 제어한다. 이는 각 감지 증폭 및 래치부의 NMOS 트랜지스터 (MN2)를 턴 온시킴으로써 이루어진다. 비트 라인들 (BL0-BLn)이 전원 전압 또는 접지 전압으로 각각 설정되는 동안, 스트링 선택 라인 (SSL), 워드 라인들 (WL0-WLm), 그리고 접지 선택 라인 (GSL)은 접지 전압의 로우 레벨로 유지된다. 스트링 선택 라인 (SSL)이 접지 전압을 갖기 때문에, 각 셀 스트링은 대응하는 비트 라인과 전기적으로 분리되어 있다.
그 다음에, 도 7에 도시된 바와 같이, 스트링 선택 트랜지스터들 (SST)이 턴 오프된 상태에서, 프로그램 컨트롤러 (130)는 패스 전압 (Vpass)이 선택된 및 비선택된 워드 라인들 (WL0-WLm)에 동시에 공급되도록 행 선택 회로 (120)를 제어한다. 패스 전압 (Vpass)이 선택된 및 비선택된 워드 라인들 (WL0-WLm)에 동시에 공급된 후, 선택된 워드 라인의 전압은 패스 전압 (Vpass)에서 프로그램 전압 (Vpgm)으로 증가된다. 이때, 셀 스트링들 (111)의 채널 영역들이 플로팅 상태에 있기 때문에, 셀 스트링들 (111)의 채널 영역들은 부스팅된다. 따라서, 선택된 워드 라인의 플래시 EEPROM 셀들은 프로그램되지 않는다. 왜냐하면 플래시 EEPROM 셀의 제어 게이트와 채널 영역 사이에 F-N 터널링이 일어나기에 충분한 바이어스 조건이 형성되지 않기 때문이다. 도 7에서 알 수 있듯이, 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압까지 증가하는 데 걸리는 시간은 행 선택 회로 (120)로부터의 이격 거리에 따라 상이하다. 이는, 앞서 설명된 바와 같이, 게이트 로딩 차이로 인한 것이다.
앞서 설명된 바이어스 조건하에서, 프로그램 전압 (Vpgm)이 선택된 워드 라인에 인가되고 소정 시간이 경과한 후, 도 7에 도시된 바와 같이, 스트링 선택 라 인 (SSL)으로 전원 전압이 인가된다. 스트링 선택 라인 (SSL)으로 전원 전압이 인가됨에 따라 스트링 선택 트랜지스터들 (SST)이 턴 온된다. 이는 비트 라인들과 셀 스트링들의 채널 영역들이 전기적으로 연결되게 한다. 이때, 전원 전압의 비트 라인에 연결된 스트링 선택 트랜지스터는 셧 오프되는 반면에 접지 전압의 비트 라인에 연결된 스트링 선택 트랜지스터는 턴 온된다. 이는 접지 전압의 비트 라인에 연결된 스트링 선택 트랜지스터를 포함한 스트링의 채널 전압이 접지 전압으로 방전됨을 의미한다. 즉, 셀 스트링의 채널 영역으로 접지 전압이 공급된다. 셀 스트링의 채널 영역으로 접지 전압이 공급됨에 따라, 선택된 워드 라인의 플래시 EEPROM 셀(들)은 앞서 설명된 F-N 터널링을 통해 프로그램된다.
도 7에 도시된 프로그램 방법에 따르면, 도 5에 도시된 것과 마찬가지로, 행 선택 회로로부터의 이격 거리에 관계없이 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압에 도달한 후, 도 5에 도시된 바와 같이, 셀 스트링의 채널 영역으로 접지 전압이 공급된다. 따라서, 종래 기술의 프로그램 방법과 비교하여 볼 때, 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 플래시 EEPROM 셀들 간의 문턱 전압 차이를 줄일 수 있다. 결론적으로, 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄임으로써 프로그램 시간의 증가 및 읽기 유지 특성의 저하를 방지할 수 있다.
도 7에 있어서, 선택된 워드 라인에는 패스 전압 (Vpass)과 프로그램 전압 (Vpgm)이 순차적으로 공급된다. 하지만, 도 8에 도시된 바와 같이, 선택된 워드 라 인에 프로그램 전압 (Vpgm)이 그리고 비선택된 워드 라인들에 패스 전압 (Vpass)이 동시에 인가될 수 있다. 선택된 워드 라인으로 프로그램 전압을 공급하는 방식이 다르다는 점을 제외하면, 도 6에 도시된 프로그램 방식은 도 5에 도시된 것과 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.
도 9는 본 발명의 제 2 실시예에 따른 플래시 메모리 장치를 보여주는 블록도이다. 도 9에 있어서, 본 발명의 제 2 실시예에 따른 플래시 메모리 장치는 전압 레벨 검출 회로 (160)가 부가되었다는 점을 제외하면 도 4에 도시된 것과 동일하다. 전압 레벨 검출 회로 (160)는 행 선택 회로 (120)의 맞은편에 위치하며 워드 라인들 (WL0-WLm)에 연결되어 있다. 전압 레벨 검출 회로 (160)는 선택된 워드 라인의 전압이 프로그램 전압 (Vpgm)에 도달하였는 지의 여부를 검출한다. 만약 선택된 워드 라인의 전압이 프로그램 전압 (Vpgm)에 도달하면, 전압 레벨 검출 회로 (160)는 검출 신호 (DET)를 활성화시킨다. 프로그램 컨트롤러 (130)는 검출 신호 (DET)의 활성화에 응답하여 접지 전압이 스트링의 채널 영역으로 공급되도록 감지 증폭 및 래치 회로 (140) 또는 행 선택 회로 (120)를 제어한다. 예를 들면, 도 6에 도시된 프로그램 방법이 사용되는 경우, 프로그램 컨트롤러 (130)는 검출 신호 (DET)의 활성화에 응답하여 감지 증폭 및 래치 회로 (140)를 제어하며, 그 결과 각 감지 증폭 및 래치부의 NMOS 트랜지스터 (MN2)가 턴 온된다. 도 7에 도시된 프로그램 방법이 사용되는 경우, 프로그램 컨트롤러 (130)는 검출 신호 (DET)의 활성화에 응답하여 행 선택 회로 (120)를 제어하며, 그 결과 스트링 선택 트랜지스터들 (SST)이 턴 온된다. 이러한 점을 제외하면, 본 발명의 제 2 실시예에 따른 플래시 메모리 장치는 도 5 내지 도 8에 도시된 프로그램 방법들에 따라 프로그램 동작을 수행하며, 그것에 대한 설명은 그러므로 생략된다.
도 10은 본 발명의 제 3 실시예에 따른 플래시 메모리 장치를 보여주는 블록도이다. 도 10을 참조하면, 본 발명의 제 3 실시예에 따른 플래시 메모리 장치 (200)는 메모리 셀 어레이 (210), 행 선택 회로 (220), 프로그램 컨트롤러 (230), 감지 증폭 및 래치 회로 (240), 그리고 열 게이트 회로 (250)를 포함한다. 도 10에 있어서, 메모리 셀 어레이 (210), 행 선택 회로 (220), 그리고 열 게이트 회로 (250)는 도 4에 도시된 것과 동일하게 구성되며, 그것에 대한 설명은 그러므로 생략된다.
감지 증폭 및 래치 회로 (240)는 복수 개의 감지 증폭 및 래치부들 (240_0-240_j)을 포함하며, 각 감지 증폭 및 래치부는 한 쌍의 비트 라인들에 연결된다. 예를 들면, 감지 증폭 및 래치부 (240_0)는 한 쌍의 비트 라인들 (BL0, BL1)에 연결되고, 감지 증폭 및 래치부 (240_j)는 한 쌍의 비트 라인들 (BLn-1, BLn)에 연결된다. 각 감지 증폭 및 래치부는 대응하는 쌍의 비트 라인들 중 하나를 선택한다. 각 감지 증폭 및 래치부는 읽기 동작시 선택된 비트 라인을 통해 플래시 EEPROM 셀로부터 데이터를 읽고, 프로그램 동작시 프로그램 데이터에 따라 선택된 비트 라인으로 접지 전압/전원 전압을 공급한다. 각 감지 증폭 및 래치부는 동작 모드에 따라 비선택된 비트 라인으로 전원 전압/접지 전압을 공급한다.
본 발명의 제 3 실시예에 따른 플래시 메모리 장치의 프로그램 동작이 도 5에 도시된 프로그램 방법을 이용하여 이하 상세히 설명될 것이다. 잘 알려진 바와 같이, 플래시 EEPROM 셀들을 프로그램하기에 앞서, 플래시 EEPROM 셀들은, 예를 들면, -3V의 문턱 전압을 갖도록 소거된다. 메모리 셀 어레이 (210)에 저장될 데이터는 열 게이트 회로 (250)를 통해 워드/바이트 단위로 감지 증폭 및 래치 회로 (240)에 로드된다. 프로그램될 데이터가 감지 증폭 및 래치 회로 (240)에 로드된 후, 프로그램 컨트롤러 (230)의 제어에 따라 워드 라인들 (WL0-WLm) 및 비트 라인들 (BL0-BLn)의 전압들이 설정될 것이다. 좀 더 구체적으로 설명하면 다음과 같다.
프로그램 컨트롤러 (230)는 비트 라인들 (BL0-BLn)이 전원 전압으로 각각 프리챠지되도록 감지 증폭 및 래치 회로 (140)를 제어한다. 이는 각 감지 증폭 및 래치부의 NMOS 트랜지스터들 (MN6, MN7)를 소정 시간 동안 턴 온시킴으로써 이루어진다. 비트 라인들 (BL0-BLn)이 전원 전압으로 각각 프리챠지되는 동안, 스트링 선택 라인 (SSL), 워드 라인들 (WL0-WLm), 그리고 접지 선택 라인 (GSL)은 접지 전압의 로우 레벨로 유지된다. 스트링 선택 라인 (SSL)이 접지 전압을 갖기 때문에, 각 셀 스트링은 대응하는 비트 라인과 전기적으로 분리되어 있다. 비트 라인들을 전원 전압으로 프리챠지한 후, 프로그램 컨트롤러 (230)는 각 감지 증폭 및 래치부의 NMOS 트랜지스터 (MN6)를 턴 오프시킨다. 이때, 각 감지 증폭 및 래치부의 NMOS 트랜지스터 (MN7)는 전원 전압을 갖는 VIRPWR 단자에 계속 연결된다.
그 다음에, 전원 전압이 스트링 선택 라인 (SSL)로 공급됨에 따라, 각 스트링의 채널 영역에는 (Vcc-Vth) (Vth는 스트링 선택 트랜지스터의 문턱 전압임)이 충전된다. 이때, 셀 스트링들 (111)의 스트링 선택 트랜지스터들 (SST)은 셧 오프되며, 그 결과 셀 스트링들 (111)의 채널 영역들은 플로팅된다. 스트링 선택 트랜 지스터들 (SST)이 셧 오프된 상태에서, 패스 전압 (Vpass)이 선택된 및 비선택된 워드 라인들 (WL0-WLm)에 동시에 공급된다. 패스 전압 (Vpass)이 선택된 및 비선택된 워드 라인들 (WL0-WLm)에 동시에 공급된 후, 선택된 워드 라인의 전압은 패스 전압 (Vpass)에서 프로그램 전압 (Vpgm)으로 증가된다. 이때, 셀 스트링들 (111)의 채널 영역들이 플로팅 상태에 있기 때문에, 셀 스트링들 (111)의 채널 영역들은 부스팅된다. 따라서, 선택된 워드 라인의 플래시 EEPROM 셀들은 프로그램되지 않는다. 왜냐하면, 앞서 설명된 바와 같이, 플래시 EEPROM 셀의 제어 게이트와 채널 영역 사이에 F-N 터널링이 일어나기에 충분한 바이어스 조건이 형성되지 않기 때문이다.
앞서 설명된 바이어스 조건하에서, 프로그램 전압 (Vpgm)이 선택된 워드 라인에 인가되고 소정 시간이 경과한 후, 프로그램 컨트롤러 (230)는 로드된 데이터에 따라 프로그램 전압으로서 접지 전압 또는 프로그램 금지 전압으로서 전원 전압이 각 비트 라인으로 공급되도록 감지 증폭 및 래치 회로 (240)를 제어한다. 이는 각 감지 증폭 및 래치부의 NMOS 트랜지스터들 (MN5, MN8)을 턴 온시킴으로써 이루어진다. 접지 전압의 비트 라인에 연결된 스트링 선택 트랜지스터는 셧 오프 상태에서 턴 온 상태가 되며, 그 결과 턴 온된 스트링 선택 트랜지스터를 갖는 스트링의 채널 영역의 부스팅된 전압은 비트 라인을 통해 대응하는 감지 증폭 및 래치부로 방전된다. 즉, 셀 스트링의 채널 영역으로 접지 전압이 공급된다. 셀 스트링의 채널 영역으로 접지 전압이 공급됨에 따라, 선택된 워드 라인의 플래시 EEPROM 셀(들)은 앞서 설명된 F-N 터널링을 통해 프로그램된다.
본 발명의 제 3 실시예에 따른 플래시 메모리 장치는 역시 앞서 설명된 것과 동일한 효과를 얻을 수 있음은 자명하다. 즉, 행 선택 회로로부터의 이격 거리에 관계없이 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압에 도달한 후, 셀 스트링의 채널 영역으로 (또는 스트링 선택 트랜지스터의 턴 온 상태에서 비트 라인으로) 접지 전압이 공급된다. 따라서, 종래 기술의 프로그램 방법과 비교하여 볼 때, 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 플래시 EEPROM 셀들 간의 문턱 전압 차이를 줄일 수 있다. 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄임으로써 프로그램 시간의 증가 및 읽기 유지 특성의 저하를 방지할 수 있다.
본 발명의 제 3 실시예에 따른 플래시 메모리 장치의 프로그램 방법의 경우, 도 6에서 설명된 바와 같이, 선택된 워드 라인에 프로그램 전압 (Vpgm)이 그리고 비선택된 워드 라인들에 패스 전압 (Vpass)이 동시에 인가될 수 있다.
도 11은 본 발명의 제 4 실시예에 따른 플래시 메모리 장치를 보여주는 블록도이다. 도 11에 있어서, 본 발명의 제 4 실시예에 따른 플래시 메모리 장치는 전압 레벨 검출 회로 (260)가 부가되었다는 점을 제외하면 도 10에 도시된 것과 동일하다. 전압 레벨 검출 회로 (260)는 행 선택 회로 (220)의 맞은편에 위치하며 워드 라인들 (WL0-WLm)에 연결되어 있다. 전압 레벨 검출 회로 (260)는 선택된 워드 라인의 전압이 프로그램 전압 (Vpgm)에 도달하였는 지의 여부를 검출한다. 만약 선택된 워드 라인의 전압이 프로그램 전압 (Vpgm)에 도달하면, 전압 레벨 검출 회로 (260)는 검출 신호 (DET)를 활성화시킨다. 프로그램 컨트롤러 (230)는 검출 신호 (DET)의 활성화에 응답하여 접지 전압이 스트링의 채널 영역으로 공급되도록 감지 증폭 및 래치 회로 (240) 또는 행 선택 회로 (220)를 제어한다. 예를 들면, 도 6에 도시된 프로그램 방법이 사용되는 경우, 프로그램 컨트롤러 (230)는 검출 신호 (DET)의 활성화에 응답하여 감지 증폭 및 래치 회로 (240)를 제어하며, 그 결과 각 감지 증폭 및 래치부의 NMOS 트랜지스터들 (MN5, MN8)이 턴 온된다. 도 7에 도시된 프로그램 방법이 사용되는 경우, 프로그램 컨트롤러 (230)는 검출 신호 (DET)의 활성화에 응답하여 행 선택 회로 (220)를 제어하며, 그 결과 스트링 선택 트랜지스터들 (SST)이 턴 온된다. 이러한 점을 제외하면, 본 발명의 제 4 실시예에 따른 플래시 메모리 장치는 도 5 내지 도 8에 도시된 프로그램 방법들에 따라 프로그램 동작을 수행하며, 그것에 대한 설명은 그러므로 생략된다.
비록 도면에는 도시되지 않았지만, 프로그램 전압이 선택된 워드 라인으로 공급된 이후에 스트링 선택 트랜지스터를 제어하는 경우, 스트링 선택 라인의 저항을 줄이도록 스트링 선택 라인 상에 형성되는 메탈 라인이 형성될 것이다. 이때, 스트링 선택 라인과 메탈 라인은 컨택을 통해 전기적으로 연결될 것이다. 이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 행 선택 회로로부터의 이격 거리에 관계없이 선택된 워드 라인의 플래시 EEPROM 셀들의 제어 게이트 전압들이 프로그램 전압에 도달한 후, 셀 스트링의 채널 영역으로 (또는 스트링 선택 트랜지스터의 턴 온 상태에서 비트 라인으로) 접지 전압을 공급함으로써, 행 선택 회로와의 이격 거리에 따라 생기는 동일한 워드 라인의 셀들 간의 문턱 전압 차이를 줄일 수 있다. 따라서, 프로그램 시간의 증가 및 읽기 유지 특성의 저하를 방지할 수 있다.

Claims (42)

  1. 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 적어도 하나의 스트링과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링에 연결된 비트 라인을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서:
    상기 스트링의 채널 영역이 플로팅된 상태에서, 선택된 워드 라인으로 제 1 프로그램 전압 (Vpgm)을 비선택된 워드 라인들로 패스 전압을 각각 공급하는 단계와; 그리고
    상기 선택된 워드 라인의 메모리 셀 트랜지스터의 게이트 전압이 상기 제 1 프로그램 전압에 도달한 후, 상기 스트링의 채널 영역으로 제 2 프로그램 전압 (Vss)을 공급하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 제 1 프로그램 전압을 인가하는 단계 이전에 상기 스트링의 채널 영역을 프로그램 금지 전압으로 프리챠지하는 단계를 더 포함하는 것을 특징으로 하는 프로그램 방법.
  3. 제 2 항에 있어서,
    상기 제 2 프로그램 전압은 상기 스트링 선택 트랜지스터의 턴-온 상태에서 상기 스트링의 채널 영역으로 공급되는 것을 특징으로 하는 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 제 1 프로그램 전압을 인가하는 단계 이전에 상기 비트 라인을 상기 제 2 프로그램 전압으로 설정하는 단계를 더 포함하는 것을 특징으로 하는 프로그램 방법.
  5. 제 4 항에 있어서,
    상기 제 2 프로그램 전압은 상기 워드 라인의 전압이 상기 제 1 프로그램 전압에 도달한 후 상기 스트링 선택 트랜지스터를 턴 온시킴으로써 상기 스트링의 채널 영역으로 공급되는 것을 특징으로 하는 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 제 1 프로그램 전압을 공급하는 단계는
    상기 선택된 워드 라인 및 비선택된 워드 라인들로 상기 패스 전압을 각각 공급하는 단계와; 그리고
    상기 선택된 워드 라인으로 상기 제 1 프로그램 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  7. 제 1 항에 있어서,
    상기 제 1 프로그램 전압을 공급하는 단계에서, 상기 선택된 워드 라인에는 상기 제 1 프로그램 전압이 그리고 비선택된 워드 라인들에는 상기 패스 전압이 동시에 공급되는 것을 특징으로 하는 프로그램 방법.
  8. 제 1 항에 있어서,
    상기 제 2 프로그램 전압은 접지 전압인 것을 특징으로 하는 프로그램 방법.
  9. 각각이 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 스트링들과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링들에 각각 연결된 비트 라인들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서:
    상기 비트 라인들을 프리챠지 전압으로 각각 프리챠지하는 단계와;
    상기 스트링 선택 트랜지스터들의 턴-온 상태에서, 선택된 워드 라인으로 제 1 프로그램 전압 (Vpgm) 그리고 비선택된 워드 라인들로 패스 전압 (Vpass)을 각각 공급하는 단계와; 그리고
    상기 선택된 워드 라인의 메모리 셀 트랜지스터들의 게이트 전압들이 상기 제 1 프로그램 전압에 도달한 후, 상기 각 비트 라인으로 제 2 프로그램 전압 (Vss)과 프로그램 금지 전압 (Vcc) 중 하나를 공급하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 소정 전압 및 상기 프로그램 금지 전압은 전원 전압이고 상기 제 2 프로그램 전압은 접지 전압인 것을 특징으로 하는 프로그램 방법.
  11. 제 9 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 1 프로그램 전압에 도달한 후, 프로그램될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 제 2 프로그램 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  12. 제 9 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 1 프로그램 전압에 도달한 후, 프로그램 금지될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 프로그램 금지 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  13. 각각이 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 스트링들과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링들에 각각 연결된 비트 라인들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서:
    상기 비트 라인들을 프리챠지 전압으로 각각 프리챠지하는 단계와;
    상기 각 스트링의 스트링 선택 트랜지스터를 턴 온시키는 단계와;
    상기 워드 라인들로 패스 전압 (Vpass)을 각각 공급하는 단계와;
    상기 워드 라인들 중 선택된 워드 라인으로 프로그램 전압 (Vpgm)을 공급하는 단계와; 그리고
    상기 선택된 워드 라인의 메모리 셀 트랜지스터들의 게이트 전압들이 상기 제 1 프로그램 전압에 도달한 후, 상기 각 비트 라인으로 제 2 프로그램 전압 (Vss)과 프로그램 금지 전압 (Vcc) 중 하나를 공급하는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  14. 제 13 항에 있어서,
    상기 소정 전압 및 상기 프로그램 금지 전압은 전원 전압이고 상기 제 2 프로그램 전압은 접지 전압인 것을 특징으로 하는 프로그램 방법.
  15. 제 13 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 1 프로그램 전압에 도달한 후, 프로그램될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 제 2 프로그램 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  16. 제 13 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 1 프로그램 전압에 도달한 후, 프로그램 금지될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 프로그램 금지 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  17. 각각이 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 스트링들과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링들에 각각 연결된 비트 라인들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서:
    프로그램될 데이터에 따라 상기 각 비트 라인으로 제 1 프로그램 전압 (Vss)과 프로그램 금지 전압 (Vcc) 중 하나를 공급하는 단계와;
    선택된 워드 라인으로 제 2 프로그램 전압 (Vpgm) 그리고 비선택된 워드 라인들로 패스 전압 (Vpass)을 각각 공급하는 단계와; 그리고
    상기 선택된 워드 라인의 메모리 셀 트랜지스터들의 게이트 전압들이 상기 제 2 프로그램 전압에 도달한 후, 상기 각 스트링의 스트링 선택 트랜지스터를 턴 온시키는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  18. 제 17 항에 있어서,
    상기 프로그램 금지 전압은 전원 전압이고 상기 제 1 프로그램 전압은 접지 전압인 것을 특징으로 하는 프로그램 방법.
  19. 제 17 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 2 프로그램 전압에 도달한 후, 프로그램될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 제 1 프로그램 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  20. 제 17 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 2 프로그램 전압에 도달한 후, 프로그램 금지될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 프로그램 금지 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  21. 각각이 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 스트링들과; 상기 메모리 셀 트랜지스터들은 대응하는 워드 라인들에 각각 연결되며; 그리고 상기 스트링들에 각각 연결된 비트 라인들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서:
    프로그램될 데이터에 따라 상기 각 비트 라인으로 제 1 프로그램 전압 (Vss)과 프로그램 금지 전압 (Vcc) 중 하나를 공급하는 단계와;
    상기 워드 라인들로 패스 전압을 각각 공급하는 단계와;
    상기 워드 라인들 중 선택된 워드 라인으로 제 2 프로그램 전압 (Vpgm)을 공 급하는 단계와; 그리고
    상기 선택된 워드 라인의 메모리 셀 트랜지스터들의 게이트 전압들이 상기 제 2 프로그램 전압에 도달한 후, 상기 각 스트링의 스트링 선택 트랜지스터를 턴 온시키는 단계를 포함하는 것을 특징으로 하는 프로그램 방법.
  22. 제 21 항에 있어서,
    상기 프로그램 금지 전압은 전원 전압이고 상기 제 1 프로그램 전압은 접지 전압인 것을 특징으로 하는 프로그램 방법.
  23. 제 21 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 2 프로그램 전압에 도달한 후, 프로그램될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 제 1 프로그램 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  24. 제 21 항에 있어서,
    상기 선택된 워드 라인의 전압이 상기 제 2 프로그램 전압에 도달한 후, 프로그램 금지될 메모리 셀 트랜지스터에 연결된 비트 라인은 상기 프로그램 금지 전압을 공급받는 것을 특징으로 하는 프로그램 방법.
  25. 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스 터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 적어도 하나의 스트링과;
    상기 스트링에 연결된 비트 라인과;
    상기 스트링 선택 트랜지스터에 연결된 스트링 선택 라인과;
    상기 메모리 셀 트랜지스터들에 각각 연결된 워드 라인들과;
    상기 워드 라인들 중 하나를 선택하는 행 선택 회로와;
    상기 비트 라인에 연결된 감지 증폭 및 래치 회로와; 그리고
    상기 감지 증폭 및 래치 회로 및 상기 행 선택 회로를 제어하는 제어 회로를 포함하며,
    프로그램 동작 동안, 상기 제어 회로는 상기 선택된 워드 라인이 상기 행 선택 회로에 의해서 제 1 프로그램 전압으로 충분히 구동된 후 상기 스트링의 채널 영역이 제 2 프로그램 전압으로 설정되도록 상기 행 선택 회로 및 상기 감지 증폭 및 래치 회로를 제어하는 플래시 메모리 장치.
  26. 제 25 항에 있어서,
    상기 제어 회로는 상기 선택된 워드 라인에 상기 제 1 프로그램 전압이 공급되기 이전에 상기 비트 라인이 전원 전압으로 프리챠지되도록 상기 감지 증폭 및 래치 회로를 제어하는 플래시 메모리 장치.
  27. 제 26 항에 있어서,
    상기 스트링 선택 트랜지스터는 상기 비트 라인이 전원 전압으로 프리챠지되 고 상기 제 1 프로그램 전압이 상기 선택된 워드 라인으로 공급되기 이전에 활성화되는 플래시 메모리 장치.
  28. 제 25 항에 있어서,
    상기 제어 회로는 상기 워드 라인들로 패스 전압이 동시에 공급된 후 상기 선택된 워드 라인에만 상기 제 1 프로그램 전압이 공급하도록 상기 행 선택 회로를 제어하는 플래시 메모리 장치.
  29. 제 25 항에 있어서,
    상기 제어 회로는 비선택된 워드 라인들로 패스 전압이 그리고 상기 선택된 워드 라인에 상기 제 1 프로그램 전압이 동시에 공급하도록 상기 행 선택 회로를 제어하는 플래시 메모리 장치.
  30. 제 25 항에 있어서,
    상기 제어 회로는, 상기 스트링 선택 트랜지스터의 턴-오프 상태에서, 상기 선택된 워드 라인이 상기 제 1 프로그램 전압으로 충분히 구동되기 이전에 프로그램될 데이터에 따라 상기 비트 라인이 상기 제 2 프로그램 전압과 프로그램 금지 전압 중 하나로 설정되도록 상기 감지 증폭 및 래치 회로를 제어하는 플래시 메모리 장치.
  31. 제 30 항에 있어서,
    상기 제어 회로는 상기 비트 라인이 상기 제 2 프로그램 전압과 프로그램 금지 전압 중 하나로 설정된 후 상기 스트링 선택 트랜지스터가 턴 온되도록 상기 행 선택 회로를 제어하는 플래시 메모리 장치.
  32. 제 25 항에 있어서,
    상기 제 2 프로그램 전압은 접지 전압인 플래시 메모리 장치.
  33. 제 25 항에 있어서,
    상기 스트링 선택 라인의 저항을 줄이도록 상기 스트링 선택 라인 상에 형성되는 메탈 라인을 더 포함하며, 상기 스트링 선택 라인과 상기 메탈 라인은 컨택을 통해 전기적으로 연결되는 플래시 메모리 장치.
  34. 스트링 선택 트랜지스터, 접지 선택 트랜지스터, 그리고 상기 선택 트랜지스터들 사이에 직렬 연결된 메모리 셀 트랜지스터들을 갖는 적어도 하나의 스트링과;
    상기 스트링에 연결된 비트 라인과;
    상기 스트링 선택 트랜지스터에 연결된 스트링 선택 라인과;
    상기 메모리 셀 트랜지스터들에 각각 연결된 워드 라인들과;
    상기 워드 라인들 중 하나를 선택하는 행 선택 회로와;
    상기 비트 라인에 연결된 감지 증폭 및 래치 회로와;
    상기 행 선택 회로의 맞은 편에 위치한 상기 워드 라인들의 끝단들에 연결되며, 프로그램 동작 동안 상기 선택된 워드 라인의 전압 레벨을 검출하는 전압 검출 회로와; 그리고
    상기 감지 증폭 및 래치 회로 및 상기 행 선택 회로를 제어하는 제어 회로를 포함하며,
    상기 프로그램 동작 동안, 상기 전압 검출 회로의 출력이 상기 선택된 워드 라인의 전압 레벨이 상기 행 선택 회로에 의해서 제 1 프로그램 전압으로 충분히 구동되었음을 나타낼 때, 상기 제어 회로는 상기 스트링의 채널 영역이 제 2 프로그램 전압으로 설정되도록 상기 행 선택 회로 및 상기 감지 증폭 및 래치 회로를 제어하는 플래시 메모리 장치.
  35. 제 34 항에 있어서,
    상기 제어 회로는 상기 선택된 워드 라인에 상기 제 1 프로그램 전압이 공급되기 이전에 상기 비트 라인이 전원 전압으로 프리챠지되도록 상기 감지 증폭 및 래치 회로를 제어하는 플래시 메모리 장치.
  36. 제 35 항에 있어서,
    상기 스트링 선택 트랜지스터는 상기 비트 라인이 전원 전압으로 프리챠지되고 상기 제 1 프로그램 전압이 상기 선택된 워드 라인으로 공급되기 이전에 활성화되는 플ㅋ래시 메모리 장치.
  37. 제 34 항에 있어서,
    상기 제어 회로는 상기 워드 라인들로 패스 전압이 동시에 공급된 후 상기 선택된 워드 라인에만 상기 제 1 프로그램 전압이 공급하도록 상기 행 선택 회로를 제어하는 플래시 메모리 장치.
  38. 제 34 항에 있어서,
    상기 제어 회로는 비선택된 워드 라인들로 패스 전압이 그리고 상기 선택된 워드 라인에 상기 제 1 프로그램 전압이 동시에 공급하도록 상기 행 선택 회로를 제어하는 플래시 메모리 장치.
  39. 제 32 항에 있어서,
    상기 제어 회로는, 상기 스트링 선택 트랜지스터의 턴-오프 상태에서, 상기 선택된 워드 라인이 상기 제 1 프로그램 전압으로 충분히 구동되기 이전에 프로그램될 데이터에 따라 상기 비트 라인이 상기 제 2 프로그램 전압과 프로그램 금지 전압 중 하나로 설정되도록 상기 감지 증폭 및 래치 회로를 제어하는 플래시 메모리 장치.
  40. 제 39 항에 있어서,
    상기 제어 회로는 상기 비트 라인이 상기 제 2 프로그램 전압과 프로그램 금 지 전압 중 하나로 설정되고 상기 선택된 워드 라인이 상기 제 1 프로그램 전압으로 충분히 구동된 후 상기 스트링 선택 트랜지스터가 턴 온되도록 상기 행 선택 회로를 제어하는 플래시 메모리 장치.
  41. 제 32 항에 있어서,
    상기 제 2 프로그램 전압은 접지 전압인 플래시 메모리 장치.
  42. 제 32 항에 있어서,
    상기 스트링 선택 라인의 저항을 줄이도록 상기 스트링 선택 라인 상에 형성되는 메탈 라인을 더 포함하며, 상기 스트링 선택 라인과 상기 메탈 라인은 컨택을 통해 전기적으로 연결되는 플래시 메모리 장치.
KR1020030086371A 2003-12-01 2003-12-01 플래시 메모리 장치 및 그것의 프로그램 방법 KR100562506B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030086371A KR100562506B1 (ko) 2003-12-01 2003-12-01 플래시 메모리 장치 및 그것의 프로그램 방법
US10/965,446 US7184308B2 (en) 2003-12-01 2004-10-14 Flash memory devices and methods for programming the same
DE602004025783T DE602004025783D1 (de) 2003-12-01 2004-11-17 Flash-Speicher und sein Programmierungsverfahren
EP04027263A EP1538633B1 (en) 2003-12-01 2004-11-17 Flash memory device and method for programming the same
JP2004342821A JP2005166247A (ja) 2003-12-01 2004-11-26 フラッシュメモリ装置およびそのプログラム方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086371A KR100562506B1 (ko) 2003-12-01 2003-12-01 플래시 메모리 장치 및 그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20050052807A KR20050052807A (ko) 2005-06-07
KR100562506B1 true KR100562506B1 (ko) 2006-03-21

Family

ID=34464786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086371A KR100562506B1 (ko) 2003-12-01 2003-12-01 플래시 메모리 장치 및 그것의 프로그램 방법

Country Status (5)

Country Link
US (1) US7184308B2 (ko)
EP (1) EP1538633B1 (ko)
JP (1) JP2005166247A (ko)
KR (1) KR100562506B1 (ko)
DE (1) DE602004025783D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463584B1 (ko) 2008-07-30 2014-11-19 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940570B2 (ja) * 2001-07-06 2007-07-04 株式会社東芝 半導体記憶装置
US7161833B2 (en) * 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
JP4690713B2 (ja) * 2004-12-08 2011-06-01 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
KR100648289B1 (ko) * 2005-07-25 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100655430B1 (ko) * 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
US7369437B2 (en) 2005-12-16 2008-05-06 Sandisk Corporation System for reading non-volatile storage with efficient setup
KR101007371B1 (ko) * 2005-12-16 2011-01-13 샌디스크 코포레이션 비-휘발성 워드 라인들의 효율적인 제어로 비-휘발성 저장소자 판독
US7545675B2 (en) 2005-12-16 2009-06-09 Sandisk Corporation Reading non-volatile storage with efficient setup
US7616489B2 (en) * 2006-02-08 2009-11-10 Micron Technology, Inc. Memory array segmentation and methods
US7511995B2 (en) * 2006-03-30 2009-03-31 Sandisk Corporation Self-boosting system with suppression of high lateral electric fields
US7626866B2 (en) * 2006-07-28 2009-12-01 Micron Technology, Inc. NAND flash memory programming
US7710786B2 (en) * 2006-08-28 2010-05-04 Micron Technology, Inc. NAND flash memory programming
KR100794664B1 (ko) * 2006-09-01 2008-01-14 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100851546B1 (ko) * 2006-09-22 2008-08-11 삼성전자주식회사 비휘발성 기억 장치 및 그 동작 방법
US7420851B2 (en) * 2006-10-24 2008-09-02 San Disk 3D Llc Memory device for controlling current during programming of memory cells
US7589989B2 (en) * 2006-10-24 2009-09-15 Sandisk 3D Llc Method for protecting memory cells during programming
US7391638B2 (en) * 2006-10-24 2008-06-24 Sandisk 3D Llc Memory device for protecting memory cells during programming
US7420850B2 (en) * 2006-10-24 2008-09-02 Sandisk 3D Llc Method for controlling current during programming of memory cells
US7623386B2 (en) * 2006-12-12 2009-11-24 Sandisk Corporation Reducing program disturb in non-volatile storage using early source-side boosting
US7623387B2 (en) * 2006-12-12 2009-11-24 Sandisk Corporation Non-volatile storage with early source-side boosting for reducing program disturb
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7440327B1 (en) 2007-04-25 2008-10-21 Sandisk Corporation Non-volatile storage with reduced power consumption during read operations
US7606079B2 (en) * 2007-04-25 2009-10-20 Sandisk Corporation Reducing power consumption during read operations in non-volatile storage
TWI349335B (en) * 2007-05-02 2011-09-21 Eon Silicon Solution Inc Single-poly non-volatile memory
US7463522B2 (en) * 2007-05-07 2008-12-09 Sandisk Corporation Non-volatile storage with boosting using channel isolation switching
US7460404B1 (en) * 2007-05-07 2008-12-02 Sandisk Corporation Boosting for non-volatile storage using channel isolation switching
US7577026B2 (en) * 2007-05-07 2009-08-18 Sandisk Corporation Source and drain side early boosting using local self boosting for non-volatile storage
WO2008137687A1 (en) * 2007-05-07 2008-11-13 Sandisk Corporation Boosting for non-volatile storage using channel isolation switching
KR100885785B1 (ko) * 2007-09-10 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
KR100953055B1 (ko) 2008-05-20 2010-04-15 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US8264887B2 (en) * 2009-05-29 2012-09-11 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
KR101604631B1 (ko) * 2009-07-21 2016-03-18 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101634363B1 (ko) * 2009-10-05 2016-06-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101561270B1 (ko) * 2009-10-15 2015-10-19 삼성전자주식회사 플래시 메모리 장치 그리고 그것의 채널 프리챠지 및 프로그램 방법들
US8638609B2 (en) * 2010-05-19 2014-01-28 Spansion Llc Partial local self boosting for NAND
US20120236649A1 (en) * 2011-03-17 2012-09-20 Macronix International Co., Ltd. Hot carrier programming of nand flash memory
KR101891164B1 (ko) * 2012-04-17 2018-08-23 삼성전자주식회사 프로그램 스케줄러를 포함하는 플래시 메모리 장치
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
KR102110844B1 (ko) 2014-06-02 2020-05-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN107945831B (zh) * 2016-10-12 2020-09-18 北京兆易创新科技股份有限公司 减小nand闪存编程建立时间的电路和nand闪存
CN109785876B (zh) * 2017-11-10 2021-06-04 旺宏电子股份有限公司 存储器装置及其操作方法
KR102532998B1 (ko) * 2018-04-16 2023-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR102442216B1 (ko) * 2018-04-19 2022-09-08 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US10726922B2 (en) 2018-06-05 2020-07-28 Sandisk Technologies Llc Memory device with connected word lines for fast programming
JP2020009509A (ja) * 2018-07-03 2020-01-16 キオクシア株式会社 半導体記憶装置
US20200243121A1 (en) * 2019-01-30 2020-07-30 Macronix International Co., Ltd. Non-volatile memory and program method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743951B2 (ja) 1988-11-17 1995-05-15 三菱電機株式会社 半導体記憶装置
KR0172441B1 (ko) 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
US5667873A (en) * 1995-12-28 1997-09-16 Beckenbach; Martin J. Protective floor mat for carpet and the like
JPH10223866A (ja) * 1997-02-03 1998-08-21 Toshiba Corp 半導体記憶装置
KR100323553B1 (ko) 1997-02-03 2002-03-08 니시무로 타이죠 데이타오기입방지능력이있는비휘발성반도체메모리
JPH11273367A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体集積回路装置
US6094494A (en) * 1998-08-13 2000-07-25 Haroldson; Olaf Hearing aid device and method for providing an improved fit and reduced feedback
JP3175705B2 (ja) * 1998-09-18 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置の製造方法
US5991202A (en) 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
KR100290282B1 (ko) * 1998-11-23 2001-05-15 윤종용 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
KR100328359B1 (ko) 1999-06-22 2002-03-13 윤종용 기판 전압 바운싱을 최소화할 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP3810985B2 (ja) 2000-05-22 2006-08-16 株式会社東芝 不揮発性半導体メモリ
KR100395771B1 (ko) 2001-06-16 2003-08-21 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463584B1 (ko) 2008-07-30 2014-11-19 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
JP2005166247A (ja) 2005-06-23
EP1538633B1 (en) 2010-03-03
EP1538633A3 (en) 2006-09-13
EP1538633A2 (en) 2005-06-08
KR20050052807A (ko) 2005-06-07
US7184308B2 (en) 2007-02-27
US20050117399A1 (en) 2005-06-02
DE602004025783D1 (de) 2010-04-15

Similar Documents

Publication Publication Date Title
KR100562506B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR100632942B1 (ko) 불 휘발성 메모리 장치의 프로그램 방법
KR100385229B1 (ko) 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
KR101178122B1 (ko) 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
JP4044760B2 (ja) 不揮発性半導体メモリ装置のプログラム方法
KR100502412B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR100764053B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR100660544B1 (ko) 신뢰성을 향상시킬 수 있는 플래시 메모리 장치
US7254064B2 (en) Flash memory device having multi-level cell and reading and programming method thereof
KR100697284B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR100794663B1 (ko) 디스터브 모니터링 스킴을 갖는 플래시 메모리 장치
JP3754279B2 (ja) 不揮発性半導体メモリ装置
US20080089130A1 (en) Non-volatile memory devices and methods of programming the same
US7606080B2 (en) Erase verifying method of NAND flash memory device
US20080089131A1 (en) Flash Memory Device Including Blocking Voltage Generator
KR100395771B1 (ko) 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US20050036369A1 (en) Temperature compensated bit-line precharge
KR100390145B1 (ko) 불휘발성 반도체 메모리 장치의 프로그램 방법
US6434042B1 (en) Non-volatile semiconductor memory device capable of reducing read time
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
JPWO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
US7692967B2 (en) Method of programming a nonvolatile memory device using hybrid local boosting
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100892053B1 (ko) 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의프로그램 방법
KR100908540B1 (ko) 낸드 플래시 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee