상기 기술적 과제들을 달성하기 위하여 본 발명은 비휘발성 기억 장치 및 그 동작 방법을 제공한다. 이 장치는 n번째 비트라인에 연결된 제 1 트랜지스터와 n+1번째 비트라인에 연결된 제 2 트랜지스터를 포함한다. 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 n번째 비트라인과 n+1번째 비트라인 사이에 직렬로 연결된다. 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 하나는 기억셀 트랜지스터일 수 있다.
본 발명의 일실시예에서, 이 장치는 반도체 기판 상에 열 방향으로 신장된 복수개의 활성영역들과 상기 활성영역들 상부에 행 방향으로 신장된 게이트 라인 세트를 포함한다. 각각의 게이트 라인 세트는 평행한 제 1 게이트 라인 및 제 2 게이트 라인으로 구성될 수 있다.
상기 게이트 라인 세트들 사이의 활성영역에 각각 비트라인 콘택이 형성되고, 상기 게이트 라인 세트들의 상부를 비트라인이 가로지른다. 상기 비트라인은 인접한 두 활성영역들에 형성된 비트라인 콘택들에 교대로 번갈아 접속된다.
본 발명의 일 실시예에서 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 어느 하나는 기억 셀 트랜지스터이고 다른 하나는 선택 트랜지스터일 수 있다. 제 1 트랜지스터가 기억 셀 트랜지스터이고 제 2 트랜지스터가 선택 트랜지스터인 경우를 예시한다. 상기 제 1 트랜지스터의 기입 방법은 제 1 트랜지스터의 게이트에 양의 기입 전압을 인가하고, 제 2 트랜지스터의게이트에 음의 기입 억제 전압을 인가하고, n번째 비트라인에 음의 기입 전압을 인가하고, n+1번째 비트라인을 플로팅시키고, 기판에 음의 기입 전압을 인가하는 것을 포함한다.
상기 제 1 트랜지스터의 읽기 방법은 제 1 트랜지스터에 양의 읽기 전압을 인가하고, 제 2 트랜지스터에 양의 패스 전압을 인가하고, n번째 비트라인에 기준 전압을 인가하고, n+1번째 비트라인에 접지 전압을 인가하는 것을 포함한다.
본 발명의 일 실시예에서, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 기억 셀 트랜지스터일 수 있고, 제 1 트랜지스터가 기억 셀 트랜지스터로 선택된 경우 상기 제 2 트랜지스터는 선택 트랜지스터로서 기능하고, 제 2 트랜지스터가 기억 셀 트랜지스터로 선택된 경우 상기 제 1 트랜지스터가 선택 트랜지스터로서 기능한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 셀 어레이를 나타낸 등가회로도이다.
도 1을 참조하면, 비휘발성 기억 장치의 셀 어레이는 N웰로 감싸진 P웰에 트 랜지스터들(M1, S1)이 배치된다. 단위 셀은 직렬로 연결된 제 1 트랜지스터(M1) 및 제 2 트랜지스터(S1)로 구성된다. 셀 어레이에는 복수개의 단위 셀들이 배열되어 있다. 셀 어레이에서, 상기 제 1 트랜지스터들(M1)은 행 방향으로 연결되어 제 1 게이트 라인(SL1)을 구성하고, 상기 제 2 트랜지스터들(S1)은 행 방향으로 연결되어 제 1 게이트 라인(SL)에 평행한 제 2 게이트 라인(WL)을 구성한다. 상기 제 1 게이트 라인(SL)과 상기 제 2 게이트 라인(WL)로 구성된 게이트 라인 세트들이 상기 셀 어레이에 복수개 배치된다. 각각의 게이트 라인들은 열 선택 트랜지스터(TA)에 의해 열 선택 라인(GCLn)에 연결된다.
상기 제 1 게이트 라인들(SL) 및 상기 제 2 게이트 라인들(WL)과 교차하여 복수개의 비트라인들(BLn)이 배치된다. n번째 비트라인과 n+1번째 비트라인 사이에 단위 셀이 연결된다. 단위 셀은 n번째 비트라인에 제 1 트랜지스터(M1)가 연결되고 n+1번째 비트라인에 제 2 트랜지스터(S1)가 연결되어 상기 n번째 비트라인과 n+1번째 비트라인 사이에 상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(S1)가 직렬로 연결된다.
도시된 구조에서, 하나의 게이트 라인에 8개의 트랜지스터가 연결되어 게이트 라인 및 비트라인의 선택에 따라 바이트 동작이 가능하다. 그러나, 게이트 라인에 연결되는 트랜지스터의 수에 따라 동작 비트 수는 달라질 수 있다.
이 실시예에서, 상기 제 1 트랜지스터(M1)는 기억 셀 트랜지스터이고, 상기 제 2 트랜지스터(M1)은 선택 트랜지스터일 수 있다. 상기 제 1 게이트 라인(SL)은 센싱라인이고, 상기 제 2 게이트 라인(WL)은 워드라인이 될 수 있다. 이이피롬 셀에서 상기 기억 셀 트랜지스터는 전하 저장부를 가진다. 상기 전하 저장부는 FLOTOX 구조인 경우 부유 게이트가 될 수 있고, 전하 트랩구조인 경우 전하 트랩 절연막일 수 있다.
이 실시예에 따른 셀 어레이 구조는 기판에 형성된 불순물 확산 구조의 공통 소오스 라인을 사용하지 않고, 단위 셀의 양 단에 비트라인 배선을 연결할 수 있다. 따라서, 저항을 감소시켜 신호 전달 속도가 향상될 수 있고, 단위 셀들의 불순물 확산층을 분리함으로써 누설전류를 억제할 수 있다.
도 2는 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 셀 어레이를 나타낸 등가회로도이다.
제 1 실시예와 달리, 제 2 실시예는 기억용량이 증가된 셀 어레이 구조를 개시한다. 도 2를 참조하면, 비휘발성 기억 장치의 셀 어레이는 N웰로 감싸진 P웰에 트랜지스터들(M1, M2)가 배치된다. 단위 셀은 직렬로 연결된 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)로 구성된다. 셀 어레이에는 복수개의 단위 셀들이 배열되어 있다. 셀 어레이에서, 상기 제 1 트랜지스터들(M1)은 행 방향으로 연결되어 제 1 게이트 라인(SL1)을 구성하고, 상기 제 2 트랜지스터들(M2)은 행 방향으로 연결되어 제 1 게이트 라인(SL1)에 평행한 제 2 게이트 라인(SL2)을 구성한다. 상기 제 1 게이트 라인(SL1)과 상기 제 2 게이트 라인(SL2)로 구성된 게이트 라인 세트들이 상기 셀 어레이에 복수개 배치된다. 각각의 게이트 라인들은 열 선택 트랜지스 터(TA)에 의해 열 선택 라인(GCLn)에 연결된다.
상기 제 1 게이트 라인들(SL1) 및 상기 제 2 게이트 라인들(SL2)과 교차하여 복수개의 비트라인들(BLn)이 배치된다. n번째 비트라인과 n+1번째 비트라인 사이에 단위 셀이 연결된다. 단위 셀은 n번째 비트라인에 제 1 트랜지스터(M1)가 연결되고 n+1번째 비트라인에 제 2 트랜지스터(M2)가 연결되어 상기 n번째 비트라인과 n+1번째 비트라인 사이에 상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(M2)가 직렬로 연결된다.
도시된 구조에서, 하나의 게이트 라인에 8개의 트랜지스터가 연결되어 게이트 라인 및 비트라인의 선택에 따라 바이트 동작이 가능하다. 그러나, 게이트 라인에 연결되는 트랜지스터의 수에 따라 동작 비트 수는 달라질 수 있다.
이 실시예에서, 상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(M2)는 기억 셀 트랜지스터일 수 있다. 바이어스 조건에 따라 제 1 트랜지스터(M1)를 선택할 때, 상기 제 2 트랜지스터(M2)가 선택 트랜지스터로서 동작할 수 있고, 상기 제 2 트랜지스터(M2)를 선택할 때, 상기 제 1 트랜지스터(M1)가 선택 트랜지스터로 동작할 수 있다. 따라서, 단위 셀을 구성하는 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)에 데이터를 저장하여 2 트랜지스터 2 비트 단위 셀을 구현할 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 셀 어레이를 나타낸 평면도이다.
도 3을 참조하면, 이 장치는 반도체 기판에 열 방향으로 평행하게 형성된 복 수개의 활성영역들(ACT)을 포함한다. 상기 활성영역들(ACT)의 상부를 가로질러 복수개의 게이트 라인들이 배치된다. 상기 게이트 라인들은 제 1 게이트 라인(SL) 및 제 2 게이트 라인(WL)으로 구분될 수 있고, 상기 제 1 게이트 라인(SL)과 상기 제 2 게이트 라인(WL)은 게이트 라인 세트(WLP)를 구성한다. 상기 제 1 게이트 라인(SL)은 기억 셀 트랜지스터들이 행 방향으로 연결된 센싱 라인이고, 상기 제 2 게이트 라인(WL)은 선택 트랜지스터들이 행 방향으로 연결된 워드라인이다. 상기 제 1 게이트 라인(SL)과 상기 활성영역(ACT)이 교차하는 부분에 기억 셀 트랜지스터가 형성된다. 상기 기억 셀 트랜지스터는 전하 저장소(CS)를 구비한다. 상기 전하 저장소(CS)는 상기 제 1 게이트 라인(SL)과 상기 활성영역(ACT) 사이에 개재된다. 상기 전하 저장소(CS)는 부유 게이트일 수 있고, 전하 트랩 절연막일 수도 있다.
따라서, 상기 제 1 게이트 라인(SL)과 상기 활성영역(ACT) 사이에는 터널 절연막 부유 게이트 및 게이트간 유전막이 개재될 수 있고, 상기 제 2 게이트 라인(WL)과 상기 활성영역(ACT) 사이에는 게이트 절연막이 개재될 수 있다.
상기 활성영역들(ACT) 상부를 가로질러 복수개의 게이트 라인 세트(WLP)가 배치된다. 상기 게이트 라인 세트들(WLP) 사이의 활성영역(ACT)에 각각 비트라인 콘택(DC)이 연결된다. 상기 게이트 라인 세트들(WLP)의 상부를 가로질러 비트라인(BL)이 배치된다. 상기 비트라인(BL)은 인접한 두 활성영역(ACTi, ACTj)에 전기적으로 연결된다. 도시된 것과 같이, 상기 비트라인(BL)은 인접한 두 활성영역에 형성된 비트라인 콘택들, 즉 제 1 비트라인 콘택(DCi) 및 제 2 비트라인 콘택(DCj) 에 교대로 번갈아 연결된다. 따라서, 상기 비트라인(BL)은 상기 게이트 라인들 상부에서 지그재그 형상으로 신장될 수 있다.
도시하지는 않았지만, 상기 게이트 라인 세트들(WLP) 양측의 활성영역에 불순물 도우핑 층이 형성되어 소오스 및 드레인이 될 수 있고, 상기 제 1 게이트 라인(SL) 및 상기 제 2 게이트 라인(WL) 사이의 활성영역에 불순물 도우핑층이 형성되어 플로팅 확산층이 될 수 있다.
본 발명에 따르면, 상기 활성영역들(ACT)은 최소 선폭으로 일정한 피치로 배치되고, 상기 비트라인(BL)이 지그재그 형상으로 배치되어 셀 어레이의 면적을 증가하지 않고도 소오스 및 드레인의 구조가 같을 수 있다. 따라서, 공통 소오스 라인을 형성하는 종래의 비휘발성 기억 장치에 비해 소오스 영역을 통한 누설 전류 및 저항의 증가가 현저히 감소될 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 셀 어레이를 나타낸 평면도이다.
도 4를 참조하면, 이 장치는 반도체 기판에 열 방향으로 평행하게 형성된 복수개의 활성영역들(ACT)을 포함한다. 상기 활성영역들(ACT)의 상부를 가로질러 복수개의 게이트 라인들이 배치된다. 상기 게이트 라인들은 제 1 게이트 라인(SL1) 및 제 2 게이트 라인(SL2)으로 구분될 수 있고, 상기 제 1 게이트 라인(SL1)과 상기 제 2 게이트 라인(SL2)은 게이트 라인 세트(WLP)를 구성한다. 상기 제 1 게이트 라인(SL1)은 제 1 기억 셀 트랜지스터들(M1)이 행 방향으로 연결된 제 1 센싱 라인이고, 상기 제 2 게이트 라인(SL2)은 제 2 기억 셀 트랜지스터들(M2)이 행 방향으 로 연결된 제 2 센싱 라인이다. 상기 제 1 게이트 라인(SL1) 및 상기 제 2 게이트 라인(SL2)와 활성영역들 사이에 전하 저장소(CS)가 개재된다. 상기 제 1 기억 셀 트랜지스터(M1)이 기억 셀로 선택될 때 상기 제 1 센싱 라인은 센싱 라인으로 동작하고, 상기 제 2 센싱 라인은 워드라인으로 동작하여, 상기 제 2 기억 셀 트랜지스터(M2)는 선택 트랜지스터로 동작한다. 반면, 상기 제 2 기억 셀 트랜지스터(M2)이 기억 셀로 선택될 때 상기 제 2 센싱 라인(SL2)은 센싱 라인으로 동작하고, 상기 제 1 센싱 라인(SL1)은 워드라인으로 동작하여, 상기 제 1 기억 셀 트랜지스터(M1)는 선택 트랜지스터로 동작한다.
상기 활성영역들(ACT) 상부를 가로질러 복수개의 게이트 라인 세트(WLP)가 배치된다. 상기 게이트 라인 세트들(WLP) 사이의 활성영역(ACT)에 각각 비트라인 콘택(DC)이 연결된다. 상기 게이트 라인 세트들(WLP)의 상부를 가로질러 비트라인(BL)이 배치된다. 상기 비트라인(BLx)은 인접한 두 활성영역(ACTi, ACTj)에 전기적으로 연결된다. 도시된 것과 같이, 상기 비트라인(BL)은 인접한 두 활성영역에 형성된 비트라인 콘택들, 즉 제 1 비트라인 콘택(DCi) 및 제 2 비트라인 콘택(DCj)에 교대로 번갈아 연결된다. 따라서, 상기 비트라인(BL)은 상기 게이트 라인들 상부에서 지그재그 형상으로 신장될 수 있다.
도시하지는 않았지만, 상기 게이트 라인 세트들(WLP) 양측의 활성영역에 불순물 도우핑 층이 형성되어 소오스 및 드레인이 될 수 있고, 상기 제 1 게이트 라인(SL1) 및 상기 제 2 게이트 라인(SL) 사이의 활성영역에 불순물 도우핑층이 형성되어 플로팅 확산층이 될 수 있다.
본 발명에 따르면, 상기 활성영역들(ACT)은 최소 선폭으로 일정한 피치로 배치되고, 상기 비트라인(BL)이 지그재그 형상으로 배치되어 셀 어레이의 면적을 증가하지 않고도 소오스 및 드레인의 구조가 같을 수 있다. 따라서, 공통 소오스 라인을 형성하는 종래의 비휘발성 기억 장치에 비해 소오스 영역을 통한 누설 전류 및 저항의 증가가 현저히 감소될 수 있다.
상기 제 1 실시예와 비교할 때, 게이트 라인 세트를 구성하는 게이트 라인에 연결된 트랜지스터들이 모두 기억 셀 트랜지스터가 될 수 있기 때문에 저장 용량이 2배가 될 수 있다.
도 5는 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 동작 방법을 설명하기 위하여 셀 어레이의 일부를 나타낸 등가 회로도이다.
도 5를 참조하면, n번째 비트라인(BLn)과 n+1번째 비트라인(BLn+1) 사이에 기억 셀 트랜지스터(M1) 및 선택 트랜지스터(Sl)이 직렬로 연결되어 있다(n은 2 이하인 정수). 기억 셀 어레이는 기억 셀 트랜지스터(M1) 및 선택 트랜지스터(S1)으로 구성된 단위 셀들이 행 방향 및 열 방향으로 배치되어 센싱 라인(SLn), 워드라인(WLn) 및 비트라인(BLn)에 연결된다.
상기 기억 셀 트랜지스터들(M1) 및 상기 선택 트랜지스터들(Sl)은 P웰에 형성되고, 상기 P웰은 N웰로 감싸여진다. 즉, 이 장치의 셀 어레이는 통상의 비휘발성 기억 장치의 셀 어레이의 웰 구성과 동일한 구성을 가질 수 있다.
표 1은 제 1 실시예에 따른 비휘발성 기억 장치의 바이어스 조건을 나타낸 표이다.
|
WLn |
SLn |
BLn-1 |
BLn |
BLn+1 |
P웰 |
N웰 |
기입 |
선택 |
Vpn |
Vpp |
Vpn |
0 |
플로팅 |
Vpn |
Vpp |
비선택 |
Vpn |
Vpp |
0 |
0 |
플로팅 |
Vpn |
Vpp |
소거 |
선택 |
0 |
Vnn |
플로팅 |
플로팅 |
플로팅 |
Vnp |
Vnp |
읽기 |
선택 |
Vpass |
Vread |
0.5 |
0 |
0 |
0 |
0 |
표 1 에서, Vpn은 음의 기입 전압, Vpp는 양의 기입 전압, Vnn은 음의 소거 전압, Vnp는 양의 소거 전압, Vpass는 패스 전압, Vread는 읽기 전압을 의미한다.
표 1을 참조하여 n-1번째 비트라인과 n번째 비트라인 사이에 직렬로 연결된 단위 셀을 동작하는 방법을 설명한다.
기입 동작에서, 워드라인(WLn)에 기입 억제 전압(Vpn)을 인가하여 선택 트랜지스터(S1)의 채널을 오프시킨다. 센싱 라인(SLn)에 양의 기입 전압(Vpp)을 인가하고 P웰 및 n-1번째 비트라인(BLn-1)에 음의 기입 전압(Vpn)을 인가하여 선택된 기억 셀 트랜지스터(M1)의 전하저장소에 음 전위를 기입한다. 이 때, n번째 비트라인(BLn)에는 접지 전압을 인가하고 n+1번째 비트라인(BLn+1)은 플로팅시켜 비선택 기억 셀 트랜지스터가 기입되는 것을 억제한다.
소거 동작에서, 워드라인(WLn)에 접지 전압을 인가하고, 센싱 라인(SLn)에 음의 소거 전압을 인가하고, P웰에 양의 소거 전압을 인가하여 선택 기억 셀의 전하 저장소에 저장된 음 전위를 소거한다. 이 때, 비트라인들(BLn)은 플로팅시켜 정션의 파괴 및 누설로 인한 소거 속도 저하를 억제할 수 있다.
읽기 동작에서, 워드라인(WLn)에 패스 전압(Vpass)을 인가하고, 센싱 라인(SLn)에 읽기 전압(Vread)을 인가하고, 선택된 비트라인에 기준 전압을 인가한다. 본 실시예에서 기준 전압은 0.5볼트로 예시하였으나 변경될 수도 있다. 비선택된 비트라인과 P웰에는 0볼트를 인가한다. 읽기 전압(Vread)는 기입된 기억셀의 문턱전압보다는 낮고 소거된 기억셀의 문턱전압보다는 높은 전압이다.
도 6은 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 동작 방법을 설명하기 위하여 셀 어레이의 일부를 나타낸 등가 회로도이다.
도 6을 참조하면, n번째 비트라인(BLn)과 n+1번째 비트라인(BLn+1) 사이에 제 1 기억 셀 트랜지스터(M1) 및 제 2 기억 셀 트랜지스터(M2)가 직렬로 연결되어 있다(n은 2 이하인 정수). 기억 셀 어레이는 제 1 기억 셀 트랜지스터(M1) 및 제 2 기억 셀 트랜지스터(M2)로 구성된 단위 셀들이 행 방향 및 열 방향으로 배치되어 제 1 센싱 라인(SLn1), 제 2 센싱 라인(SLn2) 및 비트라인(BLn)에 연결된다.
상기 제 1 기억 셀 트랜지스터들(M1) 및 상기 제 2 기억 셀 트랜지스터들(M2)은 P웰에 형성되고, 상기 P웰은 N웰로 감싸여진다. 즉, 이 장치의 셀 어레이는 통상의 비휘발성 기억 장치의 셀 어레이의 웰 구성과 동일한 구성을 가질 수 있다.
표 2는 제 2 실시예에 따른 비휘발성 기억 장치의 바이어스 조건을 나타낸 표이다.
|
SLn1 |
SLn2 |
BLn-1 |
BLn |
BLn+1 |
P웰 |
N웰 |
기입 |
M1 |
Vpp |
Vpn |
Vpn |
0 |
플로팅 |
Vpn |
Vpp |
M2 |
Vpn |
Vpp |
플로팅 |
Vpn |
0 |
Vpn |
Vpp |
소거 |
M1 |
Vnn |
0 |
플로팅 |
플로팅 |
플로팅 |
Vnp |
Vnp |
M2 |
0 |
Vnn |
플로팅 |
플로팅 |
플로팅 |
Vnp |
Vnp |
읽기 |
M1 |
Vread |
Vpass |
0.5 |
0 |
플로팅 |
0 |
0 |
M2 |
Vpass |
Vread |
0 |
0.5 |
플로팅 |
0 |
0 |
표 2 에서, Vpn은 음의 기입 전압, Vpp는 양의 기입 전압, Vnn은 음의 소거 전압, Vnp는 양의 소거 전압, Vpass는 패스 전압, Vread는 읽기 전압을 의미한다.
표 1을 참조하여 n-1번째 비트라인과 n번째 비트라인 사이에 직렬로 연결된 단위 셀을 동작하는 방법을 설명한다.
제 1 기억 셀 트랜지스터(M1)의 기입 동작에서, 제 2 센싱 라인(SLn2)에 기입 억제 전압(Vpn)을 인가하여 제 2 기억 셀 트랜지스터(M2)의 채널을 오프시킨다. 제 1 센싱 라인(SLn)에 양의 기입 전압(Vpp)을 인가하고 P웰 및 n-1번째 비트라인(BLn-1)에 음의 기입 전압(Vpn)을 인가하여 선택된 제 1 기억 셀 트랜지스터(M1)의 전하저장소에 음 전위를 기입한다. 이 때, n번째 비트라인(BLn)에는 접지 전압을 인가하고 n+1번째 비트라인(BLn+1)은 플로팅시켜 비선택 기억 셀 트랜지스터가 기입되는 것을 억제한다. 본 발명의 셀 어레이 구조에서, n번째 비트라인(BLn)이 플로팅되어도 기억 셀 트랜지스터가 기입되는 것이 억제될 수 있다.
제 2 기억 셀 트랜지스터(M2)의 기입 동작에서, 제 1 센싱 라인(SLn1)에 기입 억제 전압(Vpn)을 인가하여 제 1 기억 셀 트랜지스터(M1)의 채널을 오프시킨다. 제 2 센싱 라인(SLn2)에 양의 기입 전압(Vpp)을 인가하고 P웰 및 n번째 비트라인(BLn)에 음의 기입 전압(Vpn)을 인가하여 선택된 제 2 기억 셀 트랜지스터(M2)의 전하저장소에 음 전위를 기입한다. 이 때, n-1번째 비트라인(BLn-1)에는 접지 전압을 인가하고 n+1번째 비트라인(BLn+1)은 플로팅시켜 비선택 기억 셀 트랜지스터가 기입되는 것을 억제한다. n-1번째 비트라인(BLn-1)이 플로팅되어도 비선택 기억 셀 트랜지스터가 기입되는 것이 억제될 수 있다.
제 1 기억 셀 트랜지스터(M1)의 소거 동작에서, 제 2 센싱 라인(SLn2)에 접지 전압을 인가하고, 제 1 센싱 라인(SLn1)에 음의 소거 전압을 인가하고, P웰에 양의 소거 전압을 인가하여 선택 기억 셀의 전하 저장소에 저장된 음 전위를 소거한다. 이 때, 비트라인들(BLn)은 플로팅시켜 정션의 파괴 및 누설로 인한 소거 속도 저하를 억제할 수 있다.
제 2 기억 셀 트랜지스터(M2)의 소거 동작에서, 제 1 센싱 라인(SLn1)에 접지 전압을 인가하고, 제 2 센싱 라인(SLn2)에 음의 소거 전압을 인가하고, P웰에 양의 소거 전압을 인가하여 선택 기억 셀의 전하 저장소에 저장된 음 전위를 소거한다. 이 때, 비트라인들(BLn)은 플로팅시켜 정션의 파괴 및 누설로 인한 소거 속도 저하를 억제할 수 있다.
제 1 기억 셀 트랜지스터(M1)의 읽기 동작에서, 제 2 센싱 라인(SLn2)에 패스 전압(Vpass)을 인가하고, 제 1 센싱 라인(SLn1)에 읽기 전압(Vread)을 인가하고, 선택된 비트라인(BLn-1)에 기준 전압을 인가한다. 본 실시예에서 기준 전압은 0.5볼트로 예시하였으나 변경될 수도 있다. 비선택된 비트라인(BLn, BLn+1)과 P웰에는 0볼트를 인가한다. 읽기 전압(Vread)는 기입된 기억셀의 문턱전압보다는 낮고 소거된 기억셀의 문턱전압보다는 높은 전압이다.
제 2 기억 셀 트랜지스터(M2)의 읽기 동작에서, 제 1 센싱 라인(SLn1)에 패스 전압(Vpass)을 인가하고, 제 2 센싱 라인(SLn2)에 읽기 전압(Vread)을 인가하고, 선택된 비트라인(BLn)에 기준 전압을 인가한다. 비선택된 비트라인(BLn-1, BLn+1)과 P웰에는 0볼트를 인가한다.