JP2002134633A

JP2002134633A - 不揮発性半導体記憶装置とその駆動方法

Info

Publication number: JP2002134633A
Application number: JP2000325569A
Authority: JP
Inventors: Yoshinori Kotake; 義則小竹
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-10-25
Filing date: 2000-10-25
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】過消去などの誤動作を抑制しながら、不揮発
性半導体記憶装置の保持している電荷を低電圧で引き抜
く。【解決手段】Ｐ型半導体基板１にＮウエル８を形成
し、さらにＮウエル８内にＰウエル９を形成し、Ｐウエ
ル９表面に不揮発性半導体記憶装置主部１２を形成す
る。不揮発性半導体記憶装置主部１２は、Ｐウエル９の
表面に積層したトンネル酸化膜２、浮遊ゲート３、容量
絶縁膜５および制御ゲート４と、これらの両側位置でＰ
ウエル９の表面に形成したドレイン拡散層６およびソー
ス拡散層７とからなる。また、消去時にＰウエル９をフ
ローティング状態にすることが可能な電位切り替え回路
１０を設けるとともに、消去時にＮウエル８の電位を電
子をファウラ−ノードハイム電流によって引き抜くソー
ス拡散層７と同じにする電位切り替え回路１１を設け
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は不揮発性半導体記憶
装置とその駆動方法に関するものである。

【０００２】

【従来の技術】従来の不揮発性半導体記憶装置は、例え
ば、IEDM90, p.115-118, "A 5 VOLT ONLY 16M BIT FLAS
H EEPROM CELL WITH A SIMPLE STACKED GATE STRUCTURE
"や特開平０４−２２９６５５号公報" 不揮発性半導体
記憶装置における消去方法" で示されているように、大
容量フラッシュメモリに使われている。

【０００３】以下、図６を参照しながら、第１および第
２の従来例の不揮発性半導体記憶装置について、IEDM9
0, p.115-118, "A 5 VOLT ONLY 16M BIT FLASH EEPROM
CELLWITH A SIMPLE STACKED GATE STRUCTURE "を参照し
ながら説明する。

【０００４】図６（ａ），（ｂ）において、１はＰ型半
導体（シリコン）基板、２はトンネル酸化膜、３は浮遊
ゲート、４は制御ゲート、５は容量絶縁膜、６はドレイ
ン拡散層、７はソース拡散層である。

【０００５】従来の不揮発性半導体記憶装置によれば、
図６（ａ），（ｂ）に示すように、Ｐ型半導体基板１上
にトンネル酸化膜２を備え、ポリシリコンからなる浮遊
ゲート３を備え、容量絶縁膜５を挟んでポリシリコン構
造の制御ゲート４を備え、トンネル酸化膜２と浮遊ゲー
ト３と容量絶縁膜５と制御ゲート４の両側の半導体基板
上にドレイン拡散層６とソース拡散層７とを備えてい
る。

【０００６】第１の従来例の不揮発性半導体記憶装置に
よれば、図６（ａ）に示すように、ドレイン拡散層６を
オープンにした状態で、ソース拡散層７に約１０Ｖ、制
御ゲート４を０Ｖに接地することで、ソース拡散層７の
上面のトンネル酸化膜２に約１２ＭＶ／ｃｍ程度の高電
界を印加して、ファウラ−ノードハイム電流（以下ＦＮ
電流と略す）を発生させ、浮遊ゲート３に保持されてい
た電子を矢印で示すようにソース拡散層７から引き抜
く。

【０００７】ここで、書き込み動作について説明する。
すなわち、ドレイン拡散層６を５Ｖ、ソース拡散層７を
０Ｖ（接地）、制御ゲート４を１０Ｖ以上にして、大き
いチャネル電流を発生させ、その時に同時に発生するホ
ットエレクトロンが浮遊ゲート３に到達することで、不
揮発性半導体記憶装置のしきい値電圧が上昇する。

【０００８】IEDM90, p.115-118, "A 5 VOLT ONLY 16M
BIT FLASH EEPROM CELL WITH A SIMPLE STACKED GATE S
TRUCTURE "では第２の従来例も示されている。

【０００９】第２の従来例では、図６（ｂ）に示すよう
に、ドレイン拡散層６をオープンにした状態で、ソース
拡散層７に５Ｖ、制御ゲート４に負電圧−１２Ｖを印加
することで、ソース拡散層７の上面のトンネル酸化膜２
にＦＮ電流を発生させ、浮遊ゲート３に保持されていた
電子を矢印で示すようにソース拡散層７から引き抜くこ
とである。書き込み動作については上記の例と同様であ
る。

【００１０】第３の従来例である不揮発性半導体記憶装
置（特開平０４−２２９６５５号公報" 不揮発性半導体
記憶装置における消去方法" ）について、図７を参照し
ながら説明する。図７において、８はＮウエル、９はＰ
ウエルである。１２は不揮発性半導体記憶装置主部であ
り、Ｐウエル９の表面に積層したトンネル酸化膜２、浮
遊ゲート３、容量絶縁膜５および制御ゲート４と、これ
らの両側位置でＰウエル９の表面に形成したドレイン拡
散層６およびソース拡散層７とからなる。

【００１１】第３の従来例によれば、図７に示すよう
に、Ｐウエル９はＮウエル８の内部に形成されており、
Ｐウエル９内に、不揮発性半導体記憶装置主部１２が形
成されている。図７に示す不揮発性半導体記憶装置は、
不揮発性半導体記憶装置主部１２が図６で示したものと
同様の構造をしており、Ｐウエル９上にトンネル酸化膜
２を備え、ポリシリコンからなる浮遊ゲート３を備え、
容量絶縁膜５を挟んでポリシリコン構造の制御ゲート４
を備え、トンネル酸化膜２と浮遊ゲート３と容量絶縁膜
５と制御ゲート４の両側の半導体基板（Ｐウエル９）上
にドレイン拡散層６とソース拡散層７とを備えている。

【００１２】第３の従来例の不揮発性半導体記憶装置に
よれば、図７に示すように、制御ゲート４を０Ｖに接地
し、Ｐウエル９とＮウエル８に約１４Ｖの電圧を印加し
てトンネル酸化膜２のほぼ全面に約１２ＭＶ／ｃｍ程度
の高電界を印加して、ＦＮ電流を発生させ、浮遊ゲート
３に保持されていた電子を矢印で示すようにＰウエル９
の方向に引き抜く。書き込み動作は、上記の例とほぼ同
様であるが、そのほかにＰウェル９を０Ｖに接地し、ｎ
ウェル８も０Ｖに接地する。

【００１３】

【発明が解決しようとする課題】しかしながら、上記の
第１の従来例における不揮発性半導体記憶装置とその電
荷引き抜き方法では、ドレイン拡散層６はオープン状態
にあるが、複数の不揮発性半導体記憶装置間で配線によ
り電気的に接続されており、ドレイン拡散層６とＰ型半
導体基板１の間の接合リーク電流の総和や、接合容量に
よる過渡電流の総和が約１００ｎＡ以上にもなると、不
揮発性半導体記憶装置の電荷引き抜き動作途中で不揮発
性半導体記憶装置のチャネル電流がドレイン拡散層６と
ソース拡散層７の間に流れ、アバランシェによるホット
ホールが発生する。このホットホールは、トンネル酸化
膜２に注入されて浮遊ゲート３にまで達してしまい、不
揮発性半導体装置は過消去という誤動作を起こしてしま
うという課題を有している。

【００１４】上記第２の従来例における不揮発性半導体
記憶装置とその電荷引き抜き方法では、制御ゲート４の
大きい負電圧により、不揮発性半導体記憶装置の電荷引
き抜き動作途中で不揮発性半導体記憶装置にチャネル電
流が流れないために、チャネル電流アバランシェによる
過消去は起こらないが、消去動作中は常にチャネル領域
は蓄積状態にあり、トンネル酸化膜にかかる電界は比較
的大きく保たれ、トンネル酸化膜にバラツキがある場合
などでは消去が最も遅いものが消去し終わる消去終盤で
も消去されやすく、過消去になるという課題を有してい
る。

【００１５】ここで、蓄積状態について説明する。すな
わち、ＭＯＳのチャネル領域（今の場合、トンネル膜と
Ｐ基板の界面）にゲート電圧により空乏層が形成されな
い状態である。ｎチャネルＭＯＳの場合、ゲート電圧が
負、ＰチャネルＭＯＳの場合、ゲート電圧が正になる。

【００１６】上記第３の従来例における不揮発性半導体
記憶装置とその電荷引き抜き方法では、第１の従来例や
第２の従来例と比較して高電圧を必要とするか、また
は、電荷引き抜きに要する時間が長くなるとういう課題
を有している。これは、一般に従来例に示したような不
揮発性半導体記憶装置においては、浮遊ゲート３とＰウ
エル９の間のカップリング容量が浮遊ゲート３とソース
拡散層７の間のカップリング容量より大きいため、Ｐウ
エル９に印加した電圧は浮遊ゲート３の電位を上昇させ
るため、高電圧を印加している割にはトンネル酸化膜２
に印加される電界が弱くなってしまうからである。

【００１７】本発明はかかる点に鑑みてなされたもので
あり、本発明の目的は、過消去などの誤動作を抑制しな
がら、不揮発性半導体記憶装置の保持している電荷を低
電圧で短い時間内に引き抜くことができる不揮発性半導
体記憶装置とその駆動方法を提供することにある。

【００１８】

【課題を解決するための手段】本発明の請求項１記載の
不揮発性半導体記憶装置は、一導電型半導体基板に形成
された第１のウエルと、第１のウエル表面に形成された
不揮発性半導体記憶装置主部と、第１のウエルの電位を
消去時にフローティング状態にすることが可能な電位制
御回路とを備えている。

【００１９】この構成によれば、不揮発性半導体記憶装
置主部を配置してある第１のウエルの電位をフローティ
ングにしながらソース拡散層またはドレイン拡散層など
に電圧を印加することにより、第１のウエルとソース拡
散層またはドレイン拡散層との電位差が急速に小さくな
り、ホットキャリア発生やバンド間トンネリングが起こ
りにくく、過消去を抑制することができる。

【００２０】また、浮遊ゲートに保持している電子を第
１のウエルから引き抜くのではなく、例えばソース拡散
層またはドレイン拡散層などからＦＮ電流などにより引
き抜くことにより、低電圧で電荷を引き抜くことがで
き、しかも第１のウエルから引き抜く場合のように消去
速度が遅くなることはなく、短時間でに引き抜きを行う
ことができる。

【００２１】本発明の請求項２記載の不揮発性半導体記
憶装置は、請求項１記載の不揮発性半導体記憶装置にお
いて、不揮発性半導体記憶装置主部は、第１のウエル上
に順に積層されたトンネル酸化膜、浮遊ゲート、容量絶
縁膜および制御ゲートと、トンネル酸化膜、浮遊ゲー
ト、容量絶縁膜および制御ゲートの両側位置で第１のウ
エル表面に形成されたソース領域およびドレイン領域と
からなる。

【００２２】この構成によれば、請求項１と同様の作用
を有する。

【００２３】本発明の請求項３記載の不揮発性半導体記
憶装置は、請求項１または２記載の不揮発性半導体記憶
装置において、電位制御回路は、第１のウエルの電位を
フローティング電位を含む少なくとも２種類以上の電圧
に切り替えることが可能な第１の電位切り替え回路から
なることを特徴とする。

【００２４】この構成によれば、書き込み時や読み出し
時には、第１のウェルを接地することで、チャネル電流
を安定して流すことができ、消去時には、第１のウェル
をフローティング状態にすることで、ソースと第１のウ
ェル間の電位差が急速に小さくなり、バンド間トンネリ
ングやアバランシェホットキャリアの発生を抑制し、過
消去を防ぐことができる。

【００２５】本発明の請求項４記載の不揮発性半導体記
憶装置は、請求項１または２記載の不揮発性半導体記憶
装置において、第１のウエルが、第１のウエルとは反対
導電型の第２のウエル内にあり、電位制御回路は、第１
のウエルの電位をフローティング電位を含む少なくとも
２種類以上の電圧に切り替えることが可能な第１の電位
切り替え回路からなり、第２のウエルの電位をフローテ
ィング電位を含む少なくとも２種類以上の電圧に切り替
えることが可能な第２の電位切り替え回路を備えてい
る。

【００２６】この構成によれば、第１のウェルの電位を
切り替えることによって、同一半導体基板に形成されて
いる別の半導体素子、例えば不揮発性半導体記憶装置主
部にゲート電圧を供給する回路に及ぼす悪影響（例えば
しきい値が変動するなど）を、第２のウェルの電位を切
り替えることによって遮断することができる。

【００２７】本発明の請求項５記載の不揮発性半導体記
憶装置の駆動方法は、一導電型半導体基板に形成された
第１のウエルと、第１のウエル表面に形成された不揮発
性半導体記憶装置主部と、第１のウエルの電位をフロー
ティング状態にすることが可能な電位制御回路とを備え
た不揮発性半導体記憶装置を駆動する方法であり、第１
のウエルの電位をフローティング状態にしながら、第１
のウエル表面に形成された不揮発性半導体記憶装置主部
が保持している電荷を引き抜くことを特徴とする。

【００２８】この方法によれば、不揮発性半導体記憶装
置主部を配置してある第１のウエルの電位をフローティ
ングにしながらソース拡散層またはドレイン拡散層など
に電圧を印加することにより、第１のウエルとソース拡
散層またはドレイン拡散層との電位差が急速に小さくな
り、ホットキャリア発生やバンド間トンネリングが起こ
りにくく、過消去を抑制することができる。

【００２９】また、浮遊ゲートに保持している電子を第
１のウエルから引き抜くのではなく、例えばソース拡散
層またはドレイン拡散層などからＦＮ電流などにより引
き抜くことにより、第１のウエルから引き抜く場合のよ
うに消去速度が遅くなることはなく、短時間に引き抜き
を行うことができる。

【００３０】本発明の請求項６記載の不揮発性半導体記
憶装置の駆動方法は、一導電型半導体基板に形成された
第１のウエルと、第１のウエル表面に形成された不揮発
性半導体記憶装置主部と、第１のウエルの電位をフロー
ティング状態にすることが可能な電位制御回路とを備
え、不揮発性半導体記憶装置主部が第１のウエル上に順
に積層されたトンネル酸化膜、浮遊ゲート、容量絶縁膜
および制御ゲートと、トンネル酸化膜、浮遊ゲート、容
量絶縁膜および制御ゲートの両側位置で第１のウエル表
面に形成されたソース領域およびドレイン領域とからな
る不揮発性半導体記憶装置を駆動する方法であり、第１
のウエルの電位をフローティング状態にしながら、少な
くともソース領域またはドレイン領域の何れか一方に第
１の電圧を印加することにより、ソース領域またはドレ
イン領域の何れか一方から不揮発性半導体記憶装置主部
が保持している電荷を引き抜くことを特徴とする。

【００３１】この方法によれば、不揮発性半導体記憶装
置主部を配置してある第１のウエルの電位をフローティ
ングにしながらソース拡散層またはドレイン拡散層など
に電圧を印加することにより、第１のウエルとソース拡
散層またはドレイン拡散層との電位差が急速に小さくな
り、ホットキャリア発生やバンド間トンネリングが起こ
りにくく、過消去を抑制することができる。

【００３２】また、浮遊ゲートに保持している電子を第
１のウエルから引き抜くのではなく、例えばソース拡散
層またはドレイン拡散層などからＦＮ電流などにより引
き抜くことにより、第１のウエルから引き抜く場合のよ
うに消去速度が遅くなることはなく、短時間に引き抜き
を行うことができる。

【００３３】本発明の請求項７記載の不揮発性半導体記
憶装置の駆動方法は、一導電型半導体基板に形成された
第１のウエルと、第１のウエルを囲むように一導電型半
導体基板に形成された第２のウエルと、第１のウエル表
面に形成された不揮発性半導体記憶装置主部と、第１の
ウエルの電位をフローティング状態にすることが可能な
電位制御回路とを備え、不揮発性半導体記憶装置主部が
第１のウエル上に順に積層されたトンネル酸化膜、浮遊
ゲート、容量絶縁膜および制御ゲートと、トンネル酸化
膜、浮遊ゲート、容量絶縁膜および制御ゲートの両側位
置で第１のウエル表面に形成されたソース領域およびド
レイン領域とからなる不揮発性半導体記憶装置を駆動す
る方法であり、第１のウエルの電位をフローティング状
態にしながら、少なくともソース領域またはドレイン領
域の何れか一方に第１の電圧を印加し、かつ第２のウエ
ルの電位を第１の電圧にすることにより、ソース領域ま
たはドレイン領域の何れか一方から不揮発性半導体記憶
装置主部が保持している電荷を引き抜くことを特徴とす
る。

【００３４】この方法によれば、不揮発性半導体記憶装
置主部を配置してある第１のウエルの電位をフローティ
ングにしながらソース拡散層またはドレイン拡散層など
に電圧を印加することにより、第１のウエルとソース拡
散層またはドレイン拡散層との電位差が急速に小さくな
り、ホットキャリア発生やバンド間トンネリングが起こ
りにくく、過消去を抑制することができる。

【００３５】また、浮遊ゲートに保持している電子を第
１のウエルから引き抜くのではなく、例えばソース拡散
層またはドレイン拡散層などからＦＮ電流などにより引
き抜くことにより、第１のウエルから引き抜く場合のよ
うに消去速度が遅くなることはなく、短時間に引き抜き
を行うことができる。

【００３６】また、電荷を引き抜く際に、第２のウエル
の電位を電荷引き抜き用の電圧を加えるソース拡散層ま
たはドレイン拡散層の電位と同じとすることで、第１お
よび第２のウエル間が順バイアスとなるのを防止するこ
とができる。

【００３７】

【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態に係る不揮発性半導体記憶装置を
図１を参照しながら説明し、その駆動方法特にその消去
方法を図２と図３を参照しながら説明する。

【００３８】図１は本発明の第１の実施の形態における
不揮発性半導体記憶装置の構造を示す断面図である。図
２は、本発明の第１の実施の形態に係る不揮発性半導体
記憶装置の消去時の電圧関係を示した不揮発性半導体記
憶装置の断面図である。図３は、本発明の第１の実施の
形態に係る不揮発性半導体記憶装置の消去特性を示す特
性図である。

【００３９】図１および図２において、１はＰ型半導体
（シリコン）基板、２はトンネル酸化膜、３は浮遊ゲー
ト、４は制御ゲート、５は容量絶縁膜、６はドレイン拡
散層、７はソース拡散層、８はＮウエル、９はＰウエ
ル、１２は不揮発性半導体記憶装置主部であり、以上の
構成は図７の構成と同じである。１０および１１は電位
切り替え回路であり、本実施の形態で追加された構成で
ある。

【００４０】本発明の第１の実施の形態に係る不揮発性
半導体記憶装置によれば、図１に示すように、Ｐウエル
９はＮウエル８の内部に形成されており、Ｐウエル９内
に不揮発性半導体記憶装置が形成されている。Ｐウエル
９上にトンネル酸化膜２を備え、ポリシリコンからなる
浮遊ゲート３を備え、容量絶縁膜５を挟んでポリシリコ
ン構造の制御ゲート４を備え、トンネル酸化膜２と浮遊
ゲート３と容量絶縁膜５と制御ゲート４の両側の半導体
基板（Ｐウエル）上にドレイン拡散層６とソース拡散層
７を備えている。Ｐウエル９とＮウエル８はそれぞれの
電位を切り替える電位切り替え回路１０，１１に接続さ
れている。

【００４１】本発明の第１の実施の形態に係る不揮発性
半導体記憶装置の浮遊ゲートに保持されている電子を引
き抜く方法（消去方法）によれば、図２（ａ）に示すよ
うに、ドレイン拡散層６をオープンにし、ソース拡散層
７に６Ｖ（ＶＳ＝６Ｖ）、制御ゲート４に負電圧−９．
５Ｖ（ＶＣＧ＝−９．５Ｖ）を印加し、電位切り替え回
路１０をオープンに設定してＰウエル９をフローティン
グにし（ＶＢ＝フローティング）、Ｎウエル８はソース
拡散層７に印加される電圧と同じ６Ｖを印加する。

【００４２】これによって、ソース拡散層７の上面のト
ンネル酸化膜２の電界は約１２ＭＶ／ｃｍ程度の高電界
になり、ＦＮ電流を発生することで、浮遊ゲート３に保
持されていた電子が矢印で示すようにソース拡散層７か
ら引き抜かれる。

【００４３】一方、ソース拡散層７とＰウエル９の間に
は過渡電流としてホール電流が流れることによりＰウエ
ル９の電位はソース拡散層７の電位である６Ｖを上限と
して上昇する。ここで、Ｎウエル８をソース拡散層７と
同じ電位に設定し、Ｐウエル９とＮウエル８が順バイア
スにならないようにする。

【００４４】図３には、Ｐウエル９をフローティングに
した場合（ＶＢ＝フローティング）の消去特性を曲線Ａ
１で示し、Ｐウエル９を０Ｖに接地した場合（ＶＢ＝０
Ｖ）の消去特性を曲線Ａ２で示している。図３では、横
軸に消去時間をとり、縦軸に不揮発性半導体装置のしき
い値電圧をとっている。このときに制御ゲート４および
ソース拡散層７に印加される電圧は先に説明した通り、
それぞれ−９．５Ｖ、６Ｖである。

【００４５】図３から判るように、消去時間０．１秒が
経過する前は両者の消去特性に差は見られない。ところ
が、Ｐウエル９をフローティングにした場合には消去時
間０．１秒が経過した後から消去速度が遅くなり、消去
時間１秒でも不揮発性半導体記憶装置の閾値電圧は正で
あるのに対し、Ｐウエル９を０Ｖに接地した場合では消
去時間１秒で閾値電圧は負になり過消去になっている。

【００４６】これは、消去の初めのころは、Ｐウエル９
と浮遊ゲート３とのカップリング容量により、浮遊ゲー
ト３の電位はＰウエル９の電位上昇の影響を受けて、消
去速度が遅くなるが、一方、ソース拡散層７とＰウエル
９の間のバンド間トンリング電流は減少し、ソース拡散
層７の抵抗による電圧降下が低減されることで、効率よ
くトンネル酸化膜２に電圧が印加され、消去速度が速く
なる。以上の消去速度が遅くなる効果と消去速度が速く
なる効果が打ち消しあい、消去速度に従来との差は生じ
ない。しかし消去の終わりのころは消去が進行したこと
でバンド間トンリング電流は既に減少しており、Ｐウエ
ル９の電位上昇の影響のみを受けて、消去速度が遅くな
ると考えられる。

【００４７】ここで、バンド間トンネリングについて説
明する。これは、拡散層７とＰウェル９の間に逆バイア
スが印加されることによるダイオード特性電流のことで
あり、従来例では、拡散層７とＰウェル９の電位差が大
きいため（約１０Ｖ以上）、それに比例して大きい電流
が流れるが、本発明では、Ｐウェル９がフローティング
であるため、消去初期に流れたバンド間トンネリング電
流によってＰウェル９が正電位方向に変位して、拡散層
７とＰウェル９の電位差が小さくなり、バンド間トンネ
リング電流が減少する。

【００４８】また、Ｐウェル９をフローティング状態に
すると、電荷を注入することで、あるいは、容量結合に
よって電位を容易に変えることができる。本発明の場
合、バンド間トンネリング電流が過渡的に流れることで
（消去初期という意味）、Ｐウェル９の電位がソース拡
散層７の電位に近づく。よって、バンド間トンネリング
電流が減少することになる。

【００４９】以上のように、本発明の第１の実施の形態
においては、消去速度を従来と同等に保ちながら過消去
を防ぐことができる。

【００５０】すなわち、この実施の形態の不揮発性半導
体記憶装置では、浮遊ゲート３に保持している電子を例
えばソース拡散層７などからＦＮ電流などにより引き抜
くという点では上記した第１の従来例や第２の従来例と
同じであり、第３の従来例のようにＰウエルから電子を
引き抜く場合に比べて消去速度が遅くなることはなく、
低電圧で短時間に電子を引き抜くことができる。しか
も、不揮発性半導体記憶装置主部（トンネル酸化膜２、
浮遊ゲート３、容量絶縁膜５、制御ゲート４、ドレイン
拡散層６およびソース拡散層７からなる）の配置してあ
るＰウエル９の電位をフローティングにしながらソース
拡散層７などに電圧を印加するため、Ｐウエル９とソー
ス拡散層７の電位差が急速に小さくなり、ホットキャリ
ア発生やバンド間トンネリングが起こりにくく、過消去
を抑制することができ、消去動作を安定させることがで
きる。

【００５１】なお、図１および図２においては、Ｐウエ
ル９に１個の不揮発性半導体装置しかないが、Ｐウエル
９に２個以上の不揮発性半導体装置があっても良い。

【００５２】また、本発明の第１の実施の形態において
は、ソース拡散層７からの電子引き抜きによる消去とし
たが、ビット線のつながっているドレイン拡散層６から
の電子引き抜きであっても良い。

【００５３】また、本発明の第１の実施の形態において
は、不揮発性半導体記憶装置をスタック型の浮遊ゲート
を有する半導体記憶装置としたが、例えばスプリット型
の不揮発性半導体記憶装置であったり、ＭＮＯＳ型の不
揮発性半導体記憶装置であっても良い。

【００５４】（第２の実施の形態）本発明の第２の実施
の形態に係る不揮発性半導体記憶装置の構造は、本発明
の第１の実施の形態に係る不揮発性半導体記憶装置と同
じであり、説明は省略する。

【００５５】以下、本発明の第２の実施の形態に係る不
揮発性半導体記憶装置の消去方法を図４（ａ），（ｂ）
と図５（ａ），（ｂ）を参照しながら説明する。

【００５６】図４（ａ）は、本発明の第２の実施の形態
に係る不揮発性半導体記憶装置の消去時の電圧関係を示
す不揮発性半導体記憶装置の断面図である。図５（ａ）
は、本発明の第２の実施の形態に係る不揮発性半導体記
憶装置の消去特性を示す特性図である。

【００５７】本発明の第２の実施の形態に係る不揮発性
半導体記憶装置の浮遊ゲートに保持されている電子を引
き抜く方法によれば、図４（ａ）に示すように、ソース
拡散層７に１２Ｖ（ＶＳ＝１２Ｖ）、制御ゲート４に０
Ｖ（ＶＣＧ＝０Ｖ）を印加し、電位切り替え回路１０を
オープンに設定してＰウエル９をフローティングにし
（ＶＢ＝フローティング）、Ｎウエル８はソース拡散層
７に印加される電圧と同じ１２Ｖを印加する。一方、ド
レイン拡散層６はオープン状態になっている。

【００５８】これによって、ソース拡散層７の上面のト
ンネル酸化膜２の電界は約１２ＭＶ／ｃｍ程度の高電界
になりＦＮ電流を発生することで、浮遊ゲート３に保持
されていた電子がソース拡散層７から引き抜かれる。

【００５９】一方、ソース拡散層７とＰウエル９の間に
は過渡電流としてホール電流が流れることによりＰウエ
ル９の電位はソース拡散層７の電位である１２Ｖを上限
として上昇する。ここで、Ｎウエル８をソース拡散層７
と同じ電位に設定し、Ｐウエル９とＮウエル８が順バイ
アスにならないようにする。

【００６０】図５（ａ）には、Ｐウエル９をフローティ
ングにした場合（ＶＢ＝フローティング）の消去特性を
曲線Ｂ１で示し、Ｐウエル９を０Ｖに接地した場合（Ｖ
Ｂ＝０Ｖ）の消去特性を曲線Ｂ２で示している。図５
（ａ）では、横軸に消去時間をとり、縦軸に不揮発性半
導体装置のしきい値電圧をとっている。このときに、制
御ゲート４およびソース拡散層７に印加される電圧は先
に説明した通り、それぞれ０Ｖ、１２Ｖであり、ドレイ
ン拡散層６はオープン状態となっている。

【００６１】図５（ａ）から判るように、消去時間３０
ｍ秒が経過する前は両者の消去特性に差は見られない
が、Ｐウエル９をフローティングにした場合には消去時
間３０ｍ秒が経過した後からＰウエル９を０Ｖに接地し
た場合より僅かに消去速度が遅くなる。これは、本発明
の第１の実施の形態と同様の効果が現れているというこ
とである。

【００６２】また、ここでは、ドレイン拡散層６はオー
プン状態になっているとしたが、配線層を介して複数の
不揮発性半導体記憶装置のドレイン拡散層が接続されて
いる場合には、ドレイン拡散層６にリーク電流や過渡電
流が生じる。

【００６３】そこで、ドレイン拡散層６にリーク電流や
過渡電流が生じた場合を評価するための評価実験とし
て、図５（ｂ）には、ドレイン拡散層６を０Ｖに接地
し、ドレイン電流の上限を１０μＡになるよう制限した
場合の消去特性を示している。その他の条件は図４
（ａ）と同じである。曲線Ｃ１は、Ｐウエル９をフロー
ティングにした場合（ＶＢ＝フローティング）の消去特
性を示し、曲線Ｃ２は、Ｐウエル９を０Ｖに接地した場
合（ＶＢ＝０Ｖ）の消去特性を示している。図５（ｂ）
では、横軸に消去時間をとり、縦軸に不揮発性半導体装
置のしきい値電圧をとっている。

【００６４】本発明に相当するフローティングにした場
合と従来例であるＰウエル９を０Ｖに接地した場合とを
比較している。Ｐウエル９を０Ｖに接地した場合は消去
時間０．１秒で既に閾値電圧が負になり過消去になって
いるのに対し、Ｐウエル９をフローティングにした場合
には消去時間３秒で閾値電圧が負になっており、３０倍
の時間だけ過消去を抑制できている。この消去速度は、
従来例と同等である。

【００６５】以上のように、本発明の第２の実施の形態
においては、本発明の第１の実施の形態とは異なり、制
御ゲートに負電圧を使っていないので、回路構成を簡便
にできる利点を有している。しかし、消去動作時にビッ
ト線のリーク電流などによりドレイン−ソース間でチャ
ネル電流が流れるような不具合が発生した場合に、図５
（ｂ）で示した従来例の消去特性（曲線Ｃ２）のように
過消去になる。具体的に説明すると、ビット線の電位が
０Ｖになってしまうために、定常的にソースからドレイ
ンにチャネル電流が流れ、そのときに発生したアバラン
シェホットホールがゲートに注入され、過消去になる
（丸善株式会社電子材料シリーズサブミクロンデバ
イスII Ｐ．１２５参照）。

【００６６】本発明の第２の実施の形態では、制御ゲー
トに負電圧を使わない簡便な回路構成でありながら、ビ
ット線のリーク電流などの不具合が含まれている場合で
も、消去速度を従来と同等に保ちながら過消去を防ぐこ
とができる。つまり、従来例では過消去になる場合で
も、本発明の第２の実施の形態では、過消去を防ぐこと
ができるということである。

【００６７】すなわち、この実施の形態の不揮発性半導
体記憶装置では、浮遊ゲート３に保持している電子を例
えばソース拡散層７などからＦＮ電流などにより引き抜
くという点では上記した第１の従来例や第２の従来例と
同じであり、第３の従来例のようにＰウエルから電子を
引き抜く場合に比べて消去速度が遅くなることはなく、
低電圧で電子を引き抜くことができる。しかも、不揮発
性半導体記憶装置主部（トンネル酸化膜２、浮遊ゲート
３、容量絶縁膜５、制御ゲート４、ドレイン拡散層６お
よびソース拡散層７からなる）の配置してあるＰウエル
９の電位をフローティングにしながらソース拡散層７な
どに電圧を印加するため、Ｐウエル９とソース拡散層７
の電位差が急速に小さくなり、ホットキャリア発生やバ
ンド間トンネリングが起こりにくく、過消去を抑制する
ことができ、消去動作を安定させることができる。

【００６８】なお、図４（ａ），（ｂ）においては、Ｐ
ウエル９に１個の不揮発性半導体装置しかないが、Ｐウ
エル９に２個以上の不揮発性半導体装置があっても良
い。

【００６９】また、本発明の第２の実施の形態において
は、ソース拡散層７からの電子引き抜きによる消去とし
たが、ビット線のつながっているドレイン拡散層６から
の電子引き抜きであっても良い。

【００７０】また、本発明の第２の実施の形態において
は、不揮発性半導体記憶装置をスタック型の浮遊ゲート
を有する半導体記憶装置としたが、例えばスプリット型
の不揮発性半導体記憶装置であったり、ＭＮＯＳ型の不
揮発性半導体記憶装置であっても良い。

【００７１】

【発明の効果】本発明の不揮発性半導体記憶装置とその
駆動方法によれば、不揮発性半導体記憶装置主部を配置
してある第１のウエルの電位をフローティングにしなが
らソース拡散層またはドレイン拡散層などに電圧を印加
することにより、第１のウエルとソース拡散層またはド
レイン拡散層との電位差が急速に小さくなり、ホットキ
ャリア発生やバンド間トンネリングが起こりにくく、過
消去を抑制し、不揮発性半導体記憶装置主部の保持電荷
の引き抜き過ぎを防止することができ、消去動作を安定
させることができる。

【００７２】また、浮遊ゲートに保持している電子を第
１のウエルから引き抜くのではなく、例えばソース拡散
層またはドレイン拡散層などからＦＮ電流などにより引
き抜くことにより、第１のウエルから引き抜く場合のよ
うに消去速度が遅くなることはなく、短時間に引き抜き
を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における不揮発性半
導体記憶装置の構成を示す断面図である。

【図２】本発明の第１の実施の形態における不揮発性半
導体記憶装置の電圧関係を示す不揮発性半導体記憶装置
の断面図である。

【図３】本発明の第１の実施の形態における不揮発性半
導体記憶装置の消去特性を示す特性図である。

【図４】（ａ）は本発明の第２の実施の形態における不
揮発性半導体記憶装置の電圧関係を示す不揮発性半導体
記憶装置の断面図、（ｂ）は不揮発性半導体記憶装置の
評価実験の電圧関係を示す不揮発性半導体記憶装置の断
面図である。

【図５】（ａ）は本発明の第２の実施の形態における不
揮発性半導体記憶装置の消去特性を示す特性図、（ｂ）
は不揮発性半導体記憶装置の評価実験の消去特性を示す
特性図である。

【図６】第１および第２の従来例における不揮発性半導
体記憶装置の構成および電圧関係を示す断面図である。

【図７】第３の従来例における不揮発性半導体記憶装置
の構成および電圧関係を示す断面図である。

【符号の説明】

１Ｐ型半導体基板２トンネル酸化膜３浮遊ゲート４制御ゲート５容量絶縁膜６ドレイン拡散層７ソース拡散層８Ｎウエル９Ｐウエル１０電位切り替え回路１１電位切り替え回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/115 Ｆターム(参考） 5B025 AA03 AB01 AC01 AD08 AD09 AE05 AE08 5F001 AA14 AB03 AB08 AC02 AD12 AD61 AE08 AF25 5F083 EP02 EP18 EP23 EP24 ER16 ER22 ER30 GA01 GA17 LA10 5F101 BA46 BB04 BB05 BC02 BD02 BD36 BE07 BF09

Claims

【特許請求の範囲】

【請求項１】一導電型半導体基板に形成された第１の
ウエルと、前記第１のウエル表面に形成された不揮発性
半導体記憶装置主部と、前記第１のウエルの電位を消去
時にフローティング状態にすることが可能な電位制御回
路とを備えた不揮発性半導体記憶装置。
【請求項２】不揮発性半導体記憶装置主部は、第１の
ウエル上に順に積層されたトンネル酸化膜、浮遊ゲー
ト、容量絶縁膜および制御ゲートと、前記トンネル酸化
膜、浮遊ゲート、容量絶縁膜および制御ゲートの両側位
置で前記第１のウエル表面に形成されたソース領域およ
びドレイン領域とからなる請求項１記載の不揮発性半導
体記憶装置。
【請求項３】電位制御回路は、第１のウエルの電位を
フローティング電位を含む少なくとも２種類以上の電圧
に切り替えることが可能な第１の電位切り替え回路から
なることを特徴とする請求項１または２記載の不揮発性
半導体記憶装置。
【請求項４】第１のウエルが、前記第１のウエルとは
反対導電型の第２のウエル内にあり、電位制御回路は、
第１のウエルの電位をフローティング電位を含む少なく
とも２種類以上の電圧に切り替えることが可能な第１の
電位切り替え回路からなり、前記第２のウエルの電位を
フローティング電位を含む少なくとも２種類以上の電圧
に切り替えることが可能な第２の電位切り替え回路を備
えた請求項１または２記載の不揮発性半導体記憶装置。
【請求項５】一導電型半導体基板に形成された第１の
ウエルと、前記第１のウエル表面に形成された不揮発性
半導体記憶装置主部と、前記第１のウエルの電位をフロ
ーティング状態にすることが可能な電位制御回路とを備
えた不揮発性半導体記憶装置を駆動する不揮発性半導体
記憶装置の駆動方法であって、前記第１のウエルの電位をフローティング状態にしなが
ら、前記第１のウエル表面に形成された不揮発性半導体
記憶装置主部が保持している電荷を引き抜くことを特徴
とする不揮発性半導体記憶装置の駆動方法。
【請求項６】一導電型半導体基板に形成された第１の
ウエルと、前記第１のウエル表面に形成された不揮発性
半導体記憶装置主部と、前記第１のウエルの電位をフロ
ーティング状態にすることが可能な電位制御回路とを備
え、前記不揮発性半導体記憶装置主部が第１のウエル上
に順に積層されたトンネル酸化膜、浮遊ゲート、容量絶
縁膜および制御ゲートと、前記トンネル酸化膜、浮遊ゲ
ート、容量絶縁膜および制御ゲートの両側位置で前記第
１のウエル表面に形成されたソース領域およびドレイン
領域とからなる不揮発性半導体記憶装置を駆動する不揮
発性半導体記憶装置の駆動方法であって、前記第１のウエルの電位をフローティング状態にしなが
ら、少なくとも前記ソース領域または前記ドレイン領域
の何れか一方に第１の電圧を印加することにより、前記
ソース領域または前記ドレイン領域の何れか一方から前
記不揮発性半導体記憶装置主部が保持している電荷を引
き抜くことを特徴とする不揮発性半導体記憶装置の駆動
方法。
【請求項７】一導電型半導体基板に形成された第１の
ウエルと、前記第１のウエルを囲むように前記一導電型
半導体基板に形成された第２のウエルと、前記第１のウ
エル表面に形成された不揮発性半導体記憶装置主部と、
前記第１のウエルの電位をフローティング状態にするこ
とが可能な電位制御回路とを備え、前記不揮発性半導体
記憶装置主部が第１のウエル上に順に積層されたトンネ
ル酸化膜、浮遊ゲート、容量絶縁膜および制御ゲート
と、前記トンネル酸化膜、浮遊ゲート、容量絶縁膜およ
び制御ゲートの両側位置で前記第１のウエル表面に形成
されたソース領域およびドレイン領域とからなる不揮発
性半導体記憶装置を駆動する不揮発性半導体記憶装置の
駆動方法であって、前記第１のウエルの電位をフローティング状態にしなが
ら、少なくとも前記ソース領域または前記ドレイン領域
の何れか一方に第１の電圧を印加し、かつ前記第２のウ
エルの電位を前記第１の電圧にすることにより、前記ソ
ース領域または前記ドレイン領域の何れか一方から前記
不揮発性半導体記憶装置主部が保持している電荷を引き
抜くことを特徴とする不揮発性半導体記憶装置の駆動方
法。