JP3962769B2 - 不揮発性半導体記憶装置およびその書込方法 - Google Patents
不揮発性半導体記憶装置およびその書込方法 Download PDFInfo
- Publication number
- JP3962769B2 JP3962769B2 JP2005014780A JP2005014780A JP3962769B2 JP 3962769 B2 JP3962769 B2 JP 3962769B2 JP 2005014780 A JP2005014780 A JP 2005014780A JP 2005014780 A JP2005014780 A JP 2005014780A JP 3962769 B2 JP3962769 B2 JP 3962769B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drain
- source
- gate
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 17
- 239000002784 hot electron Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000002159 nanocrystal Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
書き込み時に、「Vg>Vsub>Vs>Vd」、「Vsub>0」および「|Vs−Vd|」が、Vsが電源電圧、Vdが接地電圧であって、読み出し時にソースに印加される最高電圧と読み出し時にドレインに印加される最低電圧の差、の関係を有し、「Vg−Vd」が前記チャネル領域におけるバント間トンネル電流の発生に必要な電位差以上である電圧Vg、Vsub、VsおよびVdを、それぞれゲート電極、n型ウェル、ソースおよびドレインに印加することにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行うことを特徴とする。
なお、高速書込のためには、セルウェル電圧Vsubとドレイン電圧Vdの電位差はトンネル絶縁膜の障壁電位と同等またはそれ以上であることが好ましい。
図1はこの発明が適用されるpチャンネルMONOSメモリセルの構造図を示す図である。このメモリセルは、p型半導体基板11上に形成されたn型ウェル(セルウェル)12、このn型ウェル12の表面付近に所定の間隔を開けて形成されたp+領域(ソース)13およびp+領域(ドレイン)14、これら2つのp型領域13、14の間に形成されたチャネル領域20、および、このチャネル領域20の上方にチャネル領域20を覆うように形成されたONO膜およびゲート電極18を有している。
この不揮発性半導体記憶装置では、2つのセルウェル12がペアになっている。各セルウェル12には、X方向1kB=8k(8192)個×Y方向64個=512k(524288)個のメモリセルが形成されている。メインビットライン21は8k本であり、セレクトゲート24を介して2つのセルウェル12のうちの一方のサブビットライン25に接続される。8k本のメインビットライン21には、それぞれラッチが接続されている。このラッチは書き込み動作のベリファイ等にも用いる。セレクトゲート24は、セルウェル12とは別のセレクトゲートウェル(n型ウェル)20内に形成されており、pチャネルMOSトランジスタで構成されている。セレクトゲートウェル20の電位は通常VCC(たとえば1.8V)に設定されている。セレクトゲート24のゲート電極は、非選択時にVCCが印加され、選択時に−2.2Vが印加される。−2.2Vが印加されると、ゲートが導通し、メインビットライン21を各メモリセルのドレインにつながるサブビットライン25に接続する。ワード線は、各メモリセルのゲート電極をX方向に接続しており、各セルウェル12毎に64本設けられている。ソースラインは、各セルウェル12内の512k個のメモリセルに共通である。
メモリセルへの書き込み(プログラム)は、電荷トラップ層16へ電子を注入することによって行う。電子の注入は、ゲート電極18とドレイン14の間に正負の高電圧を印加することによるBBHE注入で行い、電子は電荷トラップ層16に注入される。
ベリファイ動作では、セルウェル12の電圧が4Vのままであるため、ワード線22(ゲート電極18)は、通常の読み出し時の電圧(−2.2V;後述)よりも高い電圧、例えば−5Vに設定される。この状態で、ソースライン23とビットライン21,25をVCCに充電したのち、ソースライン23をGNDに駆動する。プログラム完了の場合には、チャネルが導通するため、ビットライン21,25は放電されGNDになる。プログラムが完了していない場合にはビットライン21,25はVCCのままである。このビットラインの電位をラッチに取り込み、これに基づいて次のプログラムパルス印加時のビットライン電圧を決定する。すなわち、ラッチされた電位がVCCのビットラインのみ次のプログラムパルス時に再度電子の注入を行うようにする。
(1)セルウェル12に適切なバックゲート電圧を印加することで、ビット線へ印加される電圧を0V〜VCC(1.8V)の間で全ての動作を行うことがてきる。これにより、高速書き込みに対して重要な役割を担うY系の回路を高性能のVCCトランジスタで形成でき、負電圧も扱わないので特別な回路構成も必要とならないようにする。
このメモリセルは、トンネル絶縁膜、電荷トラップ層、電荷トラップ層上の絶縁膜の膜厚は、それぞれ3nm、8nm、6nmであり、図1において説明したスケールとほぼ一致している。ゲート長は62nmである。ポリシリコンのゲート電極は、導電性を確保するために200nmの厚みに製膜している。
12…n型ウェル(セルウェル)
13…ソース(p+領域)
14…ドレイン(p+領域)
15…トンネル絶縁膜
16…電荷トラップ層(窒化膜)
17…上部絶縁層
18…ゲート
20…セレクトゲートウェル(n型ウェル)
21…メインビット線
22…ワード線
23…ソース線
24…セレクトゲート
25…サブビット線
Claims (2)
- 半導体基板に形成されたn型ウェルと、前記n型ウェル表面に所定間隔を開けて形成されたp+領域であるソースおよびドレインと、前記ソース、ドレイン間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル絶縁膜を介して形成されたフローティングゲート、ナノクリスタル層、シリコン窒化膜等の不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する不揮発性半導体記憶装置にビットデータを書き込む方法であって、
書き込み時に、「Vg>Vsub>Vs>Vd」、「Vsub>0」および「|Vs−Vd|」が、Vsが電源電圧、Vdが接地電圧であって、読み出し時にソースに印加される最高電圧と読み出し時にドレインに印加される最低電圧の差、の関係を有し、「Vg−Vd」が前記チャネル領域におけるバント間トンネル電流の発生に必要な電位差以上である電圧Vg、Vsub、VsおよびVdを、それぞれゲート電極、n型ウェル、ソースおよびドレインに印加することにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行うことを特徴とする不揮発性半導体記憶装置の書込方法。 - 請求項1に記載の書込方法で書き込まれるメモリセルをNOR型またはNAND型に接続してアレイ化したことを特徴とする不揮発性半導体記憶装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014780A JP3962769B2 (ja) | 2004-11-01 | 2005-01-21 | 不揮発性半導体記憶装置およびその書込方法 |
PCT/JP2005/020063 WO2006049143A1 (ja) | 2004-11-01 | 2005-11-01 | 不揮発性半導体記憶装置およびその書込方法 |
US10/598,853 US7515479B2 (en) | 2004-11-01 | 2005-11-01 | Nonvolatile semiconductor storage device and method for writing therein |
US11/550,335 US7573742B2 (en) | 2004-11-01 | 2006-10-17 | Nonvolatile semiconductor memory |
US12/499,220 US8017994B2 (en) | 2004-11-01 | 2009-07-08 | Nonvolatile semiconductor memory |
US13/205,900 US8687455B2 (en) | 2004-11-01 | 2011-08-09 | Nonvolatile semiconductor memory |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318333 | 2004-11-01 | ||
JP2005014780A JP3962769B2 (ja) | 2004-11-01 | 2005-01-21 | 不揮発性半導体記憶装置およびその書込方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007000919A Division JP4113559B2 (ja) | 2004-11-01 | 2007-01-09 | 不揮発性半導体記憶装置およびその書込方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156925A JP2006156925A (ja) | 2006-06-15 |
JP3962769B2 true JP3962769B2 (ja) | 2007-08-22 |
Family
ID=36319150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005014780A Expired - Fee Related JP3962769B2 (ja) | 2004-11-01 | 2005-01-21 | 不揮発性半導体記憶装置およびその書込方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US7515479B2 (ja) |
JP (1) | JP3962769B2 (ja) |
WO (1) | WO2006049143A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8982632B2 (en) | 2012-05-09 | 2015-03-17 | Fujitsu Semiconductor Limited | Semiconductor memory device and method of driving semiconductor memory device |
US10381082B2 (en) | 2017-05-01 | 2019-08-13 | Rohm Co., Ltd. | Nonvolatile semiconductor storage device |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4832835B2 (ja) * | 2005-09-13 | 2011-12-07 | 株式会社Genusion | 不揮発性半導体記憶装置の読み書き制御方法 |
US7505325B2 (en) * | 2006-09-28 | 2009-03-17 | Chingis Technology Corporation | Low voltage low capacitance flash memory array |
JP5221024B2 (ja) * | 2006-11-06 | 2013-06-26 | 株式会社Genusion | 不揮発性半導体記憶装置 |
JP2008153381A (ja) * | 2006-12-15 | 2008-07-03 | Nec Electronics Corp | 不揮発性半導体メモリ及びその動作方法 |
JP5059437B2 (ja) | 2007-02-06 | 2012-10-24 | 株式会社Genusion | 不揮発性半導体記憶装置 |
WO2008122919A1 (en) * | 2007-04-05 | 2008-10-16 | Nxp B.V. | A memory cell, a memory array and a method of programming a memory cell |
US8106443B2 (en) * | 2007-10-09 | 2012-01-31 | Genusion, Inc. | Non-volatile semiconductor memory device |
US8492826B2 (en) * | 2007-10-09 | 2013-07-23 | Genusion, Inc. | Non-volatile semiconductor memory device and manufacturing method thereof |
US8339862B2 (en) | 2007-12-25 | 2012-12-25 | Genusion, Inc. | Nonvolatile semiconductor memory device |
KR101569894B1 (ko) * | 2008-11-12 | 2015-11-17 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
FR2953643B1 (fr) * | 2009-12-08 | 2012-07-27 | Soitec Silicon On Insulator | Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
US8681572B2 (en) * | 2011-03-24 | 2014-03-25 | Micron Technology, Inc. | Row address decoding block for non-volatile memories and methods for decoding pre-decoded address information |
JP5219170B2 (ja) * | 2011-09-21 | 2013-06-26 | 株式会社フローディア | 不揮発性半導体記憶装置 |
JP2013218758A (ja) * | 2012-04-06 | 2013-10-24 | Genusion:Kk | 不揮発性半導体記憶装置 |
JP5983236B2 (ja) * | 2012-09-25 | 2016-08-31 | 株式会社ソシオネクスト | 半導体記憶装置 |
KR20140121614A (ko) | 2013-04-08 | 2014-10-16 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
US10014065B1 (en) * | 2015-03-13 | 2018-07-03 | Skan Technologies Corporation | PPA (power performance area) efficient architecture for ROM (read only memory) and a ROM bitcell without a transistor |
JP6796461B2 (ja) * | 2015-11-18 | 2020-12-09 | 株式会社半導体エネルギー研究所 | 半導体装置、コンピュータ及び電子機器 |
US11587872B2 (en) * | 2021-02-12 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for improving memory performance and/or logic performance |
US20230090028A1 (en) * | 2021-09-17 | 2023-03-23 | Changxin Memory Technologies, Inc. | Layout of semiconductor structure |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4311358C2 (de) * | 1992-04-07 | 1999-07-22 | Mitsubishi Electric Corp | Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung |
DE4413743A1 (de) * | 1994-04-20 | 1995-10-26 | Hilti Ag | Befestigungsanker |
JP3878681B2 (ja) * | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US5687118A (en) | 1995-11-14 | 1997-11-11 | Programmable Microelectronics Corporation | PMOS memory cell with hot electron injection programming and tunnelling erasing |
JPH09246404A (ja) | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
KR100323554B1 (ko) * | 1997-05-14 | 2002-03-08 | 니시무로 타이죠 | 불휘발성반도체메모리장치 |
EP0908895A1 (en) * | 1997-10-09 | 1999-04-14 | STMicroelectronics S.r.l. | Controlled hot-electron writing method for non-volatile memory cells |
JP4530464B2 (ja) * | 2000-03-09 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7149118B2 (en) * | 2002-09-16 | 2006-12-12 | Impinj, Inc. | Method and apparatus for programming single-poly pFET-based nonvolatile memory cells |
US7049652B2 (en) * | 2003-12-10 | 2006-05-23 | Sandisk Corporation | Pillar cell flash memory technology |
US7078761B2 (en) * | 2004-03-05 | 2006-07-18 | Chingis Technology Corporation | Nonvolatile memory solution using single-poly pFlash technology |
US7167392B1 (en) * | 2005-07-15 | 2007-01-23 | National Semiconductor Corporation | Non-volatile memory cell with improved programming technique |
-
2005
- 2005-01-21 JP JP2005014780A patent/JP3962769B2/ja not_active Expired - Fee Related
- 2005-11-01 US US10/598,853 patent/US7515479B2/en not_active Expired - Fee Related
- 2005-11-01 WO PCT/JP2005/020063 patent/WO2006049143A1/ja active Application Filing
-
2006
- 2006-10-17 US US11/550,335 patent/US7573742B2/en not_active Expired - Fee Related
-
2009
- 2009-07-08 US US12/499,220 patent/US8017994B2/en not_active Expired - Fee Related
-
2011
- 2011-08-09 US US13/205,900 patent/US8687455B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8982632B2 (en) | 2012-05-09 | 2015-03-17 | Fujitsu Semiconductor Limited | Semiconductor memory device and method of driving semiconductor memory device |
US10381082B2 (en) | 2017-05-01 | 2019-08-13 | Rohm Co., Ltd. | Nonvolatile semiconductor storage device |
Also Published As
Publication number | Publication date |
---|---|
US8017994B2 (en) | 2011-09-13 |
JP2006156925A (ja) | 2006-06-15 |
WO2006049143A1 (ja) | 2006-05-11 |
US20090310409A1 (en) | 2009-12-17 |
US20080273387A1 (en) | 2008-11-06 |
US7515479B2 (en) | 2009-04-07 |
US20120014181A1 (en) | 2012-01-19 |
US20070230251A1 (en) | 2007-10-04 |
US7573742B2 (en) | 2009-08-11 |
US8687455B2 (en) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
US7512016B2 (en) | Method of programming and erasing a p-channel be-SONOS NAND flash memory | |
US6847556B2 (en) | Method for operating NOR type flash memory device including SONOS cells | |
JP4784940B2 (ja) | 単層ポリシリコン不揮発性メモリーセルの動作方法 | |
KR101308692B1 (ko) | 메모리 디바이스들을 소거 및 프로그래밍하는 방법 | |
KR100219331B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법 | |
JP2007142398A (ja) | 単層ポリシリコン不揮発性メモリーセルの駆動方法 | |
JP5300773B2 (ja) | 不揮発性半導体記憶装置 | |
JP5059437B2 (ja) | 不揮発性半導体記憶装置 | |
US8432186B1 (en) | Programmable logic switch | |
KR100620218B1 (ko) | 반도체 소자 | |
US20090268527A1 (en) | Sonos memory device and method of operating a sonos memory device | |
JP4522879B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009532910A (ja) | メモリデバイスの消去方法、及びマルチレベルプログラミングメモリデバイス | |
KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
JP4113559B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP4783044B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008021679A (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
US20090219763A1 (en) | Non-volatile memory | |
JP6232200B2 (ja) | 不揮発性半導体記憶装置 | |
JP5238859B2 (ja) | 不揮発性半導体記憶装置およびその読み書き制御方法 | |
JP5596822B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002134633A (ja) | 不揮発性半導体記憶装置とその駆動方法 | |
JP2008153381A (ja) | 不揮発性半導体メモリ及びその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |