JP4783044B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4783044B2 JP4783044B2 JP2005085042A JP2005085042A JP4783044B2 JP 4783044 B2 JP4783044 B2 JP 4783044B2 JP 2005085042 A JP2005085042 A JP 2005085042A JP 2005085042 A JP2005085042 A JP 2005085042A JP 4783044 B2 JP4783044 B2 JP 4783044B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- memory cell
- gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
図15・図16において、(B)はメモリセルの主要部の断面図、(A)はその各部の寸法を示すための模式図である。(B)中の数値の単位はμm、(A)中の数値は、デザインルールをFとしたときの値(係数)である。
前記絶縁膜が酸化膜であるものとして換算した、前記ゲート電極から見た電気的な実効ゲート絶縁膜厚に対して前記ゲート長の比をほぼ10未満とする。
図1はこの発明が適用されるpチャンネルMONOSメモリセルの構造図を示す図である。このメモリセルは、p型半導体基板11上に形成されたn型ウェル(セルウェル)12、このn型ウェル12の表面付近に所定の間隔を開けて形成されたp+領域(ソース)13およびp+領域(ドレイン)14、これら2つのp型領域13,14の間に形成されたチャンネル領域20、および、このチャンネル領域20の上方にチャンネル領域20を覆うように形成されたONO膜およびゲート電極18を備えている。
この不揮発性半導体記憶装置では、2つのセルウェル12がペアになっている。各セルウェル12には、X方向1kB=8k(8192)個×Y方向64個=512k(524288)個のメモリセルを形成している。メインビットライン21は8k本であり、セレクトゲート24を介して2つのセルウェル12のうちの一方のサブビットライン25に接続している。8k本のメインビットライン21には、それぞれラッチを接続している。このラッチは書き込み動作のベリファイ等にも用いる。セレクトゲート24は、セルウェル12とは別のセレクトゲートウェル(n型ウェル)26内に形成していて、pチャネルMOSトランジスタで構成している。セレクトゲートウェル26の電位は通常VCC(たとえば1.8V)に設定している。セレクトゲート24のゲート電極は、非選択時にVCCを印加し、選択時に−2.2Vを印加する。−2.2Vを印加すると、ゲートが導通し、メインビットライン21を各メモリセルのドレインにつながるサブビットライン25に接続する。ワード線は、各メモリセルのゲート電極をX方向に接続していて、各セルウェル12毎に64本設けている。ソース線23は、各セルウェル12内の512k個のメモリセルに共通である。
メモリセルへの書き込み(プログラム)は、電荷トラップ層16へ電子を注入することによって行う。電子の注入は、ゲート電極18とドレイン14の間に正負の高電圧を印加することによるBBHE注入で行い、電子を電荷トラップ層16へホットエレクトロンを注入する。すなわち、正電位のゲート電極18と負電位のドレイン14との高い電位差によって生じる空乏層の高電界を利用したバンド間トンネリングによるBBHE注入で電荷トラップ層16へ電荷を注入する。ただし、ドレイン(=ビット線)を正電位の範囲で制御できるようにするため、セルウェル12に正のバックゲート電圧を印加する。これにより、ドレインの接地電位は相対的に負電位となる。
図5は図2に示したY方向の複数のメモリセル部分の断面図である。p型半導体基板(不図示)上に形成されたn型ウェル(セルウェル)12の表面付近には、p+領域(ソース)13およびp+領域(ドレイン)14、これら2つのp型領域13,14の間に形成したチャンネル領域20およびこのチャンネル領域20の上方にチャンネル領域20を覆うようにONO膜およびゲート電極18を形成している。また、p領域13,14には隣接するセルとの境界部分にソース線コネクト31およびドレインコンタクト32を形成している。さらにドレインコンタクト32の上部にはコンタクトプラグ33を形成していて、さらにその上部には、図2に示したY方向に伸びるサブビットライン25でそれらのコンタクトプラグ33同士を順に接続している。
この第2の実施形態に係る不揮発性半導体記憶装置は、セルフアラインコンタクトによって径がF以下のコンタクトを形成するようにしたものである。
CVDによってSiO2膜を製膜する。
なお、各メモリセルのX方向の隣接する間にはSTI(shallow trench isolation)を設けて素子分離を行っている。
図13は酸化膜換算実効ゲート絶縁膜厚に対するゲート長の数値表、図14はそれをグラフ化したものである。図14において、菱形マークはフローティングゲートのNOR型のITRS予測、四角マークはMONOS型のITRS予測、三角マークはフローティングゲートNOR型の実在する例、アスタリスクマークはMONOS型の実在するものの例である。さらに丸マークは本発明による不揮発性半導体記憶装置の例である。
12−n型ウェル(セルウェル)
13−ソース(p+領域)
14−ドレイン(p+領域)
15−トンネル絶縁膜
16−電荷トラップ層(窒化膜)
17−上部絶縁層
18−ゲート電極
20−チャンネル領域
21−メインビット線
22−ワード線
23−ソース線
24−セレクトゲート
25−サブビット線
26−セレクトゲートウェル(n型ウェル)
31−ソース線コネクト
32−ドレインコンタクト
33−コンタクトプラグ
Claims (4)
- 半導体基板に形成されたn型ウェルと、前記n型ウェル表面に形成されたp+領域であるソースおよびドレインと、前記ソース−ドレイン間に形成されたチャンネル領域と、前記チャンネル領域の上方にトンネル絶縁膜を介して形成された電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する1つのトランジスタをメモリセルとして備えるとともに、ゲート長方向に隣接する前記トランジスタのソース同士およびドレイン同士が連続するように複数の前記メモリセルを前記半導体基板に配列してなる不揮発性半導体記憶装置において、
前記メモリセルに対するビットデータの書き込み時に、「Vsub>0V」、「Vg>Vsub>Vs>Vd」の関係を有し、かつ、VsとVdとの電位差は前記ソース−ドレイン間でビットデータの書き込みの障害となるパンチスルーが発生しない電位差であるVg、Vsub、VsおよびVdを、ゲート電極、ウェル、ソースおよびドレインにそれぞれ印加することにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行い、
前記絶縁膜が酸化膜であるものとして換算した、前記ゲート電極から見た電気的な実効ゲート絶縁膜厚に対して前記ゲート長の比を10未満としたことを特徴とする不揮発性半導体記憶装置。 - 半導体基板に形成されたn型ウェルと、前記n型ウェル表面に形成されたp+領域であるソースおよびドレインと、前記ソース−ドレイン間に形成されたチャンネル領域と、前記チャンネル領域の上方にトンネル絶縁膜を介して形成された電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する1つのトランジスタをメモリセルとして備えるとともに、ゲート長方向に隣接する前記トランジスタのソース同士およびドレイン同士が連続するように複数の前記メモリセルを前記半導体基板に配列してなる不揮発性半導体記憶装置において、
前記メモリセルに対するビットデータの書き込み時に、「Vsub>0V」、「Vg>Vsub>Vs>Vd」の関係を有し、かつ、VsとVdとの電位差は前記ソース−ドレイン間でビットデータの書き込みの障害となるパンチスルーが発生しない電位差であるVg、Vsub、VsおよびVdを、ゲート電極、ウェル、ソースおよびドレインにそれぞれ印加することにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行い、
前記メモリセル内のゲート電極のゲート長方向の幅を、ソース線の中心からドレインコンタクトの中心までの長さであるセルピッチの1/2未満としたことを特徴とする不揮発性半導体記憶装置。 - 半導体基板に形成されたn型ウェルと、前記n型ウェル表面に形成されたp+領域であるソースおよびドレインと、前記ソース−ドレイン間に形成されたチャンネル領域と、前記チャンネル領域の上方にトンネル絶縁膜を介して形成された電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する1つのトランジスタをメモリセルとして備えるとともに、ゲート長方向に隣接する前記トランジスタのソース同士およびドレイン同士が連続するように複数の前記メモリセルを前記半導体基板に配列してなる不揮発性半導体記憶装置において、
前記メモリセルに対するビットデータの書き込み時に、「Vsub>0V」、「Vg>Vsub>Vs>Vd」の関係を有し、かつ、VsとVdとの電位差は前記ソース−ドレイン間でビットデータの書き込みの障害となるパンチスルーが発生しない電位差であるVg、Vsub、VsおよびVdを、ゲート電極、ウェル、ソースおよびドレインにそれぞれ印加することにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行い、
前記メモリセル内のゲート長を、前記メモリセル以外の周辺部の回路で外部電源電圧をハンドリングするトランジスタのゲート長より短くしたことを特徴とする不揮発性半導体記憶装置。 - 前記メモリセル内のドレインコンタクトの径を前記メモリセル以外の周辺部の回路で外部電源電圧をハンドリングするトランジスタにおけるドレインコンタクトの径の1/3までの大きさにすることを特徴とする請求項3に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085042A JP4783044B2 (ja) | 2005-03-23 | 2005-03-23 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085042A JP4783044B2 (ja) | 2005-03-23 | 2005-03-23 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006269697A JP2006269697A (ja) | 2006-10-05 |
JP4783044B2 true JP4783044B2 (ja) | 2011-09-28 |
Family
ID=37205345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085042A Expired - Fee Related JP4783044B2 (ja) | 2005-03-23 | 2005-03-23 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4783044B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100760926B1 (ko) | 2006-10-11 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 다중 비트셀을 구현하는 비휘발성 반도체 메모리 장치 및그 제조방법 |
JP5059437B2 (ja) | 2007-02-06 | 2012-10-24 | 株式会社Genusion | 不揮発性半導体記憶装置 |
US8339862B2 (en) | 2007-12-25 | 2012-12-25 | Genusion, Inc. | Nonvolatile semiconductor memory device |
JP5998521B2 (ja) * | 2012-02-28 | 2016-09-28 | セイコーエプソン株式会社 | 不揮発性半導体メモリー及び不揮発性半導体メモリーの製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687118A (en) * | 1995-11-14 | 1997-11-11 | Programmable Microelectronics Corporation | PMOS memory cell with hot electron injection programming and tunnelling erasing |
JP4031167B2 (ja) * | 1999-12-03 | 2008-01-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
JP4923318B2 (ja) * | 1999-12-17 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
JP4282248B2 (ja) * | 2001-03-30 | 2009-06-17 | 株式会社東芝 | 半導体記憶装置 |
JP3880818B2 (ja) * | 2001-08-30 | 2007-02-14 | シャープ株式会社 | メモリ膜、メモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器 |
-
2005
- 2005-03-23 JP JP2005085042A patent/JP4783044B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006269697A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
US8344443B2 (en) | Single poly NVM devices and arrays | |
US9263463B2 (en) | Semiconductor integrated circuit, programmable logic device, method of manufacturing semiconductor integrated circuit | |
US7433243B2 (en) | Operation method of non-volatile memory | |
EP0676811B1 (en) | EEPROM cell with isolation transistor and methods for making and operating the same | |
JP4601287B2 (ja) | 不揮発性半導体記憶装置 | |
JP5241485B2 (ja) | Soc用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスsonosメモリ・セルの構造及びこれを製造する方法 | |
JP5149539B2 (ja) | 半導体装置 | |
JP4646837B2 (ja) | 半導体装置の製造方法 | |
KR100219331B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법 | |
JP5524632B2 (ja) | 半導体記憶装置 | |
JP2007173821A (ja) | プログラミング速度を改善したeeprom、その製造方法及びその駆動方法 | |
TWI630623B (zh) | 可編程可抹除的非揮發性記憶體 | |
US6801456B1 (en) | Method for programming, erasing and reading a flash memory cell | |
KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
US6774428B1 (en) | Flash memory structure and operating method thereof | |
JP4783044B2 (ja) | 不揮発性半導体記憶装置 | |
JP4113559B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP3940758B2 (ja) | 不揮発性半導体記憶装置 | |
US7348625B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6232200B2 (ja) | 不揮発性半導体記憶装置 | |
JP5214700B2 (ja) | 半導体装置 | |
JP2006080567A (ja) | 半導体集積回路装置およびその製造方法 | |
TW202341442A (zh) | 可編程可抹除的非揮發性記憶胞 | |
JP2011018432A (ja) | 不揮発性半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R255 | Notification that request for automated payment was rejected |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |