KR20080027423A - 비휘발성 기억 장치 및 그 동작 방법 - Google Patents
비휘발성 기억 장치 및 그 동작 방법 Download PDFInfo
- Publication number
- KR20080027423A KR20080027423A KR1020060092508A KR20060092508A KR20080027423A KR 20080027423 A KR20080027423 A KR 20080027423A KR 1020060092508 A KR1020060092508 A KR 1020060092508A KR 20060092508 A KR20060092508 A KR 20060092508A KR 20080027423 A KR20080027423 A KR 20080027423A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- bit line
- gate
- line
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Description
WLn | SLn | BLn-1 | BLn | BLn+1 | P웰 | N웰 | ||
기입 | 선택 | Vpn | Vpp | Vpn | 0 | 플로팅 | Vpn | Vpp |
비선택 | Vpn | Vpp | 0 | 0 | 플로팅 | Vpn | Vpp | |
소거 | 선택 | 0 | Vnn | 플로팅 | 플로팅 | 플로팅 | Vnp | Vnp |
읽기 | 선택 | Vpass | Vread | 0.5 | 0 | 0 | 0 | 0 |
SLn1 | SLn2 | BLn-1 | BLn | BLn+1 | P웰 | N웰 | ||
기입 | M1 | Vpp | Vpn | Vpn | 0 | 플로팅 | Vpn | Vpp |
M2 | Vpn | Vpp | 플로팅 | Vpn | 0 | Vpn | Vpp | |
소거 | M1 | Vnn | 0 | 플로팅 | 플로팅 | 플로팅 | Vnp | Vnp |
M2 | 0 | Vnn | 플로팅 | 플로팅 | 플로팅 | Vnp | Vnp | |
읽기 | M1 | Vread | Vpass | 0.5 | 0 | 플로팅 | 0 | 0 |
M2 | Vpass | Vread | 0 | 0.5 | 플로팅 | 0 | 0 |
Claims (19)
- n번째 비트라인에 연결된 제 1 트랜지스터; 및n+1번째 비트라인에 연결된 제 2 트랜지스터를 포함하되, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 n번째 비트라인과 n+1번째 비트라인 사이에 직렬로 연결되고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 하나는 기억셀 트랜지스터인 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 1에 있어서,상기 제 1 트랜지스터의 게이트 전극에 연결된 제 1 게이트 라인; 및상기 제 2 트랜지스터의 게이트 전극에 연결된 제 2 게이트 라인을 더 포함하되, 상기 제 1 게이트 라인 및 상기 제 2 게이트 라인은 상기 제 1 비트라인 및 상기 제 2 비트라인과 교차하는 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 2에 있어서,상기 제 1 게이트 라인은 복수개의 비트라인들에 연결된 제 1 트랜지스터들의 게이트 전극을 연결하고,상기 제 2 게이트 라인은 복수개의 비트라인들에 연결된 제 2 트랜지스터들의 게이트 전극을 연결하는 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 1에 있어서,n번째 비트라인과 n+1번째 비트라인 사이에 복수개의 제 1 트랜지스터 및 제 2 트랜지스터가 배치된 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 1에 있어서,상기 기억셀 트랜지스터는 정보 저장부(data storage element)를 가지되, 상기 정보 저장부는 전하트랩구조를 가지는 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 1에 있어서,상기 기억셀 트랜지스터는 정보 저장부를 가지되, 상기 정보 저장부는 플로팅 게이트 구조를 가지는 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 1에 있어서,상기 제 1 트랜지스터 및 제 2 트랜지스터는 제 1 도전형 웰에 형성되고, 상기 제 1 도전형 웰은 제 2 도전형 웰이 감싸는 것을 특징으로 하는 비휘발성 기억 장치.
- 반도체 기판 상에 열 방향으로 신장된 복수개의 활성영역들;상기 활성영역들 상부에 행 방향으로 신장되고, 평행한 제 1 게이트 라인 및 제 2 게이트 라인으로 구성된 복수개의 게이트 라인 세트;상기 게이트 라인 세트들 사이의 활성영역에 각각 형성된 비트라인 콘택들; 및상기 게이트 라인 세트들의 상부를 가로지르고, 인접한 두 활성영역들에 형성된 비트라인 콘택들에 교대로 접속된 비트라인을 포함하는 비휘발성 기억 장치.
- 청구항 8에 있어서,제 1 게이트 라인과 상기 활성영역 사이에 개재된 정보 저장부를 더 포함하는 비휘발성 기억 장치.
- 청구항 8에 있어서,상기 제 1 게이트 라인과 상기 활성영역 사이 및 상기 제 2 게이트 라인과 상기 활성영역 사이에 각각 개재된 정보 저장부를 더 포함하는 비휘발성 기억 장치.
- 청구항 8에 있어서,상기 정보 저장부는 부유 게이트인 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 8에 있어서,상기 정보 저장부는 전하 트랩 절연막인 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 8에 있어서,상기 비트 라인은 지그 재그 형상을 가지는 것을 특징으로 하는 비휘발성 기억 장치.
- n번째 비트라인에 연결된 제 1 트랜지스터; 및n+1번째 비트라인에 연결된 제 2 트랜지스터를 포함하되, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 n번째 비트라인과 n+1번째 비트라인 사이에 직렬로 연결되고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 하나는 기억셀 트랜지스터인 비휘발성 기억장치의 동작 방법에 있어서,제 1 트랜지스터의 게이트에 양의 기입 전압을 인가하고, 제 2 트랜지스터의게이트에 음의 기입 억제 전압을 인가하고, n번째 비트라인에 음의 기입 전압을 인가하고, n+1번째 비트라인을 플로팅시키고, 기판에 음의 기입 전압을 인가하는 제 1 트랜지스터의 기입 방법.
- 청구항 14에 있어서,제 2 트랜지스터의 게이트에 양의 기입 전압을 인가하고, 제 1 트랜지스터의게이트에 음의 기입 억제 전압을 인가하고, n+1번째 비트라인에 음의 기입 전압을 인가하고, n번째 비트라인을 플로팅시키고, 기판에 음의 기입 전압을 인가하는 제 2 트랜지스터의 기입 방법.
- 청구항 14에 있어서,제 1 트랜지스터에 양의 읽기 전압을 인가하고, 제 2 트랜지스터에 양의 패스 전압을 인가하고, n번째 비트라인에 기준 전압을 인가하고, n+1번째 비트라인에 접지 전압을 인가하는 제 1 트랜지스터의 읽기 방법.
- 청구항 14에 있어서,제 2 트랜지스터에 양의 읽기 전압을 인가하고, 제 1 트랜지스터에 양의 패스 전압을 인가하고, n+1번째 비트라인에 기준 전압을 인가하고, n번째 비트라인에 접지 전압을 인가하는 제 2 트랜지스터의 읽기 방법.
- 청구항 14에 있어서,상기 제 1 트랜지스터는 기판과 게이트 사이에 전하 저장부가 개재되고, 상기 제 2 트랜지스터는 기판과 게이트 사이에 게이트 절연막이 개재된 것을 특징으로 하는 비휘발성 기억 장치의 동작 방법.
- 청구항 14에 있어서, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 기판과 게이트 사이에 전하 저장부가 개재된 것을 특징으로 하는 비휘발성 기억 장치의 동작 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092508A KR100851546B1 (ko) | 2006-09-22 | 2006-09-22 | 비휘발성 기억 장치 및 그 동작 방법 |
TW096135138A TW200820429A (en) | 2006-09-22 | 2007-09-20 | Non-volatile memory device and method of operating the same |
JP2007245909A JP2008077826A (ja) | 2006-09-22 | 2007-09-21 | 不揮発性記憶装置及びその動作方法 |
US11/903,482 US7697336B2 (en) | 2006-09-22 | 2007-09-21 | Non-volatile memory device and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092508A KR100851546B1 (ko) | 2006-09-22 | 2006-09-22 | 비휘발성 기억 장치 및 그 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080027423A true KR20080027423A (ko) | 2008-03-27 |
KR100851546B1 KR100851546B1 (ko) | 2008-08-11 |
Family
ID=39349694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060092508A KR100851546B1 (ko) | 2006-09-22 | 2006-09-22 | 비휘발성 기억 장치 및 그 동작 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7697336B2 (ko) |
JP (1) | JP2008077826A (ko) |
KR (1) | KR100851546B1 (ko) |
TW (1) | TW200820429A (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
ITRM20080543A1 (it) * | 2008-10-09 | 2010-04-10 | Micron Technology Inc | Architettura e metodo per la programmazione di memorie. |
KR20110066697A (ko) * | 2009-12-11 | 2011-06-17 | 삼성전자주식회사 | 어드레스 맵핑 테이블 관리 방법 및 그것을 사용하는 메모리 장치 |
JP2012204896A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発プログラマブルロジックスイッチ |
US9001584B2 (en) * | 2013-02-28 | 2015-04-07 | Micron Technology, Inc. | Sub-block decoding in 3D memory |
WO2015004712A1 (ja) | 2013-07-08 | 2015-01-15 | 株式会社 東芝 | ロックアウトモードとノーロックアウトモードを有する半導体記憶装置 |
JP2015050332A (ja) * | 2013-09-02 | 2015-03-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2017111847A (ja) | 2015-12-17 | 2017-06-22 | 株式会社東芝 | 半導体記憶装置 |
US20220392909A1 (en) * | 2021-06-04 | 2022-12-08 | Globalfoundries U.S. Inc. | Memory device with staggered isolation regions |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3307453B2 (ja) * | 1993-03-18 | 2002-07-24 | ソニー株式会社 | 昇圧回路 |
JP3570038B2 (ja) * | 1994-11-21 | 2004-09-29 | ソニー株式会社 | 半導体不揮発性記憶装置 |
US5790460A (en) * | 1997-05-12 | 1998-08-04 | Eon Silicon Devices, Inc. | Method of erasing a flash EEPROM memory |
JP3378879B2 (ja) * | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
TW354682U (en) * | 1998-01-12 | 1999-03-11 | Worldwide Semiconductor Mfg | Fast flash and erasable RAM |
US6188608B1 (en) | 1999-04-23 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device |
KR20010045232A (ko) | 1999-11-03 | 2001-06-05 | 박종섭 | 플래시 메모리 셀 및 그 제조방법 |
JP4761646B2 (ja) * | 2000-04-27 | 2011-08-31 | 株式会社半導体エネルギー研究所 | 不揮発性メモリ |
US6400603B1 (en) * | 2000-05-03 | 2002-06-04 | Advanced Technology Materials, Inc. | Electronically-eraseable programmable read-only memory having reduced-page-size program and erase |
JP2002043444A (ja) * | 2000-07-27 | 2002-02-08 | Toshiba Corp | 不揮発性半導体メモリ |
JP2002134633A (ja) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置とその駆動方法 |
JP4084922B2 (ja) * | 2000-12-22 | 2008-04-30 | 株式会社ルネサステクノロジ | 不揮発性記憶装置の書込み方法 |
EP1451969A2 (en) * | 2001-11-27 | 2004-09-01 | Koninklijke Philips Electronics N.V. | Semiconductor device having a byte-erasable eeprom memory |
JP4537680B2 (ja) | 2003-08-04 | 2010-09-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム |
US7075140B2 (en) * | 2003-11-26 | 2006-07-11 | Gregorio Spadea | Low voltage EEPROM memory arrays |
KR100562506B1 (ko) * | 2003-12-01 | 2006-03-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP4511539B2 (ja) * | 2004-08-16 | 2010-07-28 | 富士通セミコンダクター株式会社 | 不揮発性半導体メモリ |
US7402850B2 (en) * | 2005-06-21 | 2008-07-22 | Micron Technology, Inc. | Back-side trapped non-volatile memory device |
US20070047327A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Erase method for flash memory |
-
2006
- 2006-09-22 KR KR1020060092508A patent/KR100851546B1/ko active IP Right Grant
-
2007
- 2007-09-20 TW TW096135138A patent/TW200820429A/zh unknown
- 2007-09-21 US US11/903,482 patent/US7697336B2/en active Active
- 2007-09-21 JP JP2007245909A patent/JP2008077826A/ja not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US20080253190A1 (en) | 2008-10-16 |
KR100851546B1 (ko) | 2008-08-11 |
TW200820429A (en) | 2008-05-01 |
JP2008077826A (ja) | 2008-04-03 |
US7697336B2 (en) | 2010-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101169396B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
KR100851546B1 (ko) | 비휘발성 기억 장치 및 그 동작 방법 | |
JP3378879B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
US9343152B2 (en) | Cell array with a manufacturable select gate for a nonvolatile semiconductor memory device | |
JP2862584B2 (ja) | 不揮発性半導体メモリ装置 | |
JP3884397B2 (ja) | 不揮発性半導体記憶装置 | |
TWI603460B (zh) | 三維半導體元件 | |
JP4004809B2 (ja) | 半導体装置及びその動作方法 | |
JP2013021202A (ja) | 半導体記憶装置 | |
KR20110033747A (ko) | 강유전체 메모리 소자 및 그 동작 방법 | |
US6744106B2 (en) | Non-volatile semiconductor memory device | |
KR20080009321A (ko) | 확산 접합이 없는 비휘발성 메모리 셀 | |
KR100532429B1 (ko) | 바이트 오퍼레이션 비휘발성 반도체 메모리 장치 | |
JP6475777B2 (ja) | フィールドサブビットラインnorフラッシュアレイ | |
JP2002151601A (ja) | 半導体記憶装置 | |
KR20090000319A (ko) | 비휘발성 메모리 소자 및 그것의 동작 방법 | |
US7486533B2 (en) | Nonvolatile semiconductor memory | |
US6654282B2 (en) | Nonvolatile semiconductor memory device | |
US6822926B2 (en) | Non-volatile semiconductor memory device | |
JP5483826B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JPH11233743A (ja) | 不揮発性半導体記憶装置 | |
US8391044B2 (en) | Semiconductor memory device | |
US20120044759A1 (en) | Nonvolatile semiconductor memory device and driving method thereof | |
US8379431B2 (en) | Semiconductor memory device and writing method thereof | |
JP3522836B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 12 |