KR102442216B1 - 메모리 장치 및 그 동작 방법 - Google Patents

메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR102442216B1
KR102442216B1 KR1020180045725A KR20180045725A KR102442216B1 KR 102442216 B1 KR102442216 B1 KR 102442216B1 KR 1020180045725 A KR1020180045725 A KR 1020180045725A KR 20180045725 A KR20180045725 A KR 20180045725A KR 102442216 B1 KR102442216 B1 KR 102442216B1
Authority
KR
South Korea
Prior art keywords
program
voltage
memory
memory cells
memory cell
Prior art date
Application number
KR1020180045725A
Other languages
English (en)
Other versions
KR20190122061A (ko
Inventor
이희열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180045725A priority Critical patent/KR102442216B1/ko
Priority to US16/189,702 priority patent/US10665291B2/en
Priority to CN201811486071.1A priority patent/CN110390970B/zh
Publication of KR20190122061A publication Critical patent/KR20190122061A/ko
Application granted granted Critical
Publication of KR102442216B1 publication Critical patent/KR102442216B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Electrotherapy Devices (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 향상된 프로그램 동작 속도를 갖는 메모리 장치는 복수의 워드라인들에 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들인 선택된 메모리 셀들에 프로그램 전압을 인가하는 프로그램 전압 인가 단계와 상기 선택된 메모리 셀들의 프로그램 완료 여부를 판단하는 프로그램 검증단계를 포함하는 적어도 하나 이상의 프로그램 루프를 수행하는 주변회로 및 상기 선택된 워드라인에 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들 중 제 1메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에는 목표 프로그램 상태들에 따라 서로 다른 전압 레벨을 갖는 프로그램 제어전압들을 인가하고, 제 2메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에는 상기 목표 프로그램 상태들에 관계 없이 프로그램 허용전압을 인가하도록 상기 주변회로를 제어하는 제어로직을 포함한다.

Description

메모리 장치 및 그 동작 방법{MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 장치 및 그 동작 방법에 관한 것이다.
메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 향상된 프로그램 동작 속도를 갖는 메모리 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 워드라인들에 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들인 선택된 메모리 셀들에 프로그램 전압을 인가하는 프로그램 전압 인가 단계와 상기 선택된 메모리 셀들의 프로그램 완료 여부를 판단하는 프로그램 검증단계를 포함하는 적어도 하나 이상의 프로그램 루프를 수행하는 주변회로 및 상기 선택된 워드라인에 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들 중 제 1메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에는 목표 프로그램 상태들에 따라 서로 다른 전압 레벨을 갖는 프로그램 제어전압들을 인가하고, 제 2메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에는 상기 목표 프로그램 상태들에 관계 없이 프로그램 허용전압을 인가하도록 상기 주변회로를 제어하는 제어로직을 포함한다.
본 발명의 실시 예에 따른 메모리 장치의 동작방법은, 복수의 워드라인들에 연결되는 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법에 있어서, 상기 복수의 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들인 선택된 메모리 셀들에 프로그램 전압을 인가하는 프로그램 전압 인가 단계와 상기 선택된 메모리 셀들의 프로그램 완료 여부를 판단하는 프로그램 검증 단계를 포함하는 적어도 하나 이상의 프로그램 루프를 수행하는 하는 단계 및 상기 선택된 워드라인에 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들 중 제 1메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에 서로 다른 전압 레벨을 갖는 프로그램 제어전압들을 인가하고, 제 2메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에 프로그램 허용전압을 인가하는 단계를 포함하고, 상기 프로그램 제어전압들은 목표 프로그램 상태들에 따라 설정되고, 상기 프로그램 허용전압은 상기 목표 프로그램 상태들에 관계없이 서로 동일한 레벨로 설정된다.
본 기술에 따르면, 향상된 프로그램 동작 속도를 갖는 메모리 장치 및 그 동작 방법이 제공된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6은 메모리 셀들이 저장되는 데이터 비트 수에 따른 문턱 전압 분포를 설명하기 위한 도면이다.
도 7은 노멀 프로그램 동작을 설명하기 위한 도면이다.
도 8은 동시 프로그램 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 동시 프로그램 동작을 수행하는 메모리 셀 그룹을 설명하기 위한 도면이다.
도 11은 본 발명의 또 다른 실시 예에 따른 동시 프로그램 동작을 수행하는 메모리 셀 그룹을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 14는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100), 메모리 컨트롤러(200), 버퍼 메모리(300)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다. 또는 메모리 장치(100)에 포함된 각각의 메모리 셀들은 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(400)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 데이터와 논리 블록 어드레스(Logical Block Address)를 입력 받고, 논리 어드레스(Logical Block Address, LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)은 논리 블록 어드레스(LBA)와 물리 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 물리-논리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리(300)에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(400)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)와 버퍼 메모리(300) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리(300)에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(400)로부터 입력된 데이터를 버퍼 메모리(300)에 임시로 저장하고, 이후 버퍼 메모리(300)에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리(300)는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리(300)는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리(300)는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리(300)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 저장 장치(50)는 버퍼 메모리(300)를 포함하지 않을 수 있다. 이 경우, 저장 장치(50) 외부의 휘발성 메모리 장치들이 버퍼 메모리(300)의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124) 및 입출력 회로(125)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신한다.
로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(1)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직 (130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용전압(Program Allowable Voltage, PAV, 예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지전압(Program Inhibit Voltage, VINH, 예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로들(120)을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각 메모리 셀에 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나의 프로그램 상태로 프로그램 될 수 있다. 메모리 셀의 목표 프로그램 상태는 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나로 결정될 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치(100)는 선택된 워드 라인에 연결된 메모리 셀들 중 제1 메모리 셀 그룹에 포함된 메모리 셀들에 대해서는 동시 프로그램 동작을 수행하고, 제2 메모리 셀 그룹에 포함된 메모리 셀들에 대해서는 노멀 프로그램 동작을 수행할 수 있다.
노멀 프로그램 동작(Normal Program Operation, Normal PGM)은, 선택된 워드라인에 인가되는 프로그램 전압에 대응하는 프로그램 상태를 목표 프로그램 상태로 하는 메모리 셀들을 프로그램 하는 것이다.
동시 프로그램 동작(Shadow Program Operation, Shadow PGM)은, 선택된 워드라인에 인가되는 프로그램 전압에 대응하는 프로그램 상태를 목표 프로그램 상태로 하는 메모리 셀들과, 프로그램 전압에 대응하는 프로그램 상태와 다른 프로그램 상태들 중 어느 하나를 목표 프로그램 상태로 하는 메모리 셀들을 동시에 프로그램 하는 것이다.
동시 프로그램 동작을 수행하기 위해, 제어 로직(130)은 비트라인 전압 제어부(131)를 포함할 수 있다.
비트라인 전압 제어부(131)는 선택된 메모리 셀들에 각각 연결된 비트라인들에 인가되는 전압을 제어할 수 있다.
동시 프로그램 동작(Shadow PGM)이 수행되는 동안, 비트라인 전압 제어부(131)는, 제1 메모리 셀 그룹에 포함된 메모리 셀들이 각각의 목표 프로그램 상태로 프로그램 되도록, 서로 다른 레벨의 전압들을 비트라인들에 인가할 수 있다.
비트라인에 인가되는 비트라인 전압들의 레벨을 조절하면, 메모리 셀들의 문턱 전압이 상승하는 것을 제어할 수 있다. 동시 프로그램 동작(Shadow PGM)은, 워드라인에 특정 프로그램 상태에 대응하는 프로그램 전압이 인가되는 동안, 동시 프로그램 동작을 수행할 메모리 셀들의 문턱 전압이 상승하는 정도를 조절하는 프로그램 제어전압(PGM Control Voltage)을 비트라인에 인가함으로써 수행될 수 있다. 구체적으로, 프로그램 제어전압의 레벨은 해당 비트 라인에 연결된 메모리 셀의 목표 프로그램 상태와 워드라인에 인가되는 프로그램 전압에 대응하는 프로그램 상태의 문턱 전압 차이에 따라 결정될 수 있다.
본 발명의 실시 예에 따르면, 선택된 워드 라인에 연결된 메모리 셀들 중 일부 메모리 셀들은 동시 프로그램 동작을 수행하고, 나머지 메모리 셀들은 노멀 프로그램 동작을 수행한다. 따라서, 프로그램 동작의 수행 시간이 감소될 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 4 및 도 5를 참조하여 더 상세히 설명된다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 4를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 4에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 4에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써, 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLKb)은 도 4의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 6은 메모리 셀들이 저장되는 데이터 비트 수에 따른 문턱 전압 분포를 설명하기 위한 도면이다.
도 6을 참조하면, 가로축은 메모리 셀들의 상태에 따른 문턱 전압을 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다.
메모리 장치는 페이지 단위로 프로그램 동작을 수행할 수 있다. 하나의 워드라인에 연결된 복수의 메모리 셀들은 하나의 페이지를 구성할 수 있다. 페이지는 프로그램 동작 또는 리드 동작의 단위일 수 있다.
메모리 장치는 복수의 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들을 저장할 데이터에 따라 프로그램 할 수 있다.
선택된 워드라인에 연결된 메모리 셀들인 선택된 메모리 셀들은 프로그램 동작이 수행되기 전에 소거 상태(E)에 해당하는 문턱 전압 분포를 가질 수 있다.
(a)는 메모리 셀이 1 비트에 해당하는 데이터를 저장하는 경우이다. 메모리 셀은 소거 상태(E) 또는 제1 프로그램 상태(P1) 중 어느 하나에 해당하는 문턱전압을 갖도록 프로그램 될 수 있다.
소거 상태(E)는 데이터 '1'과 대응되고, 제1 프로그램 상태(P1)는 데이터 '0'과 대응될 수 있다. 다만, 제1 프로그램 상태(P1)에 대응하는 데이터는 예시적인 것이며, 소거 상태(E)가 데이터 '0'과 대응되고, 제1 프로그램 상태(P1)가 데이터 '1'과 대응될 수도 있다.
메모리 장치는 소거 상태(E)와 제1 프로그램 상태(P1) 사이의 제1 리드 전압(R1)을 이용한 리드 동작을 수행함으로써 선택된 메모리 셀들에 저장된 데이터를 리드할 수 있다.
(b)는 메모리 셀이 2 비트에 해당하는 데이터를 저장하는 경우이다. 메모리 셀은 소거 상태(E), 제1 프로그램 상태(P1), 제2 프로그램 상태(P2) 및 제3 프로그램 상태(P3) 중 어느 하나에 해당하는 문턱전압을 갖도록 프로그램 될 수 있다.
소거 상태(E)는 데이터 '11'과 대응되고, 제1 프로그램 상태(P1)는 데이터 '10'과 대응되고, 제2 프로그램 상태(P2)는 데이터 '00'과 대응되고, 제3 프로그램 상태(P3)는 데이터 '01'과 대응될 수 있다. 다만, 각각의 프로그램 상태에 대응하는 데이터는 예시적인 것이며, 다양하게 변형될 수 있다.
메모리 장치는 제1 리드 전압(R1) 내지 제3 리드 전압(R3)을 이용한 리드 동작을 수행함으로써 선택된 메모리 셀들에 저장된 데이터를 리드할 수 있다.
제1 리드 전압(R1)은 소거 상태(E)와 제1 프로그램 상태(P1)를 구분하는 리드 전압이고, 제2 리드 전압(R2)은 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2)를 구분하는 리드 전압이고, 제3 리드 전압(R3)은 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)를 구분하는 리드 전압일 수 있다.
(c)는 메모리 셀이 3 비트에 해당하는 데이터를 저장하는 경우이다. 메모리 셀은 소거 상태(E), 제1 프로그램 상태(P1), 제2 프로그램 상태(P2), 제3 프로그램 상태(P3), 제4 프로그램 상태(P4), 제5 프로그램 상태(P5), 제6 프로그램 상태(P6) 및 제7 프로그램 상태(P7) 중 어느 하나에 해당하는 문턱전압을 갖도록 프로그램 될 수 있다.
소거 상태(E)는 데이터 '111'과 대응되고, 제1 프로그램 상태(P1)는 데이터 '110'과 대응되고, 제2 프로그램 상태(P2)는 데이터 '101'과 대응되고, 제3 프로그램 상태(P3)는 데이터 '100'과 대응되고, 제4 프로그램 상태(P4)는 데이터 '011'과 대응되고, 제5 프로그램 상태(P5)는 데이터 '010'과 대응되고, 제6 프로그램 상태(P6)는 '데이터 '001'과 대응되고, 제7 프로그램 상태(P7)는 데이터'000'과 대응될 수 있다. 다만, 각각의 프로그램 상태에 대응하는 데이터는 예시적인 것이며, 다양하게 변형될 수 있다.
메모리 장치는 제1 리드 전압(R1) 내지 제7 리드 전압(R7)을 이용한 리드 동작을 수행함으로써 선택된 메모리 셀들에 저장된 데이터를 리드할 수 있다.
제1 리드 전압(R1)은 소거 상태(E)와 제1 프로그램 상태(P1)를 구분하는 리드 전압이고, 제2 리드 전압(R2)은 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2)를 구분하는 리드 전압이고, 제3 리드 전압(R3)은 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)를 구분하는 리드 전압이고, 제4 리드 전압(R4)은 제3 프로그램 상태(P3)와 제4 프로그램 상태(P4)를 구분하는 리드 전압이고, 제5 리드 전압(R5)은 제4 프로그램 상태(P4)와 제5 프로그램 상태(P5)를 구분하는 리드 전압이고, 제6 리드 전압(R6)은 제5 프로그램 상태(P5)와 제6 프로그램 상태(P6)를 구분하는 리드 전압이고, 제7 리드 전압(R7)은 제6 프로그램 상태(P6)와 제7 프로그램 상태(P7)를 구분하는 리드 전압일 수 있다.
(d)는 메모리 셀이 4 비트에 해당하는 데이터를 저장하는 경우, 메모리 셀은 소거 상태(E) 및 제1 프로그램 상태 내지 제15 프로그램 상태(P1~P15) 중 어느 하나에 해당하는 문턱전압을 갖도록 프로그램 될 수 있다.
소거 상태(E)는 데이터 '1111'과 대응되고, 제1 프로그램 상태(P1)는 데이터 '1110'과 대응되고, 제2 프로그램 상태(P2)는 데이터 '1101'과 대응되고, 제3 프로그램 상태(P3)는 데이터 '1100'과 대응되고, 제4 프로그램 상태(P4)는 데이터 '1011'과 대응되고, 제5 프로그램 상태(P5)는 데이터 '1010'과 대응되고, 제6 프로그램 상태(P6)는 '데이터 '1001'과 대응되고, 제7 프로그램 상태(P7)는 데이터'1000'과 대응될 수 있다. 또한, 제8 프로그램 상태(P8)는 데이터 '0111'과 대응되고, 제9 프로그램 상태(P9)는 데이터 '0110'과 대응되고, 제10 프로그램 상태(P10)는 데이터 '0101'과 대응되고, 제11 프로그램 상태(P11)는 데이터 '0100'과 대응되고, 제12 프로그램 상태(P12)는 데이터 '0011'과 대응되고, 제13 프로그램 상태(P13)는 데이터 '0010'과 대응되고, 제14 프로그램 상태(P14)는 '데이터 '0001'과 대응되고, 제15 프로그램 상태(P15)는 데이터'0000'과 대응될 수 있다. 다만, 각각의 프로그램 상태에 대응하는 데이터는 예시적인 것이며, 다양하게 변형될 수 있다.
메모리 장치는 제1 리드 전압(R1) 내지 제15 리드 전압(R15)을 이용한 리드 동작을 수행함으로써 선택된 메모리 셀들에 저장된 데이터를 리드할 수 있다.
제1 리드 전압(R1)은 소거 상태(E)와 제1 프로그램 상태(P1)를 구분하는 리드 전압이고, 제2 리드 전압(R2)은 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2)를 구분하는 리드 전압이고, 제3 리드 전압(R3)은 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)를 구분하는 리드 전압이고, 제4 리드 전압(R4)은 제3 프로그램 상태(P3)와 제4 프로그램 상태(P4)를 구분하는 리드 전압이고, 제5 리드 전압(R5)은 제4 프로그램 상태(P4)와 제5 프로그램 상태(P5)를 구분하는 리드 전압이고, 제6 리드 전압(R6)은 제5 프로그램 상태(P5)와 제6 프로그램 상태(P6)를 구분하는 리드 전압이고, 제7 리드 전압(R7)은 제6 프로그램 상태(P6)와 제7 프로그램 상태(P7)를 구분하는 리드 전압이고, 제8 리드 전압(R8)은 제7 프로그램 상태(P7)와 제8 프로그램 상태(P8)를 구분하는 리드 전압이고, 제9 리드 전압(R9)은 제8 프로그램 상태(P8)와 제9 프로그램 상태(P9)를 구분하는 리드 전압이고, 제10 리드 전압(R10)은 제9 프로그램 상태(P9)와 제10 프로그램 상태(P10)를 구분하는 리드 전압이고, 제11 리드 전압(R11)은 제10 프로그램 상태(P10)와 제11 프로그램 상태(P11)를 구분하는 리드 전압이고, 제12 리드 전압(R12)은 제11 프로그램 상태(P11)와 제12 프로그램 상태(P12)를 구분하는 리드 전압이고, 제13 리드 전압(R13)은 제12 프로그램 상태(P12)와 제13 프로그램 상태(P13)를 구분하는 리드 전압이고, 제14 리드 전압(R14)은 제13 프로그램 상태(P13)와 제14 프로그램 상태(P14)를 구분하는 리드 전압이고, 제15 리드 전압(R15)은 제14 프로그램 상태(P14)와 제15 프로그램 상태(P15)를 구분하는 리드 전압일 수 있다.
도 7은 노멀 프로그램 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 노멀 프로그램 동작(Normal PGM)은 복수의 프로그램 루프들(PL1~PLn)을 포함할 수 있다. 즉, 선택된 메모리 셀들이 복수의 프로그램 상태들 중 어느 하나의 상태에 해당하는 문턱전압을 갖기 위해, 메모리 장치(100)는 복수의 프로그램 루프들(PL1~PLn)을 수행할 수 있다. 복수의 프로그램 루프들(PL1~PLn) 각각은 프로그램 전압을 인가하는 프로그램 전압 인가 단계(PGM Step)와 검증 전압들을 인가하여 메모리 셀들이 프로그램 되었는지 여부를 판단하는 검증 단계(Verify Step)를 포함할 수 있다.
예를 들어, 제1 프로그램 루프(PL1)가 수행될 때, 제1 프로그램 전압(Vpgm1)이 인가된 후, 복수의 메모리 셀들의 프로그램 상태를 검증하기 위하여 제1 내지 제n 검증 전압들(Vvfy1~Vvfyn)이 순차적으로 인가된다. 이 때, 목표 프로그램 상태가 제1 프로그램 상태(P1)인 메모리 셀들은 제1 검증 전압(Vvfy1)에 의해 검증이 수행되고, 목표 프로그램 상태가 제2 프로그램 상태(P2)인 메모리 셀들은 제2 검증 전압(Vvfy2)에 의해 검증이 수행되고, 목표 프로그램 상태가 제3 프로그램 상태(P3)인 메모리 셀들은 제3 검증 전압(Vvfy3)에 의해 검증이 수행될 수 있다.
각 검증 전압들(Vvfy1~Vvfyn)에 의해 검증 패스(verify pass)된 메모리 셀들은 목표 프로그램 상태를 갖는 것으로 판별되며, 이후 제2 프로그램 루프(PL2)에서 프로그램 금지(program inhibit)될 것이다. 즉, 검증 패스된 메모리 셀들이 연결된 비트라인들에는 프로그램 금지전압(VINH)이 인가될 수 있다. 실시 예에서, 프로그램 금지전압의 레벨은 전원 전압(Vcc)일 수 있다.
문턱전압이 목표 프로그램 상태에 도달하지 못한 메모리 셀들은 검증이 페일 될 것이다(verify fail). 검증이 페일된 메모리 셀들의 비트라인들에는 프로그램 허용전압(PAV)이 인가될 수 있다. 실시 예에서, 프로그램 허용전압은 접지 전압(0V)일 수 있다.
제2 프로그램 루프(PL2)에서 프로그램 금지된 메모리 셀들을 제외한 나머지 메모리 셀들을 프로그램 하기 위하여 제1 프로그램 전압(Vpgm1)보다 단위 전압(Vstep)만큼 높은 제2 프로그램 전압(Vpgm2)이 인가된다. 이 후, 제1 프로그램 루프(PL1)의 검증 동작과 동일하게 검증 동작이 수행된다. 예시적으로, 검증 패스(verify pass)는 대응하는 검증 전압에 의해 메모리 셀이 오프-셀(off-cell)로 판독된 것을 가리킨다.
검증 동작 시에, 선택된 메모리 셀들이 연결된 워드 라인인 선택된 워드라인에는 검증 전압이 인가되고, 페이지 버퍼는 선택된 메모리 셀들에 각각 연결되는 비트라인들을 통해 흐르는 전류나 전압을 기초로 메모리 셀들의 검증 패스 여부를 판단할 수 있다.
도 8은 동시 프로그램 동작을 설명하기 위한 도면이다.
동시 프로그램 동작(Shadow Program Operation, Shadow PGM)은 프로그램 전압에 대응하는 프로그램 상태를 목표 프로그램 상태로 하는 메모리 셀들과, 프로그램 전압에 대응하는 프로그램 상태와 다른 프로그램 상태들 중 어느 하나를 목표 프로그램 상태로 하는 메모리 셀들을 동시에 프로그램 하는 것이다.
동시 프로그램 동작(Shadow PGM)은 복수의 프로그램 루프들(PL1~PLn)을 포함할 수 있다. 즉, 선택된 메모리 셀들이 복수의 프로그램 상태들 중 어느 하나의 상태에 해당하는 문턱전압을 갖기 위해, 메모리 장치(100)는 복수의 프로그램 루프들(PL1~PLn)을 수행할 수 있다. 복수의 프로그램 루프들(PL1~PLn) 각각은 프로그램 전압을 인가하는 프로그램 전압 인가 단계(PGM Step)와 검증 전압들을 인가하여 메모리 셀들이 프로그램 되었는지 여부를 판단하는 검증 단계(Verify Step)를 포함할 수 있다.
(a)는 선택된 워드라인에 연결된 메모리 셀들의 일부를 나타낸 것이다.
도 8에서, 설명의 편의를 위해, 선택된 워드라인에 포함된 복수의 메모리 셀들 중 제 1 메모리 셀(MC1) 내지 제 4 메모리 셀(MC4)에 대해서, 동시 프로그램 동작(Shadow PGM)이 수행되는 것을 가정하여 설명한다.
제 1 메모리 셀(MC1)은 제1 프로그램 상태(P1), 제 2 메모리 셀(MC2)은 제2 프로그램 상태(P2), 제 3 메모리 셀(MC3)은 제3 프로그램 상태(P3) 및 제 4 메모리 셀(MC4)은 제4 프로그램 상태(P4)를 각각 목표 프로그램 상태로 한다.
워드라인에 프로그램 전압이 인가되는 동안, 제 1 메모리 셀(MC1) 내지 제 4 메모리 셀(MC4)에 연결된 비트라인들(BL1~BL4)에는 서로 다른 레벨의 전압들인 프로그램 제어전압이 인가될 수 있다.
(b)는 복수의 프로그램 루프들 중 제1 프로그램 루프(PL1) 내지 제5 프로그램 루프(PL5)에서 워드라인 및 비트라인들에 인가되는 전압을 나타낸 것이다.
제1 비트라인(BL1) 내지 제4 비트라인(BL4)은 각각 제 1 메모리 셀(MC1) 내지 제4 메모리 셀(MC4)에 연결된다. 동시 프로그램 동작에서, 각각의 비트라인에는 서로 다른 전압 레벨을 갖는 프로그램 제어전압들(VBL1~VBL4)이 인가될 수 있다.
제1 프로그램 루프(PL1)에서, 제1 비트라인(BL1) 내지 제4 비트라인(BL4)에 프로그램 제어전압들이 인가된 후, 선택된 워드라인에 프로그램 전압이 인가될 수 있다. 실시 예에서, 프로그램 전압은 제4 프로그램 상태(P4)에 대응하는 프로그램 전압(Vpgm(p4))일 수 있다. 즉, 선택된 워드라인에는 동시 프로그램 동작을 수행하는 메모리 셀들의 목표 프로그램 상태들 중, 가장 높은 프로그램 상태(P4)에 대응하는 프로그램 전압이 인가될 수 있다.
프로그램 전압이 인가된 뒤, 선택된 워드라인에 검증 전압들(Vvfy1~Vvfyn)이 인가될 수 있다. 구체적으로, 제1 내지 제4 메모리 셀들(MC1~MC4) 각각의 프로그램 상태를 검증하기 위해, 선택된 워드라인에는 제1 내지 제4 검증 전압들(Vvfy1~Vvfy4)이 순차적으로 인가된다. 이 때, 목표 프로그램 상태가 제1 프로그램 상태(P1)인 메모리 셀들은 제1 검증 전압(Vvfy1)에 의해 검증이 수행되고, 목표 프로그램 상태가 제2 프로그램 상태(P2)인 메모리 셀들은 제2 검증 전압(Vvfy2)에 의해 검증이 수행되고, 목표 프로그램 상태가 제3 프로그램 상태(P3)인 메모리 셀들은 제3 검증 전압(Vvfy3)에 의해 검증이 수행되고, 목표 프로그램 상태가 제4 프로그램 상태(P4)인 메모리 셀들은 제4 검증 전압(Vvfy4)에 의해 검증이 수행될 수 있다.
도 8에서, 제 1 메모리 셀(MC1)은 제1 프로그램 루프(PL1)에서 검증 패스된 것으로 가정한다. 따라서 제2 프로그램 루프(PL2)에서, 검증 패스된 제1 메모리 셀(MC1)에 연결된 비트라인(BL1)에는 프로그램 금지전압(VINH)이 인가된다. 검증 패스되지 못한 메모리 셀들에 연결된 비트라인들(BL2~BL4)에는 제1 프로그램 루프(PL1)에서 인가된 프로그램 제어전압들이 인가된다.
제 2 메모리 셀(MC2)은 제2 프로그램 루프(PL2)에서 검증 패스된 것으로 가정한다. 따라서 제3 프로그램 루프(PL3)에서, 검증 패스된 메모리 셀들(MC1, MC2)에 연결된 비트라인들(BL1, BL2)에는 프로그램 금지전압(VINH)이 인가된다. 검증 패스되지 못한 메모리 셀들(MC3, MC4)에 연결된 비트라인들(BL3, BL4)에는 제1 프로그램 루프(PL1)에서 인가된 프로그램 제어전압들이 인가된다. 비트라인들에 전압 인가 후, 선택된 워드라인에는 프로그램 전압이 인가될 수 있다. 실시 예에서, 프로그램 전압은 제1 프로그램 루프(PL1)에서 인가된 프로그램 전압 보다 단위 전압(Vstep)만큼 높은 프로그램 전압일 수 있다.
제 3 메모리 셀(MC3)은 제3 프로그램 루프(PL3)에서 검증 패스된 것으로 가정한다. 따라서 제4 프로그램 루프(PL4)에서, 검증 패스된 메모리 셀들(MC1~MC3)에 연결된 비트라인들(BL1~BL3)에는 프로그램 금지전압(VINH)이 인가된다. 검증 패스되지 못한 메모리 셀에 연결된 비트라인(BL4)에는 제1 프로그램 루프(PL1)에서 인가된 프로그램 제어전압이 인가된다. 비트라인들에 전압 인가 후, 선택된 워드라인에는 프로그램 전압이 인가될 수 있다. 실시 예에서, 프로그램 전압은 제2 프로그램 루프(PL2)에서 인가된 프로그램 전압 보다 단위 전압(Vstep)만큼 높은 프로그램 전압일 수 있다.
제 4 메모리 셀(MC4)은 제4 프로그램 루프(PL4)에서 검증 패스된 것으로 가정한다. 따라서 제5 프로그램 루프(PL5)에서, 검증 패스된 메모리 셀들(MC1~MC4)에 연결된 비트라인들(BL1~BL4)에는 프로그램 금지전압(VINH)이 인가된다.
도 8을 참조하면, 동시 프로그램 동작(Shadow PGM)을 통해, 선택된 워드라인에 제4 프로그램 상태(P4)에 대응하는 프로그램 전압이 인가되는 동안 제1 프로그램 상태(P1) 내지 제4 프로그램 상태(P4)를 목표 프로그램 상태로 하는 메모리 셀들(MC1~MC4)이 동시에 프로그램 될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 프로그램 방법을 설명하기 위한 도면이다.
도 9에서, 설명의 편의를 위해, 선택된 워드라인에 포함된 복수의 메모리 셀들 중, 제 1 메모리 셀(MC1) 내지 제 4 메모리 셀(MC4)은 동시 프로그램 동작(Shadow PGM), 제 5 메모리 셀(MC5) 및 제 6 메모리 셀(MC6)은 노멀 프로그램 동작(Normal PGM) 수행되는 것을 가정하여 설명한다. 제 1 메모리 셀(MC1) 내지 제 6 메모리 셀(MC6)은 제1 비트라인(BL1) 내지 제6 비트라인(BL6)에 각각 연결될 수 있다.
제 1 메모리 셀(MC1)은 제1 프로그램 상태(P1), 제 2 메모리 셀(MC2)은 제2 프로그램 상태(P2), 제 3 메모리 셀(MC3)은 제3 프로그램 상태(P3), 제 4 메모리 셀(MC4)은 제4 프로그램 상태(P4), 제 5 메모리 셀(MC5)은 제5 프로그램 상태(P5), 제 6 메모리 셀(MC6)은 제6 프로그램 상태(P6)를 각각 목표 프로그램 상태로 한다.
도 9는 복수의 프로그램 루프들 중 제1 프로그램 루프(PL1) 내지 제7 프로그램 루프(PL7)에서 워드라인 및 비트라인들에 인가되는 전압을 나타낸 것이다.
제1 비트라인(BL1) 내지 제4 비트라인(BL4)에 각각 연결된 제1 메모리 셀(MC1) 내지 제4 메모리 셀(MC4)은 도 8을 참조하여 설명된 동시 프로그램 동작(Shadow PGM)에 따라 프로그램 될 수 있다.
도 9에서, 제1 메모리 셀(MC1) 내지 제4 메모리 셀(MC4)는 각각 제1 프로그램 루프 내지 제4 프로그램 루프의 검증 단계에서 각각 검증 패스된다. 따라서 제5 프로그램 루프(PL5) 내지 제7 프로그램 루프(PL7)에서, 검증 패스된 메모리 셀들(MC1~MC4)에 연결된 비트라인들(BL1~BL4)에는 프로그램 금지전압(VINH)이 인가될 수 있다. 비트라인들(BL1~BL4)에 프로그램 금지전압(VINH)이 인가된 후, 선택된 워드라인에 프로그램 전압이 인가될 수 있다.
제5 프로그램 루프에서, 제 5 메모리 셀(MC5)에 대한 노멀 프로그램 동작(Normal PGM)이 수행된다.
선택된 워드라인(Selected WL)에 제5 프로그램 상태(P5)에 해당하는 프로그램 전압이 인가될 수 있다. 프로그램 전압이 인가되는 동안, 제 5 메모리 셀(MC5) 및 제 6 메모리 셀(MC6)에 연결된 비트라인들에는 각각 프로그램 허용전압(Program Allowable Voltage, PAV, 예를 들면, 접지 전압)이 인가될 수 있다.
제 5 메모리 셀(MC5)은 제5 프로그램 루프(PL5)에서 검증 패스된다.
제6 프로그램 루프(PL6)에서, 제 6 메모리 셀(MC6)에 대한 노멀 프로그램 동작(Normal PGM)이 수행된다.
검증 패스된 메모리 셀들(MC1~MC5)에 연결된 비트라인들(BL1~BL5)에는 프로그램 금지전압(VINH)이 인가된다. 검증 패스되지 못한 메모리 셀(MC6)에 연결된 비트라인(BL6)에는 프로그램 허용전압(PAV)이 인가된다.
비트라인에 전압 인가 후, 선택된 워드라인에는 프로그램 전압이 인가될 수 있다. 실시 예에서, 제6 프로그램 루프에서 인가되는 프로그램 전압은 제6 프로그램 상태(P6)에 해당하는 프로그램 전압일 수 있다.
프로그램 전압이 인가된 뒤, 선택된 워드라인에 검증 전압들(Vvfy1~Vvfyn)이 인가될 수 있다. 구체적으로, 제1 내지 제6 메모리 셀들(MC1~MC6) 각각의 프로그램 상태를 검증하기 위해, 선택된 워드라인에는 제1 내지 제6 검증 전압들(Vvfy1~Vvfy6)이 순차적으로 인가된다. 이 때, 목표 프로그램 상태가 제1 프로그램 상태(P1)인 메모리 셀들은 제1 검증 전압(Vvfy1)에 의해 검증이 수행되고, 목표 프로그램 상태가 제2 프로그램 상태(P2)인 메모리 셀들은 제2 검증 전압(Vvfy2)에 의해 검증이 수행되고, 목표 프로그램 상태가 제3 프로그램 상태(P3)인 메모리 셀들은 제3 검증 전압(Vvfy3)에 의해 검증이 수행되고, 목표 프로그램 상태가 제4 프로그램 상태(P4)인 메모리 셀들은 제4 검증 전압(Vvfy4)에 의해 검증이 수행되고, 목표 프로그램 상태가 제5 프로그램 상태(P5)인 메모리 셀들은 제5 검증 전압(Vvfy5)에 의해 검증이 수행되고, 목표 프로그램 상태가 제6 프로그램 상태(P6)인 메모리 셀들은 제6 검증 전압(Vvfy6)에 의해 검증이 수행될 수 있다.
제 6 메모리 셀(MC6)은 제6 프로그램 루프(PL6)에서 검증 패스된다.
도 10은 본 발명의 일 실시 예에 따른 동시 프로그램 동작을 수행하는 메모리 셀 그룹을 설명하기 위한 도면이다.
도 10에서, 복수의 워드라인들 중 선택된 워드라인은 두 번째 워드라인(2nd WL)인 것으로 가정한다. 도 10에 포함된 메모리 셀들은 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)일 수 있다. 쿼드 레벨 셀(QLC)은 소거 상태, 제1 프로그램 상태(P1) 내지 제15 프로그램 상태(P15) 중 어느 하나의 상태에 해당될 수 있다.
도 10에서, 설명의 편의를 위해, 선택된 워드라인(2nd WL)과 제1 비트라인(BL1) 내지 제10 비트라인(BL10)에 각각 연결된 메모리 셀들은 제1 프로그램 상태(P1) 내지 제10 프로그램 상태(P10)를 목표 프로그램 상태로 갖는 것으로 가정한다.
선택된 워드라인에 연결된 메모리 셀들은 제1 메모리 셀 그룹(Group1) 및 제2 메모리 셀 그룹(Group2)으로 구분될 수 있다. 제1 메모리 셀 그룹(Group1)에 포함된 메모리 셀들은 동시 프로그램 동작을 수행하고, 제2 메모리 셀 그룹(Group2)에 포함된 메모리 셀들은 노멀 프로그램 동작을 수행할 수 있다.
메모리 셀의 문턱전압은 제1 프로그램 상태(P1)에서 제10 프로그램 상태(P10)로 갈수록 높은 전압 레벨을 갖는다.
선택된 워드라인에는 동시 프로그램 동작을 수행하는 메모리 셀들의 목표 프로그램 상태들 중 가장 높은 목표 프로그램 상태에 대응하는 프로그램 전압이 인가될 수 있다.
제1 메모리 셀 그룹(Group 1)에 포함된 메모리 셀들에 연결되는 비트라인들(BL1~BL5)에는 동시 프로그램 동작을 위한 프로그램 제어전압들(PGM Control Voltage, VBL1~VBL5)이 인가될 수 있다. 프로그램 제어전압들(VBL1~VBL5)은 목표 프로그램 상태에 따라 서로 다른 레벨의 전압 값을 가질 수 있다. 실시 예에서, 프로그램 제어전압들의 레벨은 해당 비트 라인에 연결된 메모리 셀의 목표 프로그램 상태와 선택된 워드라인에 인가되는 프로그램 전압에 대응하는 프로그램 상태의 문턱 전압 차이에 따라 결정될 수 있다.
제1 비트라인(BL1)에 인가되는 프로그램 제어전압(VBL1)은 가장 높은 전압 레벨을 갖고, 제5 비트라인(BL5)에 인가되는 프로그램 제어전압(VBL5)은 가장 낮은 전압 레벨을 가질 수 있다. 즉, 비트라인들에 연결된 메모리 셀들의 목표 프로그램 상태가 낮을수록 더 높은 전압 레벨을 갖는 프로그램 제어전압이 인가될 수 있다.
제2 메모리 셀 그룹(Group 2)에 포함된 메모리 셀들에 연결되는 비트라인들(BL6~BL10)에는 프로그램 허용전압(PGM Allowable Voltage, PAV)이 인가될 수 있다. 실시 예에서, 프로그램 허용전압은 접지 전압(0V)일 수 있다. 제1 비트라인(BL1) 내지 제5 비트라인(BL5)에 연결된 메모리 셀들에 대한 프로그램 검증이 패스되면, 제6 내지 제10 비트라인(BL6~BL10)에 연결된 메모리 셀들에 대한 노멀 프로그램 동작이 수행될 수 있다.
도 11은 본 발명의 또 다른 실시 예에 따른 동시 프로그램 동작을 수행하는 메모리 셀 그룹을 설명하기 위한 도면이다.
도 11에서, 복수의 워드라인들 중 선택된 워드라인은 두 번째 워드라인(2nd WL)인 것으로 가정한다. 선택된 워드라인에 연결된 메모리 셀들은 제1 메모리 셀 그룹(Group1) 및 제2 메모리 셀 그룹(Group2)으로 구분될 수 있다. 도 11에 포함된 메모리 셀들은 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)일 수 있다. 쿼드 레벨 셀(QLC)은 소거 상태, 제1 프로그램 상태(P1) 내지 제15 프로그램 상태(P15) 중 어느 하나의 상태에 해당될 수 있다.
도 11의 실시 예에 따르면, 동시 프로그램 동작이 수행될 메모리 셀들의 목표 프로그램 상태들은 복수의 프로그램 상태들 중 적어도 둘 이상의 연속하는 임의의 프로그램 상태들로 결정될 수 있다. 예를 들어, 제1 메모리 셀 그룹(Group1)은 제4 내지 제8 프로그램 상태(P4~P8) 중 어느 하나를 목표 프로그램 상태로 하는 메모리 셀들을 포함할 수 있다. 제2 메모리 셀 그룹(Group2)은 제1 내지 제3 프로그램 상태(P1~P3) 및 제9 내지 제15 프로그램 상태(P9~15) 중 어느 하나를 목표 프로그램 상태로 하는 메모리 셀들을 포함할 수 있다. 제1 메모리 셀 그룹(Group1)에 포함된 메모리 셀들은 동시 프로그램 동작을 수행하고, 제2 메모리 셀 그룹(Group2)에 포함된 메모리 셀들은 노멀 프로그램 동작을 수행할 수 있다.
메모리 셀의 문턱전압은 제1 프로그램 상태(P1)에서 제10 프로그램 상태(P10)로 갈수록 높은 전압 레벨을 갖는다.
선택된 워드라인에는 노멀 프로그램 동작을 수행하는 메모리 셀들의 목표 프로그램 상태들 중 가장 낮은 목표 프로그램 상태에 해당하는 프로그램 전압이 인가될 수 있다.
제1 메모리 셀 그룹(Group 1)에 포함된 메모리 셀들에 연결되는 비트라인들(BL4~BL8)에는 동시 프로그램 동작을 위한 프로그램 제어전압들(PGM Control Voltage, VBL4~VBL8)이 인가될 수 있다. 프로그램 제어전압들(VBL4~VBL8)은 목표 프로그램 상태에 따라 서로 다른 레벨의 전압 값을 가질 수 있다. 실시 예에서, 프로그램 제어전압들의 레벨은 해당 비트 라인에 연결된 메모리 셀의 목표 프로그램 상태와 선택된 워드라인에 인가되는 프로그램 전압에 대응하는 프로그램 상태의 문턱 전압 차이에 따라 결정될 수 있다.
프로그램 제어전압들 중 제4 비트라인(BL4)에 인가되는 프로그램 제어전압(VBL4)은 가장 높은 전압 레벨을 갖고, 제8 비트라인(BL8)에 인가되는 프로그램 제어전압(VBL8)는 가장 낮은 전압 레벨을 가질 수 있다. 즉, 비트라인들에 연결된 메모리 셀들의 목표 프로그램 상태가 낮을수록 더 높은 전압 레벨을 갖는 프로그램 제어전압이 인가될 수 있다.
제2 메모리 셀 그룹(Group 2)에 포함된 메모리 셀들에 연결되는 비트라인들(BL1~BL3, BL9, BL10)에는 프로그램 허용전압(PGM Allowable Voltage, PAV)이 인가될 수 있다. 실시 예에서, 프로그램 허용전압은 접지 전압(0V)일 수 있다. 제1 비트라인(BL1) 내지 제3 비트라인(BL3)에 연결된 메모리 셀들에 대한 프로그램 검증이 패스되면, 제4 내지 제8 비트라인(BL4~BL8)에 연결된 메모리 셀들에 대한 동시 프로그램 동작이 수행될 수 있다. 제4 비트라인(BL4) 내지 제8 비트라인(BL8)에 연결된 메모리 셀들에 대한 프로그램 검증이 패스되면, 제9 비트라인(BL9) 및 제10 비트라인(BL10)에 연결된 메모리 셀들에 대한 노멀 프로그램 동작이 수행될 수 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 12를 참조하면, S1201 단계에서, 메모리 장치는 선택된 워드라인에 연결된 복수의 메모리 셀들에 연결되는 비트라인들의 전압을 설정될 수 있다. 비트라인에 인가될 수 있는 전압은 프로그램 허용전압, 프로그램 제어전압 또는 프로그램 금지전압 중 어느 하나에 해당할 수 있다.
S1203 단계에서, 메모리 장치는 선택된 워드라인에 프로그램 전압을 인가할 수 있다. 프로그램 전압은 복수의 메모리 셀들을 프로그램 전압에 대응하는 프로그램 상태로 프로그램 할 수 있다.
S1205 단계에서, 메모리 장치는 메모리 셀들에 대한 검증 단계를 수행할 수 있다. 검증 단계에서, 선택된 워드라인에 연결된 복수의 메모리 셀들이 목표 프로그램 상태에 대응되는 문턱전압 값을 가지는지를 판단한다. 선택된 워드라인에 연결된 모든 메모리 셀들이0 모두 검증 패스된 경우, 프로그램 동작은 종료된다. 검증 패스되지 못한 메모리 셀들이 존재하면, S1207단계로 진행한다.
S1207 단계에서, 메모리 장치는 검증 패스된 메모리 셀에 연결된 비트라인에는 프로그램 금지전압(VINH)을 인가한다. 나머지 메모리 셀들은 이전에 인가된 비트라인 전압과 같은 전압이 인가될 수 있다.
S1209 단계에서, 메모리 장치는 프로그램 전압을 스탭 전압만큼 증가시킬 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 13은 도 12의 S1201 단계를 상세하게 설명하기 위한 도면이다.
S1301 단계에서, 메모리 장치는 선택된 워드라인에 연결된 메모리 셀이 동시 프로그램 동작(Shadow PGM)을 수행할 메모리 셀인지 판단한다.
S1305 단계에서, 메모리 장치는 선택된 워드라인에 연결된 메모리 셀이 동시 프로그램 동작을 수행할 메모리 셀인 경우, 메모리 셀에 연결된 비트라인에 프로그램 제어전압을 인가한다. 실시 예에서, 프로그램 제어전압들의 레벨은 해당 비트 라인에 연결된 메모리 셀의 목표 프로그램 상태와 선택된 워드라인에 인가되는 프로그램 전압에 대응하는 프로그램 상태의 문턱 전압 차이에 따라 결정될 수 있다.
S1303 단계에서, 메모리 장치는 선택된 워드라인에 연결된 메모리 셀이 동시 프로그램 동작을 수행할 메모리 셀이 아닌 경우, 메모리 셀에 연결된 비트라인에 프로그램 허용전압(PAV)을 인가한다. 실시 예에서, 프로그램 허용전압은 접지 전압(0V)일 수 있다.
S1303 단계 및 S1305 단계를 수행하여, 선택된 워드라인에 연결된 모든 메모리 셀들의 비트라인에 각각 비트라인 전압을 인가한 후, 프로그램 루프가 수행될 수 있다.
도 14는 도 1의 메모리 컨트롤러(200)의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 14를 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 2를 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 17을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 내지 도 5를 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
300: 버퍼 메모리
400: 호스트

Claims (20)

  1. 복수의 워드라인들에 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 복수의 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들인 선택된 메모리 셀들에 프로그램 전압을 인가하는 프로그램 전압 인가 단계와 상기 선택된 메모리 셀들의 프로그램 완료 여부를 판단하는 프로그램 검증단계를 포함하는 적어도 하나 이상의 프로그램 루프를 수행하는 주변회로; 및
    상기 선택된 워드라인에 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들 중 제 1메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에는 목표 프로그램 상태들에 따라 서로 다른 전압 레벨을 갖는 프로그램 제어전압들을 인가하고, 제 2메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에는 상기 목표 프로그램 상태들에 관계 없이 프로그램 허용전압을 인가하도록 상기 주변회로를 제어하는 제어로직;을 포함하는 메모리 장치.
  2. 제 1항에 있어서, 상기 선택된 메모리 셀들은,
    문턱전압을 기초로 구분되는 제 1내지 제 n프로그램 상태(n은 1보다 큰 자연수)들 중 어느 하나의 프로그램 상태를 목표 프로그램 상태로 갖고,
    상기 프로그램 전압은,
    상기 제 1메모리 셀 그룹에 포함된 메모리 셀들의 상기 목표 프로그램 상태들 중 가장 높은 프로그램 상태에 대응되는 전압인 메모리 장치.
  3. 제 1항에 있어서, 상기 제어로직은,
    상기 선택된 메모리 셀들 중 상기 프로그램 검증단계에서 프로그램이 완료된 셀에 연결된 비트라인에 프로그램 금지전압을 인가하도록 주변회로를 제어하는 메모리 장치.
  4. 제 1항에 있어서, 상기 제 1메모리 셀 그룹에 포함된 메모리 셀들은,
    제 1내지 제 k프로그램 상태(k는 1보다 큰 자연수) 중 어느 하나의 목표 프로그램 상태를 갖고,
    상기 제 2메모리 셀 그룹에 포함 메모리 셀들은,
    제 k+1프로그램 상태 내지 제 n프로그램 상태(n은 k+1보다 큰 자연수) 중 어느 하나의 목표 프로그램 상태를 갖는 메모리 장치.
  5. 제 1항에 있어서, 상기 제 1메모리 셀 그룹에 포함된 메모리 셀들은,
    제 p내지 제 q프로그램 상태(p는 1보다 크고 q보다 작은 자연수, q는 p보다 큰 자연수) 중 어느 하나의 목표 프로그램 상태를 갖고,
    상기 제 2메모리 셀 그룹에 포함된 메모리 셀들은,
    상기 제 1내지 제 n프로그램 상태(n은 q보다 큰 자연수) 중 제 p내지 제 q프로그램 상태를 제외한 프로그램 상태를 목표 프로그램 상태로 갖는 메모리 장치.
  6. 제 1항에 있어서, 상기 프로그램 루프가 반복될 때마다, 상기 프로그램 전압은 기 설정된 전압 스텝만큼 증가하도록 구성된 메모리 장치.
  7. 제 6항에 있어서, 상기 프로그램 제어전압은,
    상기 제 1메모리 셀 그룹에 포함된 메모리 셀들의 목표 프로그램 상태가 낮을수록, 높은 전압 레벨을 갖는 메모리 장치.
  8. 제 1항에 있어서, 상기 프로그램 제어전압들은,
    상기 프로그램 전압이 인가되는 동안, 상기 프로그램 루프 중 프로그램 루프 1에서 인가되는 메모리 장치.
  9. 제 8항에 있어서, 상기 프로그램 루프가 반복될 때마다, 상기 프로그램 전압은 기 설정된 전압 스텝만큼 증가하도록 구성된 메모리 장치.
  10. 제 8항에 있어서, 상기 제어로직은,
    상기 제 1메모리 셀 그룹에 포함된 메모리 셀들 중 상기 프로그램 검증단계에서 프로그램이 완료된 셀에 연결된 비트라인에 프로그램 금지전압을 인가하도록 주변회로를 제어하는 메모리 장치.
  11. 복수의 워드라인들에 연결되는 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법에 있어서,
    상기 복수의 워드라인들 중 선택된 워드라인에 연결된 메모리 셀들인 선택된 메모리 셀들에 프로그램 전압을 인가하는 프로그램 전압 인가 단계와 상기 선택된 메모리 셀들의 프로그램 완료 여부를 판단하는 프로그램 검증 단계를 포함하는 적어도 하나 이상의 프로그램 루프를 수행하는 하는 단계; 및
    상기 선택된 워드라인에 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들 중 제 1메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에 서로 다른 전압 레벨을 갖는 프로그램 제어전압들을 인가하고, 제 2메모리 셀 그룹에 포함된 메모리 셀들에 연결된 비트라인들에 프로그램 허용전압을 인가하는 단계를 포함하고,
    상기 프로그램 제어전압들은 목표 프로그램 상태들에 따라 설정되고, 상기 프로그램 허용전압은 상기 목표 프로그램 상태들에 관계없이 서로 동일한 레벨로 설정되는 메모리 장치의 동작방법.
  12. 제 11항에 있어서, 상기 프로그램 전압 인가 단계는,
    문턱전압을 기초로 구분되는 제 1내지 제 n프로그램 상태(n은 1보다 큰 자연수)들 중 가장 높은 프로그램 상태에 대응되는 전압을 인가하는 메모리 장치의 동작방법.
  13. 제 11항에 있어서, 상기 프로그램 제어전압들을 인가하는 단계는,
    상기 선택된 메모리 셀들 중 상기 프로그램 검증단계에서 프로그램이 완료된 셀에 연결된 비트라인에 프로그램 금지전압을 인가하는 단계인 메모리 장치의 동작방법.
  14. 제 11항에 있어서, 상기 프로그램 루프를 수행하는 단계는,
    상기 제 1메모리 셀 그룹에 포함된 메모리 셀들이 제 1 내지 제 k프로그램 상태들(k는 1보다 큰 자연수)을 포함하는 상기 목표 프로그램 상태들 중 어느 하나의 목표 프로그램 상태를 갖도록 상기 제 1메모리 셀 그룹에 포함된 메모리 셀들에 연결된 상기 비트라인들에 상기 프로그램 제어전압들을 인가하는 단계; 및
    상기 제 2메모리 셀 그룹에 포함 메모리 셀들이 제 k+1프로그램 상태 내지 제 n프로그램 상태들(n은 k+1보다 큰 자연수)을 포함하는 상기 목표 프로그램 상태들 중 어느 하나의 목표 프로그램 상태를 갖도록 상기 제 2메모리 셀 그룹에 포함된 메모리 셀들에 연결된 상기 비트라인들에 상기 프로그램 허용전압을 인가하는 단계를 포함하는 메모리 장치의 동작방법.
  15. 제 11항에 있어서, 상기 프로그램 루프를 수행하는 단계는,
    제 p내지 제 q프로그램 상태(p는 1보다 크고 q보다 작은 자연수, q는 p보다 큰 자연수) 중 어느 하나의 목표 프로그램 상태를 갖도록 상기 프로그램 제어전압들을 인가하는 단계; 및
    상기 제 2메모리 셀 그룹에 포함된 메모리 셀들은,
    상기 제 1내지 제 n프로그램 상태(n은 q보다 큰 자연수) 중 제 p내지 제 q프로그램 상태를 제외한 어느 하나의 목표 프로그램 상태를 갖도록 상기 프로그램 허용전압을 인가하는 단계를 포함하는 메모리 장치의 동작방법.
  16. 제 11항에 있어서, 상기 프로그램 전압을 인가하는 단계는,
    상기 프로그램 루프가 반복될 때마다, 기 설정된 전압 스텝만큼 증가하도록 인가하는 메모리 장치의 동작방법.
  17. 제 16항에 있어서, 상기 프로그램 제어전압들이 인가되는 단계는,
    상기 제 1메모리 셀 그룹에 포함된 메모리 셀들의 목표 프로그램 상태가 낮을수록, 높은 전압레벨을 인가하는 단계인 메모리 장치의 동작방법.
  18. 제 11항에 있어서, 상기 프로그램 루프를 수행하는 단계는,
    상기 프로그램 전압 인가 단계가 수행되는 동안, 상기 프로그램 루프 중 프로그램 루프 1에서 상기 프로그램 제어전압들이 인가되는 단계를 포함하는 메모리 장치의 동작방법.
  19. 제 18항에 있어서, 상기 프로그램 전압 인가 단계는,
    상기 프로그램 루프가 반복될 때마다, 상기 프로그램 전압은 기 설정된 전압 스텝만큼 증가하고,
    상기 프로그램 허용전압 인가 단계는,
    프로그램 동작이 완료된 셀에 연결된 비트라인에 프로그램 금지전압을 인가하는 단계인 메모리 장치의 동작방법.
  20. 삭제
KR1020180045725A 2018-04-19 2018-04-19 메모리 장치 및 그 동작 방법 KR102442216B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180045725A KR102442216B1 (ko) 2018-04-19 2018-04-19 메모리 장치 및 그 동작 방법
US16/189,702 US10665291B2 (en) 2018-04-19 2018-11-13 Memory device and operating method thereof
CN201811486071.1A CN110390970B (zh) 2018-04-19 2018-12-06 存储器装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180045725A KR102442216B1 (ko) 2018-04-19 2018-04-19 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20190122061A KR20190122061A (ko) 2019-10-29
KR102442216B1 true KR102442216B1 (ko) 2022-09-08

Family

ID=68238201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180045725A KR102442216B1 (ko) 2018-04-19 2018-04-19 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US10665291B2 (ko)
KR (1) KR102442216B1 (ko)
CN (1) CN110390970B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074417B2 (en) 2014-11-20 2018-09-11 Rambus Inc. Memory systems and methods for improved power management
US11316687B2 (en) 2019-03-04 2022-04-26 Cypress Semiconductor Corporation Encrypted gang programming
KR20210067677A (ko) * 2019-11-29 2021-06-08 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210069257A (ko) * 2019-12-03 2021-06-11 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN110992999A (zh) * 2019-12-10 2020-04-10 北京新忆科技有限公司 存储器的写入方法和写入装置、存储器芯片
KR20210112190A (ko) * 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
JP7018089B2 (ja) * 2020-04-02 2022-02-09 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
US11276470B2 (en) 2020-07-17 2022-03-15 Micron Technology, Inc. Bitline driver isolation from page buffer circuitry in memory device
KR20220107578A (ko) 2021-01-25 2022-08-02 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN115579039A (zh) * 2021-01-28 2023-01-06 长江存储科技有限责任公司 三维存储器及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044540B1 (ko) * 2009-06-30 2011-06-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 프로그램 방법
US20120020155A1 (en) 2010-07-21 2012-01-26 Mosaid Technologies Incorporated Multipage program scheme for flash memory
US20130208543A1 (en) 2009-01-30 2013-08-15 Samsung Electronics Co., Ltd. Non-volatile memory device and ispp programming method
US20160019949A1 (en) 2014-07-18 2016-01-21 Micron Technology, Inc. Programming memories with multi-level pass signal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562506B1 (ko) * 2003-12-01 2006-03-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101321472B1 (ko) * 2007-07-23 2013-10-25 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR100904731B1 (ko) * 2007-09-06 2009-06-26 주식회사 하이닉스반도체 멀티 레벨 셀 플래시 메모리소자의 페이지 버퍼 및프로그램 방법
KR101517597B1 (ko) * 2009-03-25 2015-05-07 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
KR101264019B1 (ko) * 2011-04-26 2013-05-13 에스케이하이닉스 주식회사 반도체 장치의 동작 방법
KR102007007B1 (ko) * 2012-12-10 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9218874B1 (en) * 2014-08-11 2015-12-22 Sandisk Technologies Inc. Multi-pulse programming cycle of non-volatile memory for enhanced de-trapping
KR20160117713A (ko) * 2015-03-30 2016-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그것의 동작 방법
KR102396734B1 (ko) * 2015-11-23 2022-05-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130208543A1 (en) 2009-01-30 2013-08-15 Samsung Electronics Co., Ltd. Non-volatile memory device and ispp programming method
KR101044540B1 (ko) * 2009-06-30 2011-06-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 프로그램 방법
US20120020155A1 (en) 2010-07-21 2012-01-26 Mosaid Technologies Incorporated Multipage program scheme for flash memory
US20160019949A1 (en) 2014-07-18 2016-01-21 Micron Technology, Inc. Programming memories with multi-level pass signal

Also Published As

Publication number Publication date
US20190325938A1 (en) 2019-10-24
US10665291B2 (en) 2020-05-26
CN110390970A (zh) 2019-10-29
KR20190122061A (ko) 2019-10-29
CN110390970B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102442216B1 (ko) 메모리 장치 및 그 동작 방법
KR102598735B1 (ko) 메모리 장치 및 그 동작 방법
KR102569820B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102601143B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
US11289165B2 (en) Memory device and method of operating the same
US11119950B2 (en) Storage device and method of operating the same
KR102645740B1 (ko) 저장 장치 및 그 동작 방법
KR20200048318A (ko) 저장 장치 및 그 동작 방법
KR20190123544A (ko) 저장 장치 및 그 동작 방법
KR102493323B1 (ko) 저장 장치 및 그 동작 방법
KR102501778B1 (ko) 저장 장치 및 그 동작 방법
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
KR102651440B1 (ko) 저장 장치 및 그 동작 방법
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
KR20220156399A (ko) 메모리 장치 및 그 동작 방법
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
KR20200076528A (ko) 저장 장치 및 그 동작 방법
US10854263B2 (en) Storage device and method of operating the same
KR102626058B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220128796A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant